KR101734364B1 - 반도체 장치 동시 연속 테스트 방법 및 테스트 장비 - Google Patents

반도체 장치 동시 연속 테스트 방법 및 테스트 장비 Download PDF

Info

Publication number
KR101734364B1
KR101734364B1 KR1020100127091A KR20100127091A KR101734364B1 KR 101734364 B1 KR101734364 B1 KR 101734364B1 KR 1020100127091 A KR1020100127091 A KR 1020100127091A KR 20100127091 A KR20100127091 A KR 20100127091A KR 101734364 B1 KR101734364 B1 KR 101734364B1
Authority
KR
South Korea
Prior art keywords
test
semiconductor devices
software
board
loading
Prior art date
Application number
KR1020100127091A
Other languages
English (en)
Other versions
KR20120065790A (ko
Inventor
김은식
김길연
양윤보
노귀현
이헌권
정영재
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100127091A priority Critical patent/KR101734364B1/ko
Priority to US13/240,528 priority patent/US9000789B2/en
Publication of KR20120065790A publication Critical patent/KR20120065790A/ko
Priority to US14/669,334 priority patent/US20150198658A1/en
Application granted granted Critical
Publication of KR101734364B1 publication Critical patent/KR101734364B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Abstract

본 발명의 사상은 반도체 장치의 최종 테스트 시 동시에 테스트하는 반도체 장치의 수를 증가시킴으로써, 단위 장치당 테스트 시간을 감축할 수 있는 반도체 장치 동시 연속 테스트 방법 및 테스트 장비를 제공한다. 그 동시 연속 테스트 방법은 테스트용 회로를 각각 구비한 다수의 반도체 장치를 테스트용 보드에 장착시키는 단계; 상기 테스트용 보드 내의 상기 다수의 반도체 장치 각각의 상기 테스트용 회로에 테스트 소프트웨어를 로딩하는 단계; 상기 테스트 소프트웨어에 기초하여 각각의 상기 테스트용 회로가 대응하는 각각의 상기 반도체 장치를 동시에 자가(self) 테스트하는 단계; 및 테스트가 종료된 상기 다수의 반도체 장치를 상기 테스트용 보드로부터 탈착시키는 단계;를 포함하고, 상기 테스트 소프트웨어를 로딩하는 단계는 상기 자가 테스트하는 단계와 별도로 어느 하나의 상기 테스트용 보드에서의 상기 테스트 소프트웨어 로딩이 종료되면 다음의 상기 테스트용 보드로 이동하여 상기 테스트 소프트웨어 로딩을 수행한다.

Description

반도체 장치 동시 연속 테스트 방법 및 테스트 장비{Method and equipment for testing semiconductor apparatus simultaneously and continuously}
본 발명의 사상은 반도체 장치 테스트 장비 및 방법에 관한 것으로, 특히 다수의 반도체 장치를 동시 연속적으로 테스트할 수 있는 테스트 장비 및 방법에 관한 것이다.
반도체 장치에 대한 불량품을 판별하는 테스트 공정은 크게 웨이퍼 테스트와 최종(final) 테스트로 나눌 수 있다. 웨이퍼 테스트는 웨이퍼 레벨에서 반도체 칩들이 패키지되기 전에 개별 칩들에 대한 테스트이고, 최종 테스트는 패키지화된 반도체 장치, 즉, 반도체 제품 또는 반도체 솔루션 제품에 대한 테스트이다.
또한, 최종 테스트는 반도체 장치의 모든 입출력 단자를 테스트 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 확인하는 전기적 특성 테스트와, 반도체 장치의 입력 단자 등 몇몇 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도, 전압, 전류 등으로 스트레스를 인가하여 칩의 수명 및 결함 발생 여부를 확인하는 번인 테스트가 있다.
본 발명의 사상이 해결하려는 과제는 반도체 장치의 최종 테스트 시 동시에 테스트할 수 있는 반도체 장치의 수를 증가시킴으로써, 단위 장치당 테스트 시간을 감축할 수 있는 반도체 장치 동시 연속 테스트 방법 및 테스트 장비를 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 사상은 테스트용 회로를 각각 구비한 다수의 반도체 장치를 테스트용 보드에 장착시키는 단계; 상기 테스트용 보드 내의 상기 다수의 반도체 장치 각각의 상기 테스트용 회로에 테스트 소프트웨어를 로딩하는 단계; 상기 테스트 소프트웨어에 기초하여 각각의 상기 테스트용 회로가 대응하는 각각의 상기 반도체 장치를 동시에 자가(self) 테스트하는 단계; 및 테스트가 종료된 상기 다수의 반도체 장치를 상기 테스트용 보드로부터 탈착시키는 단계;를 포함하고, 상기 테스트 소프트웨어를 로딩하는 단계는 상기 자가 테스트하는 단계와 별도로 어느 하나의 상기 테스트용 보드에서의 상기 테스트 소프트웨어 로딩이 종료되면 다음의 상기 테스트용 보드로 이동하여 상기 테스트 소프트웨어 로딩을 수행하는 반도체 장치 동시 연속 테스트 방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 테스트용 회로는 상기 반도체 장치 내에 구비된 콘트롤러일 수 있고, 상기 테스트 소프트웨어는 상기 콘트롤러의 펌웨어(F/W)로 내재되고, 상기 자가 테스트하는 단계에서, 상기 콘트롤러가 상기 테스트 소프트웨어에 기초하여 상기 반도체 장치를 테스트할 수 있다.
본 발명의 일 실시예에 있어서, 상기 반도체 장치는 메모리를 구비하며, 상기 자가 테스트하는 단계에서, 상기 테스트용 회로가 상기 메모리를 테스트할 수 있고, 상기 메모리에 대한 테스트 결과를 상기 메모리에 저장할 수 있다.
상기 테스트 소프트웨어를 로딩하는 시간은 상기 반도체 장치를 자가 테스트하는 시간보다 짧을 수 있다. 또한, 상기 테스트 방법의 총 소요 시간은, "상기 반도체 장치를 자가 테스트하는 시간 + 상기 테스트 소프트웨어를 로딩하는 시간 × 상기 테스트용 보드의 수" 일 수 있다.
본 발명의 일 실시예에 있어서, 최초의 상기 테스트용 보드 내의 상기 다수의 반도체 장치에 대한 테스트 시작부터 최종의 상기 테스트용 보드 내의 다수의 상기 반도체 장치에 대한 테스트 종료시까지 전원을 계속 인가할 수 있다.
본 발명의 사상은 또한 상기 과제를 해결하기 위하여, 테스트용 회로를 각각 구비한 다수의 반도체 장치가 로딩 되는 테스트 트레이, 및 상기 테스트 트레이 내의 상기 다수의 반도체 장치에 테스트 소프트웨어를 로딩하는 테스트 콘택부를 구비한 핸들러; 및 상기 테스트 콘택부에 상기 테스트 소프트웨어를 전송하는 테스트 장치;를 포함하고, 상기 테스트 콘택부는 적어도 2개의 상기 테스트 트레이에 순차적으로 상기 테스트 소프트웨어를 로딩하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 장비를 제공한다.
본 발명의 일 실시예에 있어서, 상기 테스트 장비는, 상기 메모리에 저장된 상기 테스트 결과를 독출하여 상기 반도체 장치의 양품 또는 불량을 판단하는 판단장치; 및 상기 판단장치의 판단에 따라 상기 반도체 장치가 분리되어 저장되는 분리 저장부;를 포함하고, 상기 판단장치는 상기 테스트 결과가 상기 메모리에 저장되어 있지 않거나 상기 메모리를 읽지 못하는 경우에는 상기 반도체 장치를 불량으로 판단할 수 있다.
본 발명의 일 실시예에 있어서, 상기 핸들러는 적어도 2개의 상기 테스트 콘택부를 구비하거나 또는 하나의 상기 테스트 콘택부를 구비하고, 상기 핸들러가 적어도 2개의 상기 테스트 콘택부를 구비한 경우, 상기 테스트 콘택부 각각이 순차적으로 대응하는 상기 테스트 트레이에 상기 테스트 소프트웨어를 로딩하며, 상기 핸들러가 하나의 상기 테스트 콘택부를 구비한 경우, 상기 테스트 트레이가 순차적으로 상기 테스트 콘택부에 연결될 때, 상기 테스트 콘택부가 상기 텍스트 트레이에 상기 테스트 소프트웨어를 로딩할 수 있다.
더 나아가 본 발명의 사상은 상기 과제를 해결하기 위하여, 테스트용 회로를 각각 구비한 다수의 반도체 장치가 로딩 되는 번인 보드; 적어도 2개의 상기 번인 보드가 배치되는 테스트 룸 및 상기 테스트 룸 내에 설치되어 상기 번인 보드에 테스트 소프트웨어를 로딩하는 테스트 콘택부를 구비한 챔버; 및 상기 테스트 콘택부에 상기 테스트 소프트웨어를 전송하는 테스트 장치;를 구비하고, 상기 테스트 콘택부는 적어도 2개의 상기 번인 보드에 순차적으로 상기 테스트 소프트웨어를 로딩하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 장비를 제공한다.
본 발명의 일 실시예에 있어서, 상기 테스트 콘택부는, 상기 번인 보드가 상기 챔버의 테스트 룸에 순차적으로 장착될 때, 상기 테스트 소프트웨어를 로딩하도록 구성되거나, 상기 테스트 콘택부는, 테스트 될 모든 상기 번인 보드가 상기 챔버의 테스트 룸에 장착된 후에, 순차적으로 상기 테스트 소프트웨어를 로딩하도록 구성될 수 있다.
본 발명의 사상에 의한 반도체 장치 동시 연속 테스트 방법 및 테스트 장비는, 반도체 장치 내에 구비된 콘트롤러와 같은 테스트용 회로에 테스트 소프트웨어를 로딩시켜 상기 테스트용 회로를 통해 반도체 장치를 자가(self) 테스트하는 개념을 채용한다.
이러한 자가 테스트 개념에 기초하여, 본 발명의 사상에 의한 반도체 장치 동시 연속 테스트 방법 및 테스트 장비는, 테스트용 보드 내의 다수의 반도체 장치에 병렬적으로 상기 테스트 소프트웨어를 로딩시켜 테스트용 보드 내의 다수의 반도체 장치 모두를 동시에 자가 테스트할 수 있다. 또한, 다수의 테스트용 보드에 상기 테스트 소프트웨어를 순차적으로 로딩시킴으로써, 각각의 테스트용 보드 내의 다수의 반도체 장치를 동시에 자가 테스트할 수 있다.
즉, 하나의 테스트용 보드 측면에서 테스트용 보드 내의 다수의 반도체 장치를 동시에 자가 테스트하며, 다수의 테스트용 보드의 측면에서, 테스트 소프트웨어 로딩 시간의 간격을 가지고 연속적으로 테스트용 보드 내의 다수의 반도체 장치를 테스트할 수 있다. 이와 같이, 다수의 반도체 장치를 동시 및 연속적으로 테스트함으로써, 단위 반도체 장치당 테스트 시간을 획기적으로 감축시킬 수 있다.
덧붙여, 본 발명의 사상에 의한 반도체 장치 동시 연속 테스트 장비는, 별도의 하드웨어의 추가 없이 단위 반도체 장치당 테스트 시간을 줄일 수 있으므로, 기존 테스트 장비에 비해 가격 면에서 유리하다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치 동시 연속 테스트 방법을 개략적으로 보여주는 흐름도이다.
도 2a 및 2b는 도 1의 테스트 방법을 통해 테스트 될 수 있는 반도체 장치를 개략적으로 보여주는 블럭 구조도들이다.
도 3은 도 1의 테스트 방법의 원리를 개략적으로 보여주는 개념도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치 동시 연속 테스트 장비를 개략적으로 보여주는 블럭 구조도이다.
도 5a 및 5b는 도 4의 테스트 장비를 핸들러 형으로 구현한 테스트 장비에 대한 블럭 구조도들이다.
도 6은 도 5a 및 5b의 테스트 장비를 통해 반도체 장치를 동시 연속 테스트하는 과정을 보여주는 흐름도이다.
도 7a는 도 4의 테스트 장비를 챔버 형으로 구현한 테스트 장비에 대한 블럭 구조도이다.
도 7b는 도 7a의 챔버의 구조를 좀더 상세히 보여주는 사시도이다.
도 8은 도 4의 테스트 장비를 통해 반도체 장치를 동시 연속 테스트하는 과정을 보여주는 흐름도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 장치 동시 연속 테스트 방법을 개략적으로 보여주는 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치 동시 연속 테스트 방법을 개략적으로 보여주는 흐름도이다.
도 1을 참조하면, 본 실시예의 반도체 장치 연속 테스트 방법은, 먼저 다수의 반도체 장치를 테스트용 보드에 장착한다(S120). 여기서, 반도체 장치는 내부적으로 테스트용 회로를 구비한 모든 반도체 제품을 포함할 수 있다. 예컨대, 반도체 장치는 메모리 카드나 이엠엠씨 메모리(eMMC Memory 또는 eMMC Flash)와 같이 내부적으로 콘트롤러를 구비한 반도체 솔루션(solution) 제품일 수 있다.
이와 같은 반도체 솔루션 제품의 경우, 콘트롤러가 테스트용 회로 기능을 할 수 있다. 한편, 반도체 장치가 콘트롤러를 포함하는 않은 경우에는, 상기 반도체 장치는 자가 테스트를 위한 BIST(Built-In Self Test) 회로를 포함할 수 있다. 더 나아가, 반도체 장치가 콘트롤러를 포함하는 경우에도, BIST 회로를 별도로 구비할 수도 있다.
반도체 장치 내에 구비된 테스트용 회로에 소정 테스트 소프트웨어가 로딩 되면, 상기 테스트용 회로는 테스트 소프트웨어에 기초하여 반도체 장치를 자가 테스트할 수 있다. 상기 테스트 소프트웨어는 각 반도체 장치를 테스트하기 위한 적절한 모든 소프트웨어가 될 수 있다. 테스트용 회로가 콘트롤러인 경우에는 콘트롤러의 펌웨어(Firm Ware: F/W)로 상기 테스트 소프트웨어를 로딩할 수 있다.
반도체 장치는 테스트용 회로와 함께 테스트의 대상이 되는 반도체 소자, 예컨대, 낸드 플래시, DRAM 등의 메모리 소자를 포함할 수 있다. 그에 따라, 테스트용 회로는 반도체 장치에 구비된 메모리 소자의 성능을 자가 테스트할 수 있다. 한편, 본 실시예의 반도체 장치는 메모리 소자에 한하지 않고, 시스템 LSI(Large Scale Integration)와 같은 비메모리 소자를 테스트 대상 회로로서 포함할 수도 있다.
한편, 테스트용 보드에는 다수의 반도체 장치가 장착될 수 있다. 예컨대, 테스트용 보드의 종류에 따라, 상기 테스트용 보드에는 64 ~ 1024개의 반도체 장치가 장착될 수 있다. 그러나 테스트용 보드에 장착되는 반도체 장치의 개수가 상기 범위에 한정되는 것은 아니다.
이러한 테스트용 보드는 챔버(chamber) 형의 테스트 장비에 이용되는 번인(Burn-In) 보드일 수 있고, 또흔 핸들러(handler) 형의 테스트 장비에 이용되는 테스트 트레이(tray)와 유사하게 구성할 수도 있다. 그러나, 본 실시예의 테스트용 보드가 상기 테스트 트레이나 번인 보드의 구조에 한정되는 것은 아니다. 예컨대, 본 실시예의 테스트용 보드는 장착되는 다수의 반도체 장치에 병렬적으로 테스트 소프트웨어를 로딩시킬 수 있는 기능을 갖출 수 있다면 어떤 구조라도 무방하다.
참고로, 테스트 트레이는 다수의 반도체 장치가 각각 해당 위치에 단순히 올려지는 선반 같은 기구이고, 번인 보드는 내부에 회로가 배치되어 있고, 이러한 회로에 반도체 장치들이 전기적으로 콘택하도록 구성된 기구이다. 이러한 구조상의 차이에 기인하여, 테스트 트레이의 경우에는, 내부에 회로가 배치되어 있고 각 반도체 장치에 콘택할 수 있는 핀들을 구비한 테스트 콘택부와 연결되어 테스트가 수행될 수 있다. 그에 반해 번인 보드의 경우에는, 번인 보드의 단자에 콘택하는 테스트 콘택부와 연결되어 테스트가 수행될 수 있다.
반도체 장치를 테스트용 보드에 장착 후에, 상기 테스트용 보드 내의 다수의 반도체 장치 각각에 테스트 소프트웨어를 로딩시킨다(S140). 물론, 테스트 소프트웨어는 각 반도체 장치의 테스트용 회로에 로딩 됨은 물론이다. 이러한 테스트 소프트웨어 로딩은 상기 테스트용 보드 내의 다수의 반도체 장치에 병렬적으로 동시에 수행될 수 있다.
다수의 반도체 장치가 테스트 트레이와 같은 테스트용 보드에 단순히 배치된 경우에는, 다수의 반도체 장치 각각에 병렬적으로 신호 채널 회로를 연결하여 테스트 소프트웨어를 동시적으로 로딩할 수 있다. 한편, 번인 보드와 같이 테스트용 보드 내에 상기 반도체 장치를 병렬적으로 연결하는 회로가 구비되어 있는 경우에는, 상기 테스트용 보드의 단자에 하나의 신호 채널을 연결하여, 다수의 반도체 장치에 동시에 테스트 소프트웨어를 로딩시킬 수 있다.
테스트 소프트웨어 로딩은 하나의 테스트용 보드에 대한 로딩이 종료되면, 다른 테스트용 보드로 이동하여 순차적으로 계속하여 수행될 수 있다. 즉, 차후에 설명하는 테스트 소프트웨어에 기초한 자가 테스트와 별개로 테스트 소프트웨어의 로딩은 테스트용 보드 단위로 순차적으로 진행되게 된다.
테스트 소프트웨어를 로딩한 후, 테스트용 보드 내의 각 반도체 장치의 테스트용 회로가 테스트 소프트웨어에 기초하여 반도체 장치들을 자가 테스트한다(S160). 전술한 바와 같이 반도체 장치는 메모리, 또는 시스템 LSI 등의 다양한 회로 소자를 포함할 수 있고, 테스트용 회로가 그러한 회로들을 테스트 대상회로로써 테스트할 수 있다.
한편, 테스트용 회로에 의한 테스트 결과는 메모리 내에 저장시킬 수 있다. 예컨대, 테스트 대상회로가 메모리인 경우에, 테스트용 회로는 메모리의 상태를 테스트하고 그 결과를 해당 메모리에 저장할 수 있다. 테스트의 결과는 양품(pass)과 불량(fail)으로 나누어져 해당 메모리에 저장될 수 있다.
또한, 시스템 LSI와 같은 비메모리의 경우, 내부적으로 메모리를 포함하면 그 메모리에 테스트 결과를 저장하면 되고, 만약, 내부적으로 메모리를 포함하지 않는다면, 테스트용 보드에 메모리를 배치하고, 테스트 결과를 테스트용 보드 상의 메모리에 저장하도록 할 수 있다. 물론, 테스트용 보드에 배치되는 메모리는 각 반도체 장치의 테스트용 회로에 전기적으로 연결될 수 있다.
한편, 어느 하나의 테스트용 보드 내의 다수의 반도체 장치에 테스트 소프트웨어 로딩 후, 해당 테스트용 보드 내의 다수의 반도체 장치들이 자가 테스트를 수행하는 반면, 테스트 소프트웨어 로딩 작업은 자가 테스트와 별개로 다른 테스트용 보드로 이동하면서 순차적으로 계속 수행될 수 있다.
테스트용 보드 내의 다수의 반도체 장치에 대한 자가 테스트가 종료되면, 다수의 반도체 장치를 테스트용 보드로부터 탈착한다(S180). 탈착은 반도체 장치를 테스트용 보드로부터 물리적으로 분리하는 것을 의미한다. 반도체 장치의 탈착 후에 다른 과정들이 더 포함될 수 있지만, 그에 대한 내용은 도 5a ~ 도 8 부분에 대한 설명 부분에서 기술한다.
본 실시예에 따른 반도체 장치 동시 연속 테스트 방법은, 반도체 장치 내에 구비된 콘트롤러와 같은 테스트용 회로에 테스트 소프트웨어를 로딩시켜 상기 테스트용 회로를 통해 반도체 장치를 자가 테스트한다는 개념을 기초하여, 테스트용 보드 내의 다수의 반도체 장치에 병렬적으로 상기 테스트 소프트웨어를 로딩시켜 다수의 반도체 장치 모두를 동시에 자가 테스트할 수 있다. 또한, 다수의 테스트용 보드에 상기 테스트 소프트웨어를 순차적으로 로딩시킴으로써, 각각의 테스트용 보드 내의 다수의 반도체 장치를 동시에 자가 테스트할 수 있다. 즉, 하나의 테스트용 보드 측면에서 테스트용 보드 내의 다수의 반도체 장치를 동시에 자가 테스트하며, 다수의 테스트용 보드의 측면에서, 테스트 소프트웨어 로딩 시간의 간격을 가지고 연속적으로 테스트용 보드 내의 다수의 반도체 장치를 테스트할 수 있다. 이와 같이, 다수의 반도체 장치를 동시 및 연속적으로 테스트함으로써, 단위 반도체 장치당 테스트 시간을 획기적으로 감축시킬 수 있다.
도 2a 및 2b는 도 1의 테스트 방법을 통해 테스트 될 수 있는 반도체 장치를 개략적으로 보여주는 블럭 구조도들이다.
도 2a를 참조하면, 본 실시예의 테스트 방법을 통해 테스트 될 수 있는 반도체 장치(100)는 메모리(120) 및 콘트롤러(140)를 포함할 수 있다. 메모리(120)는 낸드 플래시, DRAM 등 다양한 메모리 소자가 될 수 있다.
콘트롤러(140)는 인터커넥터(160)를 통해 메모리(120)에 연결되어 메모리(120)로의 데이터 입출력을 제어한다. 한편, 본 실시예에서 콘트롤러(140)는 테스트용 회로로서 기능을 수행할 수 있다. 그에 따라, 테스트 소프트웨어가 콘트롤러(140)의 펌웨어(142)로 로딩 되고, 이러한 펌웨어(142)에 로딩 된 테스트 소프트웨어에 기초하여 콘트롤러(140)가 메모리(120)의 상태를 테스트한다.
콘트롤러(140)에 의해 테스트가 종료되면, 테스트 결과는 메모리(120)에 저장될 수 있다. 그에 따라, 차후 메모리(120)에 저장된 테스트 결과를 독출하여 반도체 장치의 양품 또는 불량을 판단할 수 있다. 만약, 메모리(120)가 불량하여 테스트 결과가 저장되지 않거나 또는 메모리(120)에 테스트 결과를 저장하였다 하더라도 차후에 테스트 결과를 독출할 수 없다면, 해당 반도체 장치(100)는 불량으로 판단될 수 있다.
도 2b를 참조하면, 본 실시예의 테스트 방법을 통해 테스트 될 수 있는 반도체 장치(100a)는 메모리(120) 및 BIST 회로(180)를 포함할 수 있다. BIST 회로(180)는 인터커넥터(160)를 통해 메모리에 연결될 수 있다.
본 실시예의 경우는 콘트롤러가 존재하지 않고, 테스트를 위한 별도의 BIST 회로(180)가 구비된다. 따라서, 테스트 소프트웨어가 BIST 회로(200)에 로딩 되고, BIST 회로(180)가 테스트 소프트웨어에 기초하여 메모리(120)를 테스트한다. 한편, 컨트롤러와 같이 BIST 회로(180) 역시 테스트 결과를 메모리(120)에 저장할 수 있다.
도 2a 및 2b에서, 반도체 장치가 콘트롤러 또는 BIST 회로를 구비한 경우를 예시하였지만, 이에 한하지 않고, 본 실시예에서의 반도체 장치는 테스트를 수행할 수 있는 모든 형태의 테스트용 회로를 포함할 수 있음은 물론이다. 예컨대, 반도체 장치는 콘트롤러 및 BIST 회로를 동시에 포함할 수도 있다. 한편, 도 2a 및 2b에서, 테스트 대상 회로로서, 메모리를 예시하고 있지만, 이에 한하지 않고, 테스트 대상 회로는 비메모리도 될 수 있음은 물론이다.
도 3은 도 1의 테스트 방법의 원리를 개략적으로 보여주는 개념도이다.
도 3을 참조하면, 본 실시예의 테스트 방법은 도면에 도시된 바와 같이 동시 및 연속적으로 다수의 반도체 장치를 테스트할 수 있다.
즉, 하나의 테스트용 보드 내의 다수의 반도체 장치들을 테스트하는 시간을 1 사이클(cycle)이라고 하면, 먼저, 첫 번째 테스트용 보드 내의 다수의 반도체 장치들에 대하여 제1 소프트웨어 로딩 시간(S1) 동안 테스트 소프트웨어가 로딩 되고, 로딩 후, 첫 번째 테스트용 보드 내의 다수의 반도체 장치들은 동시적으로 자가 테스트가 수행된다.
한편, 두 번째 테스트용 보드 내의 다수의 반도체 장치들에 대한 테스트 소프트웨어 로딩은 제1 소프트웨어 로딩 시간(S1) 이후 바로 진행되며, 제2 소프트웨어 로딩 시간(S2) 동안 진행된다. 로딩 후, 두 번째 테스트용 보드 내의 다수의 반도체 장치들은 동시적으로 자가 테스트가 수행된다.
이와 같이 다수의 테스트용 보드에 대하여 테스트 소프트웨어 로딩은 순차적으로 수행되며, 이러한 테스트 소프트웨어 로딩은 각 테스트용 보드 내의 반도체 장치들의 자가 테스트와는 별도로 진행될 수 있다.
마지막 테스트용 보드인 N 번째 테스트용 보드 내의 다수의 반도체 장치들에 대한 테스트 소프트웨어 로딩이 제N 소프트웨어 로딩 시간(Sn) 동안 수행되고, 로딩 후, N 번째 테스트용 보드 내의 다수의 반도체 장치들은 동시적으로 자가 테스트가 수행된다. N 번째 테스트용 보드 내의 다수의 반도체 장치들의 자가 테스트가 종료되면, 전체 반도체 장치들에 대한 테스트가 종료된다. 여기서, ST는 자가 테스트하는 시간을 나타낸다.
한편, 각 테스트용 보드로 장착되는 반도체 장치의 개수가 같고, 또한 반도체 장치들이 모두 동일한 경우에, 각 테스트 소프트웨어 로딩 시간(S1, S2, ..., Sn)과 자가 테스트 시간(ST)은 동일할 수 있다. 따라서, 전체 테스트 시간(Tt)은 다음 식(1)과 같이 나타날 수 있다.
Tt = 1 사이클 시간 + (N-1) × 테스트 소프트웨어 로딩 시간......식(1)
한편, 1 사이클 시간은 테스트 소프트웨어 로딩 시간 + 자가 테스트 시간(ST)이므로, 식(1)은 다음 식(2)로 표현될 수도 있다.
Tt = ST + N × 테스트 소프트웨어 로딩 시간.....................식(2)
한편, 테스트 되는 전체 반도체 장치의 개수가 M이라고 하면, 반도체 장치 단위 개수 당 테스트 시간(Te)은 다음 식(3)과 같다.
Te = Tt/M....................................................식(3)
종래, 자가 테스트 개념을 도입하지 않고, 반도체 장치를 테스트하는 경우, 하나의 테스트용 보드 내의 다수의 반도체 장치에 대한 테스트가 종료되고 난 후에 다음 테스트용 보드 내의 다수의 반도체 장치에 대한 테스트를 수행하는 방식으로 진행하였다. 이러한 종래의 방식과 본원의 테스트 방법을 구체적 수치를 적용하여 비교하면, 다음과 같다.
일단, 하나의 테스트용 보드에 장착되는 반도체 장치를 1000개라고 하고, 10개의 테스트용 보드에 대하여 테스트를 수행하며, 테스트용 보드에 대한 테스트 시간을 10분이라고 하고, 테스트 소프트웨어 로딩 시간을 1분, 그리고 자가 테스트 시간을 9분이라고 하자. 여기서, 테스트 시간 10분은 기존의 경우는 하나의 테스트용 보드에 대한 전체 테스트 시간을 의미하고, 본원의 경우에는 테스트 소프트웨어 로딩 시간과 자가 테스트 시간을 합한 개념으로 이해하면 된다.
기존 테스트 방법의 경우 반도체 장치 단위 개수 당 테스트 시간은 다음의 계산을 통해, (10분 × 10)/10000 = 0.6초임을 알 수 있다.
그에 반해 본원의 테스트 방법의 경우는 식(3)에 의해, (9분 + 10 × 1분)/10000 = 0.114초임을 알 수 있다. 따라서, 본원의 테스트 방법은 기존 테스트 방법에 비해 1/5.3 배정도 짧음을 알 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치 동시 연속 테스트 장비를 개략적으로 보여주는 블럭 구조도이다.
도 4를 참조하면, 본 실시예의 테스트 장비는 테스트 장치(200) 및 핸들러 또는 챔버(300, 1000)를 포함할 수 있다.
테스트 장치(200)는 핸들러 또는 챔버(300, 1000) 내의 각 반도체 장치로 전원 및 신호를 전송한다. 전송되는 신호는 전술한 테스트 소프트웨어일 수 있다. 이러한 테스터 장치(200)는 일종의 호스트로서, 상기 테스트 소프트웨어를 저장하고 있는 PC 또는 워크스테이션(Workstation)일 수 있다.
핸들러 또는 챔버(300, 1000)에는 다수의 테스트용 보드(미도시)가 배치될 수 있고, 이러한 테스트용 보드에 다수의 반도체 장치(100)가 장착될 수 있다. 테스트용 보드에 장착된 다수의 반도체 장치는 회로적으로 서로 병렬로 연결될 수 있다. 또한, 테스트용 보드 역시 병렬적으로 배치되고, 테스트 장치(200)의 신호라인(410)과 스위치(430)를 통해 연결될 수 있다.
이러한 구조의 테스트 장비는 테스트의 시작 시부터 완료 시까지 전원 라인(420)을 통해 모든 반도체 장치에 전원을 지속적으로 공급한다. 한편, 신호 채널의 경우는 어느 하나의 테스트용 보드가 스위치(430)를 통해 신호 라인(410)에 연결되어 테스트용 보드 내의 다수의 반도체 장치(100)에 동시에 테스트 소프트웨어가 로딩 되고, 로딩이 종료되면 현재의 테스트용 보드의 스위치(430)가 끊기고, 다음 테스트용 보드가 스위치(430)를 통해 신호 라인(410)에 연결되어 다음 테스트용 보드 내의 다수의 반도체 장치로의 테스트 소프트웨어 로딩이 수행된다. 이와 같이 스위치를 통해서 각 테스트용 보드 내의 다수의 반도체 장치로의 테스트 소프트웨어 로딩이 순차적으로 진행되며, 순차적인 테스트 소프트웨어 로딩과 별도로, 각 테스트용 보드 내의 다수의 반도체 장치들은 테스트 소프트웨어 로딩이 완성되면 바로 자가 테스트를 수행하게 된다.
도 5a 및 5b는 도 4의 테스트 장비를 핸들러 형으로 구현한 테스트 장비에 대한 블럭 구조도들이다.
도 5a를 참조하면, 본 실시예의 핸들러 형 테스트 장비는 테스트 장치(200), 핸들러(300), 판단 장치(500), 및 분리 저장부(600)를 포함할 수 있다. 여기서, 410은 신호 라인을 의미하고, 420은 전원 라인을 의미한다.
테스트 장치(200)는 전술한 바와 같이, 핸들러(300) 내의 각 반도체 장치에 전원, 및 테스트 소프트웨어 신호를 전송할 수 있다. 또한, 테스트 장치(200)는 판단 장치(500)에도 연결되어 판단 장치(500)가 테스트 결과에 따라 반도체 장치(100)에 대한 양품 또는 불량을 판단하도록 한다.
핸들러(300)는 저장부(320), 테스트 트레이(340), 및 테스트 콘택부(360)를 포함할 수 있다. 저장부(320)에는 다수의 반도체 장치(100)가 장착된 커스터머 트레이(customer tray, 700)가 저장된다. 저장부(320)에 저장된, 커스터머 트레이 내의 다수의 반도체 장치(100)는 테스트 트레이(340)에 장착되어 테스트 콘택부(360)로 이동한다. 테스트 트레이(340)는 내부적으로 회로를 구비하여 각 반도체 장치(100)가 회로적으로 서로 병렬로 연결되도록 하는 구조를 가지거나, 단순히 반도체 장치가 놓여 배치될 수 있는 구조를 가질 수 있다. 한편, 테스트 트레이(340)가 반도체 장치의 단순 배치 구조를 갖는 경우에도, 테스트 트레이(340)에 전원을 지속적으로 인가할 수 있는 회로가 구비될 수 있다.
테스트 콘택부(360)는 테스트 장치(200)로부터 테스트 소프트웨어를 전송받아, 테스트 소프트웨어를 해당 테스트 트레이(340) 내의 각 반도체 장치에 로딩한다. 테스트 트레이(340)가 내부적으로 회로를 가지고, 각 반도체 장치를 병렬로 연결시키고 있는 경우, 테스트 콘택부(360)는 단순히 하나의 입출력 단자를 구비한 구조를 가질 수 있고, 이러한 테스트 콘택부(360)와 테스트 트레이(340)의 입출력 단자를 서로 연결하여 테스트 소프트웨어 신호를 인가함으로써, 테스트 소프트웨어 로딩을 수행할 수 있다.
한편, 테스트 트레이(340)가 내부 회로를 구비하지 않은 경우에는, 테스트 콘택부(360)는 테스트 트레이(340) 내의 각각의 반도체 장치에 연결될 수 있고 서로 병렬적인 다수의 출력핀들을 갖는 구조를 가질 수 있다. 이러한 테스트 콘택부(360)의 입력 단자에서 테스트 장치(200)로부터 테스트 소프트웨어 신호를 전송받고, 다수의 출력핀들을 통해 각 반도체 장치로 테스트 소프트웨어 신호를 인가함으로써, 테스트 소프트웨어 로딩을 수행할 수 있다.
테스트 소프트웨어 로딩이 종료된 테스트 트레이(340)는 테스트 콘택부(360)로부터 분리되며, 분리된 테스트 트레이(340) 내에서 다수의 반도체 장치는 테스트 소프트웨어에 기초하여 자가 테스트가 수행될 수 있다. 자가 테스트는 테스트 소프트웨어에 기초하여 각 반도체 내에 구비된 테스트용 회로가 수행하며, 테스트 결과를 메모리에 저장할 수 있다. 자가 테스트가 완료된 반도체 장치들은 테스트 트레이(340)로부터 탈착되어 판단 장치(500)로 이동한다.
판단 장치(500)는 각 반도체 장치의 메모리를 읽어, 즉, 메모리에 저장된 테스트 결과 정보를 독출하여, 테스트 결과 정보에 따라 해당 반도체 장치의 양품 또는 불량을 판단한다. 한편, 판단 장치(500)는 메모리 내에 테스트 결과 정보가 저장되어 있는 않은 경우나, 메모리 자체를 읽을 수 없는 반도체 장치에 대해서는 불량으로 판단할 수 있다.
분리 저장부(600)는 판단 장치(500)에서의 양품 또는 불량 판단에 따라, 양품 반도체 장치와 불량 반도체 장치를 분리하여 저장한다. 그에 따라, 분리 저장부(600)는 양품 반도체 장치를 저장하는 양품 저장부(미도시) 및 불량 반도체 장치를 저장하는 불량 저장부(미도시)를 포함할 수 있다.
도 5b의 테스트 장비는 도 5a의 테스트 장비와 유사하나, 핸들러(300a) 내의 테스트 콘택부(360)만 다르다. 이하, 설명의 편의상 동일 구성요소에 대해서는 설명은 생략한다.
도 5b를 참조하면, 본 실시예의 테스트 장비는 핸들러(300a) 내에 다수의 테스트 콘택부(360)를 구비할 수 있다. 이러한, 다수의 테스트 콘택부(360)는 스위치(430)를 통해 신호 라인(410)에 연결될 수 있다. 이와 같은 구조의 테스트 장비는 스위치(430)를 통해 각 테스트 트레이(340)에 테스트 소프트웨어 로딩을 순차적으로 수행할 수 있다.
즉, 도 5a의 테스트 장비의 경우, 테스트 소프트웨어가 로딩 된 후, 해당 테스트 트레이(340)가 테스트 콘택부(360)로부터 분리되고 다음의 테스트 트레이(340)가 테스트 콘택부(360)에 연결되어 테스트 소프트웨어가 로딩 되는 방식으로 진행되었다. 그러나 본 실시예의 테스트 장비는 일단, 각 테스트 콘택부(360)에 대응하는 테스트 트레이(340)가 모두 연결되고, 스위치(430)를 통해 테스트 트레이(340)에 신호 채널이 연결되어, 테스트 소프트웨어가 로딩 되고, 로딩이 종료되면, 스위치(430)가 끊어지고, 다음 테스트 트레이(340)에 스위치(430)를 통해 신호 채널이 연결되어, 테스트 소프트웨어가 로딩 되는 방식으로 진행된다.
도 6은 도 5a 및 5b의 테스트 장비를 통해 반도체 장치를 동시 연속 테스트하는 과정을 보여주는 흐름도이다. 이해의 편의를 위해 도 5a 또는 도 5b를 참조하여 설명한다.
도 6을 참조하면, 먼저, 커스터머 트레이(700)를 핸들러(300, 300a)의 저장부(320)에 저장한다(S210). 다음, 저장부(320)의 다수의 반도체 장치(100)를 테스트 트레이(340)에 장착한다(S220). 이후, 테스트 트레이(340)를 테스트 콘택부(360)로 이동시켜 테스트 트레이(340)를 테스트 콘택부(360)에 연결한다(S230). 여기서, 연결은 테스트 트레이(340) 내의 다수의 반도체 장치를 테스트 콘택부(360)의 출력 단자에 회로적으로 연결함을 의미한다. 한편, 테스트 콘택부(360)의 연결은 도 5a에서와 같이 하나의 테스트 콘택부에 연결과 도 5b에서와 같이 다수의 테스트 콘택부로의 연결 둘 다를 포함하는 개념이다.
다음, 테스트 트레이(340) 내의 반도체 장치들에 대한 테스트 소프트웨어 로딩을 수행한다(S240). 테스트 소프트웨어 로딩은 순차적인 테스트 콘택부(360)와의 연결을 통한 방법이나, 스위치를 통한 순차적인 로딩 둘 다를 포함하는 개념이다. 테스트 소프트웨어는 테스트 장치(200)로부터 전송되어 테스트 콘택부(360)를 통해 테스트 트레이 내의 각 반도체 장치로 로딩 됨은 전술한 바와 같다.
테스트 소프트웨어 로딩이 완료되면, 해당 테스트 트레이(340) 내의 다수의 반도체 장치들의 동시 자가 테스트가 수행되고, 수행된 테스트 결과는 각각 해당 반도체 장치의 메모리에 저장된다(S250). 한편, 이러한 자가 테스트와 별개로 앞서의 테스트 소프트웨어 로딩은 순차적으로 다른 테스트 트레이(340)로 이동하면서 수행된다.
테스트 트레이(340) 내의 반도체 장치들의 자가 테스트가 종료되면, 해당 테스트 트레이(340)로부터 반도체 장치들을 탈착하고, 반도체 장치들을 판단 장치(500)에 로딩시킨다(S260). 이후, 판단 장치(500)에서, 반도체 장치들의 메모리에 저장된 테스트 결과에 따라, 해당 반도체 장치들의 양품 또는 불량을 판단하여 분리 저장부(600)에 반도체 장치들을 분리하여 저장한다(S270).
도 7a는 도 4의 테스트 장비를 챔버 형으로 구현한 테스트 장비에 대한 블럭 구조도이다.
도 7a를 참조하면, 본 실시예의 챔버 형 테스트 장비는 번인 보드(1200), 챔버(1000), 테스트 장치(1500), 판단 장치(1700) 및 분리 저장부(1900)를 포함할 수 있다. 번인 보드(1200)에는 다수의 반도체 장치(100)가 장착될 수 있다. 예컨대, 번인 보드(1200)에는 512개의 반도체 장치(100)가 장착될 수 있다. 그러나, 장착되는 반도체 장치의 개수가 그에 한정되는 것은 아니다.
한편, 번인 보드(1200)는 일반적으로 번인 테스트에 이용되는 테스트용 보드로서, 내부적으로 반도체 장치를 병렬적으로 연결하는 회로를 포함할 수 있고, 외곽에 입출력 단자(1220)가 배치될 수 있다.
챔버(1000)는 테스트 룸(1400)을 구비하며, 테스트 룸으로 다수의 번인 보드(1200)가 장착될 수 있다. 예컨대, 테스트 룸으로 48매의 번인 보드(1200)가 배치될 수 있다. 그러나 배치될 수 있는 번인 보드의 개수가 그에 한정되는 것은 아니다. 테스트 룸(1400) 내에는 다수의 테스트 콘택부(미도시)가 구비될 수 있고, 이러한 테스트 콘택부 각각은 번인 보드에 연결되어 번인 보드 내의 다수의 반도체 장치들에 테스트 소프트웨어 신호를 인가할 수 있다.
한편, 테스트 소프트웨어의 로딩은 번인 보드(1200)가 테스트 룸(1400)의 테스트 콘택부에 순차적으로 연결되면서 수행되거나 또는, 테스트 될 모든 번인 보드(1200)가 각 테스트 콘택부에 연결된 후에, 스위치(미도시)를 통해 순차적으로 수행될 수도 있다.
테스트 장치(500), 판단 장치(1700)와 분리 저장부(1900)는 도 5a 또는 도 5b에서의 판단 장치(500) 및 분리 저장부(600)과 동일한 기능을 수행하므로 그에 대한 설명은 생략한다.
도 7b는 도 7a의 챔버의 구조를 좀더 상세히 보여주는 사시도이다.
도 7b를 참조하면, 테스트 룸(1400)의 내부에 다수의 테스트 콘택부(1600)가 배치되고, 각 테스트 콘택부(1600)에는 입출력 단자(1650)가 형성될 수 있다. 번인 보드(1200)의 입출력 단자(1220)와 테스트 콘택부(1600)의 입출력 단자(1650)는 물리적 및 전기적으로 연결되어, 테스트 장치(1500)로부터 전송된 테스트 소프트웨어를 번인 보드(1200) 내의 다수의 반도체 장치에 로딩한다.
도 8은 도 4의 테스트 장비를 통해 반도체 장치를 동시 연속 테스트하는 과정을 보여주는 흐름도이다. 이해의 편의를 위해 도 7a 및 도 7b를 참조하여 설명한다.
도 8을 참조하면, 먼저, 번인 보드(1200)에 다수의 반도체 장치(100)를 장착한다(S310). 다음, 번인 보드(1200)를 챔버(1000)의 테스트 룸(1400)에 장착한다(S320). 여기서, 번인 보드(1200)를 장착한다는 의미는 번인 보드(1200)의 입출력 단자(1220)를 테스트 콘택부(1600)의 입출력 단자(1650)에 물리적으로 결합시키는 의미를 가질 수 있다.
다음, 텍스트 콘택부(1600)를 통해 반도체 장치들에 테스트 소프트웨어를 로딩한다(S330). 여기서, 테스트 소프트웨어 로딩은 번인 보드(1200)가 테스트 룸(1400)의 테스트 콘택부(1600)에 순차적으로 연결되면서 수행되는 방식 및, 테스트 될 모든 번인 보드(1200)가 각 테스트 콘택부(1600)에 연결된 후에, 스위치를 통해 순차적으로 수행되는 방식 둘 다를 포함하는 개념이다.
테스트 소프트웨어 로딩 후, 해당 번인 보드(1200) 내의 다수의 반도체 장치들의 동시 자가 테스트가 수행되고, 수행된 테스트 결과는 각각 해당 반도체 장치의 메모리에 저장된다(S340). 한편, 이러한 자가 테스트와 별개로 앞서의 테스트 소프트웨어 로딩은 순차적으로 다른 번인 보드(1200)로 이동하면서 수행된다.
번인 보드(1200) 내의 반도체 장치들의 자가 테스트가 종료되면, 해당 번인 보드(1200)로부터 반도체 장치들을 탈착하고, 반도체 장치들을 판단 장치(1700)에 로딩시킨다(S350). 이후, 판단 장치(1700)에서, 반도체 장치들의 메모리에 저장된 테스트 결과에 따라, 해당 반도체 장치들의 양품 또는 불량을 판단하여 분리 저장부(1900)에 반도체 장치들을 분리하여 저장한다(S360).
도 9는 본 발명의 또 다른 실시예에 따른 반도체 장치 동시 연속 테스트 방법을 개략적으로 보여주는 흐름도이다.
도 9를 참조하면, 본 실시예의 테스트 방법은 먼저, 모든 반도체 장치의 테스트용 회로에 테스트 소프트웨어를 로딩한다(S410). 여기서, 테스트 소프트웨어 로딩은 지금까지 전술한 방식과 약간 다를 수 있다. 즉, 전술한 실시예에서는 실시간적으로 테스트 소프트웨어를 테스트 장치로부터 각 반도체 장치의 테스트용 회로에 로딩시켰으나, 본 실시예에서는 테스트 소프트웨어 로딩은 해당 테스트 소프트웨어를 메모리와 같은 저장장치에 저장시킨다는 의미를 가질 수 있다.
다음, 테스트 소프트웨어가 저장된 다수의 반도체 장치를 테스트용 보드에 장착한다(S430). 이후, 테스트용 보드 내의 다수의 반도체 장치에 테스트 시작 신호를 인가한다(S450). 테스트 시작 신호가 인가되면, 메모리 내의 테스트 소프트웨어가 테스트용 회로에 로딩 되고, 테스트용 회로에 의해 해당 반도체 장치의 자가 테스트가 수행된다(S470). 이러한, 테스트 시작 신호는 다수의 테스트용 보드에 순차적으로 또는 동시에 인가될 수 있다. 한편, 테스트 시작부터 종료시까지 각 테스트용 보드 내의 반도체 장치들에는 전원이 지속적으로 인가될 수 있다.
반도체 장치들의 자가 테스트가 종료되면, 해당 테스트용 보드로부터 다수의 반도체 장치를 탈착한다(S490).
본 실시예의 테스트 방법은 앞서의 테스트 방법과 비교하여 테스트 소프트웨어를 저장했다가 로딩하느냐 아니면 테스트 시에 실시간으로 로딩하느냐는 차이가 있으나, 테스트용 회로를 통해 테스트 소프트웨어의 로딩과 별도로 자가 테스트가 수행된다는 점에서 공통점이 있다.
지금까지, 본 발명을 도면에 표시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a: 반도체 장치 120: 메모리
140: 콘트롤러 142: 펌웨어
160: 인터커넥터 180: BIST 회로
200, 1500: 테스트 장치 300, 300a: 핸들러
320: 저장부 340: 테스트 트레이
360, 1600: 테스트 콘택부 410: 신호 라인
420: 전원 라인 430: 스위치
500, 1700: 판단 장치 600, 1900: 분리 저장부
700: 커스터머 트레이 1200: 챔버
1200: 번인 보드 1220: 번인 보드의 입출력 단자
1400: 테스트 룸 1650: 테스트 콘택부의 입출력 단자

Claims (10)

  1. 다수의 테스트용 보드들 각각에 테스트용 회로를 구비한 다수의 반도체 장치들을 장착시키는 단계;
    상기 테스트용 보드들 각각의 상기 반도체 장치들 각각의 상기 테스트용 회로에 테스트 소프트웨어를 병렬적으로 로딩하는 단계;
    상기 테스트 소프트웨어에 기초하여 각각의 상기 테스트용 회로가 대응하는 상기 반도체 장치들 각각을 동시에 자가(self) 테스트하는 단계; 및
    테스트가 종료된 상기 반도체 장치들을 상기 테스트용 보드로부터 탈착시키는 단계;를 포함하고,
    상기 테스트 소프트웨어를 병렬적으로 로딩하는 단계는 상기 자가 테스트하는 단계와 별도로 상기 테스트용 보드들 중 어느 하나인 제1 테스트용 보드의 반도체 장치들로의 상기 테스트 소프트웨어의 병렬적 로딩 후, 상기 제1 테스트용 보드의 반도체 장치들에 대한 자가 테스트 종료 전에, 상기 테스트용 보드들 중 다음의 제2 테스트용 보드로 이동하여 상기 제2 테스트용 보드의 반도체 장치들로의 상기 테스트 소프트웨어의 병렬적 로딩을 수행하며,
    상기 테스트용 보드들 모두에 반도체 장치들이 장착된 후에, 상기 테스트용 보드별로 상기 테스트 소프트웨어의 병렬적 로딩이 수행되는, 반도체 장치 동시 연속 테스트 방법.
  2. 제1 항에 있어서,
    상기 테스트용 회로는 상기 반도체 장치 내에 구비된 콘트롤러인 것을 특징으로 하는 반도체 장치 동시 연속 테스트 방법.
  3. 제2 항에 있어서,
    상기 테스트 소프트웨어는 상기 콘트롤러의 펌웨어(F/W)로 내재되고,
    상기 자가 테스트하는 단계에서, 상기 콘트롤러가 상기 테스트 소프트웨어에 기초하여 상기 반도체 장치를 테스트하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 방법.
  4. 제1 항에 있어서,
    상기 테스트용 회로는 상기 반도체 장치 내에 구비된 BIST(Built-In Self Test) 회로이고,
    상기 테스트 소프트웨어는 상기 BIST 회로에 로딩되고,
    상기 자가 테스트하는 단계에서, 상기 BIST 회로가 상기 테스트 소프트웨어에 기초하여 상기 반도체 장치를 테스트하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 방법.
  5. 제1 항에 있어서,
    상기 반도체 장치는 메모리를 구비하며,
    상기 자가 테스트하는 단계에서, 상기 테스트용 회로가 상기 메모리를 테스트하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 방법.
  6. 제5 항에 있어서,
    상기 테스트용 회로는 상기 메모리에 대한 테스트 결과를 상기 메모리에 저장하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 방법.
  7. 제1 항에 있어서,
    상기 테스트 소프트웨어를 로딩하는 시간은 상기 반도체 장치를 자가 테스트하는 시간보다 짧은 것을 특징으로 하는 반도체 장치 동시 연속 테스트 방법.
  8. 제1 항에 있어서,
    상기 테스트 방법의 총 소요 시간은,
    "상기 반도체 장치를 자가 테스트하는 시간 + 상기 테스트 소프트웨어를 로딩하는 시간 × 상기 테스트용 보드의 수" 인 것을 특징으로 하는 반도체 장치 동시 연속 테스트 방법.
  9. 테스트용 회로를 각각 구비한 다수의 반도체 장치들이 장착된 다수의 테스트 트레이들, 및 상기 테스트 트레이들 각각의 상기 반도체 장치들에 테스트 소프트웨어를 로딩하는 테스트 콘택부를 구비한 핸들러; 및
    상기 테스트 콘택부에 상기 테스트 소프트웨어를 전송하는 테스트 장치;를 포함하고,
    상기 테스트 콘택부는 상기 테스트 트레이들 중 어느 하나인 제1 테스트 트레이의 반도체 장치들에 상기 테스트 소프트웨어를 로딩하고, 상기 테스트 소프트웨어에 의한 상기 제1 테스트 트레이의 반도체 장치들에 대한 자가 테스트 종료 전에, 상기 테스트 트레이들 중 다른 제2 테스트 트레이의 반도체 장치들에 상기 테스트 소프트웨어를 로딩하며,
    상기 테스트 콘택부는 상기 테스트 트레이들 모두에 반도체 장치들이 장착된 후에, 상기 테스트 트레이별로 상기 테스트 소프트웨어의 로딩을 수행하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 장비.
  10. 테스트용 회로를 각각 구비한 다수의 반도체 장치들이 장착된 다수의 번인 보드들;
    상기 번인 보드들이 배치되는 테스트 룸 및 상기 테스트 룸 내에 설치되어 상기 번인 보드들 각각의 반도체 장치들에 테스트 소프트웨어를 로딩하는 테스트 콘택부를 구비한 챔버; 및
    상기 테스트 콘택부에 상기 테스트 소프트웨어를 전송하는 테스트 장치;를 구비하고,
    상기 테스트 콘택부는 상기 번인 보드들 중 어느 하나인 제1 번인 보드의 반도체 장치들에 상기 테스트 소프트웨어를 로딩하고, 상기 테스트 소프트웨어에 의한 상기 제1 번인 보드의 반도체 장치들에 대한 자가 테스트 종료 전에, 상기 번인 보드들 중 다른 제2 번인 보드의 상기 반도체 장치들에 상기 테스트 소프트웨어를 로딩하며,
    상기 테스트 콘택부는 상기 번인 보드들 모두에 반도체 장치들이 장착된 후에, 상기 번인 보드별로 상기 테스트 소프트웨어의 로딩을 수행하는 것을 특징으로 하는 반도체 장치 동시 연속 테스트 장비.
KR1020100127091A 2010-12-13 2010-12-13 반도체 장치 동시 연속 테스트 방법 및 테스트 장비 KR101734364B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100127091A KR101734364B1 (ko) 2010-12-13 2010-12-13 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
US13/240,528 US9000789B2 (en) 2010-12-13 2011-09-22 Method and equipment for testing semiconductor apparatuses simultaneously and continuously
US14/669,334 US20150198658A1 (en) 2010-12-13 2015-03-26 Method and equipment for testing semiconductor apparatuses simultaneously and continuously

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100127091A KR101734364B1 (ko) 2010-12-13 2010-12-13 반도체 장치 동시 연속 테스트 방법 및 테스트 장비

Publications (2)

Publication Number Publication Date
KR20120065790A KR20120065790A (ko) 2012-06-21
KR101734364B1 true KR101734364B1 (ko) 2017-05-12

Family

ID=46198725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100127091A KR101734364B1 (ko) 2010-12-13 2010-12-13 반도체 장치 동시 연속 테스트 방법 및 테스트 장비

Country Status (2)

Country Link
US (2) US9000789B2 (ko)
KR (1) KR101734364B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112451B2 (en) 2018-07-17 2021-09-07 Samsung Electronics Co., Ltd. Test method for semiconductor devices and a test system for semiconductor devices

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823405B1 (en) * 2010-09-10 2014-09-02 Xilinx, Inc. Integrated circuit with power gating
TWI489474B (zh) * 2011-10-25 2015-06-21 Silicon Motion Inc 內嵌閃存卡燒機方法以及測試板、以及內嵌閃存卡
US9285416B2 (en) * 2012-04-02 2016-03-15 Samsung Electronics Co., Ltd. Apparatus and method for manufacturing substrates
KR102002982B1 (ko) * 2013-01-17 2019-07-24 삼성전자주식회사 반도체 소자의 테스트 설비 및 이를 이용한 반도체 소자의 테스트 방법
KR20140124065A (ko) * 2013-04-15 2014-10-24 삼성전자주식회사 검사 장치 및 검사 방법
KR102090004B1 (ko) 2014-01-07 2020-03-17 삼성전자 주식회사 반도체 테스트 장치와 이의 동작 방법
KR102391516B1 (ko) * 2015-10-08 2022-04-27 삼성전자주식회사 반도체 테스트 장치
CN108535556B (zh) * 2017-03-02 2021-01-22 台达电子工业股份有限公司 复合式产品测试系统及其测试方法
US10379980B2 (en) * 2017-03-24 2019-08-13 Intel Corporation Maintaining IO block operation in electronic systems for board testing
US10911342B2 (en) 2018-11-30 2021-02-02 Sap Se Distributed monitoring in clusters with self-healing
US10983159B2 (en) * 2018-12-20 2021-04-20 International Business Machines Corporation Method and apparatus for wiring multiple technology evaluation circuits
US11959939B2 (en) * 2021-09-07 2024-04-16 Nanya Technology Corporation Chip socket, testing fixture and chip testing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181222A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 半導体装置の製造方法
US20100205470A1 (en) 2009-02-11 2010-08-12 Stec, Inc. Flash backed dram module with state of health and/or status information accessible through a configuration data bus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03170885A (ja) * 1989-11-30 1991-07-24 Ando Electric Co Ltd Ｄｃ測定部と複数のｄｕｔとの順次接続回路
US5453992A (en) * 1993-08-02 1995-09-26 Texas Instruments Incorporated Method and apparatus for selectable parallel execution of test operations
US5798653A (en) * 1995-04-20 1998-08-25 Sun Microsystems, Inc. Burn-in system for reliable integrated circuit manufacturing
JP3226780B2 (ja) * 1996-02-27 2001-11-05 東芝マイクロエレクトロニクス株式会社 半導体装置のテストハンドラ
JP3233347B2 (ja) 1997-11-17 2001-11-26 日本電気株式会社 集積回路試験装置及び集積回路試験方法
US6192495B1 (en) * 1998-07-10 2001-02-20 Micron Technology, Inc. On-board testing circuit and method for improving testing of integrated circuits
JP2002184948A (ja) * 2000-12-12 2002-06-28 Hitachi Ltd 半導体集積回路装置の製造方法
CN1315382C (zh) * 2001-03-01 2007-05-16 隆萨公司 碘代丙炔基衍生物与酮酸或其盐和/或与芳香羧酸或其盐的组合
JP2002269993A (ja) * 2001-03-13 2002-09-20 Mitsubishi Electric Corp 半導体記憶装置
JP2003004804A (ja) 2001-06-18 2003-01-08 Matsushita Electric Ind Co Ltd 半導体集積回路用テスト装置
SG114493A1 (en) * 2001-07-06 2005-09-28 Jie Wu A test handling apparatus and method
US6978411B2 (en) * 2002-10-08 2005-12-20 Faraday Technology Corp. Memory test system for peak power reduction
US20040215569A1 (en) * 2003-04-24 2004-10-28 International Business Machines Corporation Method to ensure a unique machine serial number
JP2006038791A (ja) 2004-07-30 2006-02-09 Sanyo Electric Co Ltd プローバ針切り換え装置、プローバ装置および半導体素子測定方法
US7543200B2 (en) * 2005-02-17 2009-06-02 Advantest Corporation Method and system for scheduling tests in a parallel test system
US7580807B2 (en) * 2006-06-15 2009-08-25 Texas Instruments Incorporated Test protocol manager for massive multi-site test
EP2088442B1 (en) * 2006-11-10 2013-01-09 NEC Corporation Parallel test circuit and method and semiconductor device
JP2010002315A (ja) 2008-06-20 2010-01-07 Yokogawa Electric Corp 半導体試験装置とそのｄｃ特性試験方法
KR101806807B1 (ko) * 2010-11-08 2017-12-11 삼성전자주식회사 메모리 카드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181222A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 半導体装置の製造方法
US20100205470A1 (en) 2009-02-11 2010-08-12 Stec, Inc. Flash backed dram module with state of health and/or status information accessible through a configuration data bus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112451B2 (en) 2018-07-17 2021-09-07 Samsung Electronics Co., Ltd. Test method for semiconductor devices and a test system for semiconductor devices

Also Published As

Publication number Publication date
US20150198658A1 (en) 2015-07-16
KR20120065790A (ko) 2012-06-21
US20120146673A1 (en) 2012-06-14
US9000789B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
KR101734364B1 (ko) 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
JP2001338953A (ja) 半導体試験装置、半導体試験方法および半導体装置
US6842022B2 (en) System and method for heterogeneous multi-site testing
US8922233B2 (en) Apparatus for testing a semiconductor device and method of testing a semiconductor device
US20070096758A1 (en) Method and apparatus for eliminating automated testing equipment index time
US7202692B2 (en) Semiconductor chip and method of testing the same
KR101088588B1 (ko) 멀티 칩 패키지 테스트 장치 및 테스트 방법
US20120150478A1 (en) Method of testing an object and apparatus for performing the same
US6055657A (en) Test board for testing IC devices operating in merged data output mode or standard mode
CN101403765A (zh) 用于在线测试系统的节点扩展器
KR100498496B1 (ko) 자투리 반도체 소자의 검사 방법
US20030229831A1 (en) Pad connection structure of embedded memory devices and related memory testing method
KR101033962B1 (ko) 반도체 디바이스 테스트 시스템
US8103927B2 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment
US6842031B2 (en) Method of electrically testing semiconductor devices
KR20200136697A (ko) 반도체 장치에 대한 테스트 보드 및 테스트 시스템
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
KR101781895B1 (ko) 멀티칩 패키지 테스트 시스템
US20110254579A1 (en) Semiconductor test method and semiconductor test system
KR101084807B1 (ko) 이차 전지의 ｉｒ/ｏｃｖ 검사 방법 및 그에 적합한 장비
KR101983746B1 (ko) 모듈 검사 장치
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
KR20080061735A (ko) 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
JP3490661B2 (ja) 半導体モジュールのバーン・インテストのための回路装置
KR101885465B1 (ko) Ssd bist 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant