JPH0846027A - 浅くて、特に狭い溝による、半導体基板の活性領域の絶縁方法、および対応する装置 - Google Patents

浅くて、特に狭い溝による、半導体基板の活性領域の絶縁方法、および対応する装置

Info

Publication number
JPH0846027A
JPH0846027A JP7091247A JP9124795A JPH0846027A JP H0846027 A JPH0846027 A JP H0846027A JP 7091247 A JP7091247 A JP 7091247A JP 9124795 A JP9124795 A JP 9124795A JP H0846027 A JPH0846027 A JP H0846027A
Authority
JP
Japan
Prior art keywords
substrate
oxide
layer
groove
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7091247A
Other languages
English (en)
Inventor
Maryse Paoli
パオリ マリセ
Pierre Brouquet
ブルケ ピエール
Michel Haond
アオンド ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CENTRE NAT ETD TELECOMM
Orange SA
France Telecom R&D SA
Original Assignee
CENTRE NAT ETD TELECOMM
France Telecom SA
Centre National dEtudes des Telecommunications CNET
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CENTRE NAT ETD TELECOMM, France Telecom SA, Centre National dEtudes des Telecommunications CNET filed Critical CENTRE NAT ETD TELECOMM
Publication of JPH0846027A publication Critical patent/JPH0846027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の活性領域の両側に０．４μｍの
オーダの狭い溝を設け、それを絶縁材料で充填すること
によって優れたアイソレーションを提供する。 【構成】 活性領域を形成する予定の領域の両側に狭い
溝を設け、その溝を平坦化と呼ばれる第１の酸化物の層
と、少くとも、そのすぐ下にある、同形と呼ばれる第２
の酸化物の一つの層を含む絶縁材料で充填される。その
絶縁材料は上記領域の両側に突起を持っており、その突
起の高さは１００ｎｍを越えない。 【効果】 深さ／幅比が１よりも大きいような狭い溝で
も優れた電気的絶縁および優れた溝の充填を得ることが
できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は浅い溝による半導体基板
の活性領域の横方向の絶縁に関する。
【０００２】
【従来の技術】マイクロエレクトロニックスの分野にお
ける寸法の低下および密度の上昇の枠の中で、横方向の
絶縁技術は変化している。技術者は既にＬＯＣＯＳの名
で知られている局所酸化に基づく技術を知っている。そ
のような技術では、絶縁構造物を形成するための開口の
中で熱酸化物の成長を行なう。しかしながら、技術者は
そのような構造物が絶縁領域の拡大および活性領域の狭
小化を惹き起こす、「鳥の嘴」と呼ばれる形に従って横
方向に拡がる。沢山の技術的な操作の代価を払って、今
日では、鳥の嘴の長さを低下させるに至っている。しか
しながら、この技術は、現在では乗り越えられないこと
が判っている限界を持っている。それは狭い開口の中で
の絶縁酸化物の薄層化に導くからである。
【０００３】その上、技術者は浅い溝を絶縁材料で満た
すことから成る他の一つの絶縁技術を知っている。その
ような技術は技術者によって普通に英語で“ＢＯＸ”あ
るいは“Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔ
ｉｏｎ（ＳＴＩ）”と呼ばれている。何年も前から沢山
の研究および出版物の対象をなしてきたこの技術は、そ
の技術的な複雑さの故に、非常に限られた発展しかしな
かった。
【０００４】
【発明が解決しようとする問題点】本発明の目的は、特
に０．４μｍのオーダの、あるいはそれよりも小さくさ
えもある、例えば０．２μｍの幅を有する、深さ／幅比
が１よりも大きいことができる、特に狭い溝の場合に、
優れた電気的絶縁および優れた溝の充填を保証する、横
の溝による半導体基板の活性領域の絶縁を提供すること
である。
【０００５】
【問題点を解決するための手段】本発明による、横の溝
による半導体基板の活性領域の絶縁方法の一般的な特徴
によれば、 ａ）後に活性領域を形成する予定の、基板の予め定めら
れた領域に対して横に設けられた溝を半導体基板の中に
作り、 ｂ）それらの溝の中であって、基板の予め定められた上
記領域の上に、同形と呼ばれる第２の絶縁酸化物の二つ
の層の間に設けられた、平坦化と呼ばれる第１の絶縁酸
化物の層を有する堆積を設け、 ｃ）工程ｂ）で形成された半導体ブロックの濃密化の再
焼成を行ない、かつ ｄ）基板の予め定められた上記領域の上の表面を露出
し、絶縁溝の中に同形の酸化物および平坦化の酸化物を
残すように、再焼成された半導体ブロックを平坦化する
工程を行なう。
【０００６】本発明による方法を実施するための一つの
態様によれば、工程ｂ）において、上記堆積を形成する
ために、溝の最小の横方向の寸法の関数として選択され
た厚みを有する、同形の第１の酸化物の層、ついで最小
の横方向の寸法の溝に対して予め定められた閾値よりも
小さい凹凸を得るように選択された厚みを有する、平坦
化の酸化物の層、および最後に溝の深さの関数として選
択された厚みを有する、同形の第２の酸化物の層を設け
る。
【０００７】成可く、溝の最小の横方向の寸法の１／４
と１／３の間にある同形の第１の酸化物の層の厚みを選
択し、一方上記予め定められた閾値は成可く２０ｎｍの
オーダに選ばれる。
【０００８】平坦化の酸化物の層の厚みは有利には１０
０ｎｍと２００ｎｍの間にある。
【０００９】工程ａ）においては、その寸法を実施する
ための一つの態様によれば、それらの溝を形成する前
に、シリコンの酸化物または酸窒化物の一次の層の上に
補助の層の付着を行なう。その時、その堆積の同形の第
２の酸化物の層の厚みは有利には上記補助の層の厚みと
溝の深さの和よりも大きく選ばれる。
【００１０】本発明の好ましい一つの実施の態様によれ
ば、平坦化の工程ｄ）において、 ｄ１）基板の予め定められた各領域の両側に、または隣
接する基板の予め定められた各領域群の両側に、同形の
酸化物の突き出た領域を残すように再焼成された半導体
ブロックの部分的な選択エッチングを行ない、 ｄ２）同形の酸化物の突き出た領域の高さを選択された
残留凸凹、例えば１００ｎｍ以下に減少させるように、
工程ｄ１）で形成された半導体ブロックの同形の酸化物
の上の層の部分的な機械的化学的研磨を行ない、 ｄ３）工程ｄ２）で形成された半導体ブロックの上で行
なわれる、腐蝕終了検出を含む化学的エッチング、例え
ばプラズマ・エッチングで基板の予め定められた領域を
露出させる。
【００１１】腐蝕終了検出は、その時、成可く、エッチ
ング操作のための停止層として作用する補助の層で行な
われる。
【００１２】機械的化学的研磨の後減少させられた同形
の酸化物の突き出た領域を越えてはならない残留凸凹の
高さは、特に、基板の中に植え込まれる半導体構成要素
の作成までにはいってくる後の写真蝕刻工程を乱さない
ように選ばれる。１００ｎｍの残留高さが受け入れるこ
とができる限界であることが観察された。
【００１３】本発明の一つの実施の態様によれば、工程
ａ）において、後に活性領域を形成する予定の基板の予
め定められた領域の設定がマスクの作成を含んでおり、
一方突き出た領域のうちのいくつかの作成が基板の予め
定められた領域設定のマスクのネガティブに対応する対
向マスクから出発して行なわれる。しかしながら、突き
出たいくつかの他の領域の作成は活性領域の設定マスク
のネガティブに対して拡大された対向マスクから出発し
て行なわれることができる。互に隣接し、狭い溝によっ
て分離されている活性領域が存在するときに特にそうで
ある。
【００１４】本発明による一般的な方法によって、同形
の酸化物および平坦化の酸化物の使用が、典型的には１
のオーダの深さ／幅比を有する小さな窪みを充填するこ
とを可能にする一方、この二つの酸化物、特に平坦化の
酸化物の使用は半導体基板の上の対向マスクのアライン
メントに対する一つの許容を可能にし、このことは活性
領域の両側の後の亀裂の形成を避けることを可能にす
る。そのような亀裂の形成は最終的な半導体構成要素の
中で漏洩電流を惹き起すだろう。
【００１５】本発明はまた、半導体基板の中に、上の表
面の所で露出させられ、平坦化と呼ばれる第１の絶縁酸
化物の層および同形と呼ばれる第２の絶縁酸化物のすぐ
下にある層を有する絶縁材料を含む横の溝の間にある、
少くとも一つの基板の予め定められた領域を有する半導
体装置を目的とする。
【００１６】一つの好ましい実施の態様によれば、その
絶縁材料は基板の露出させられた上記予め定められた領
域の両側に装置の平らな上の表面の上の突起を形成して
いる。その突起の高さは有利には１００ｎｍ以下であ
る。
【００１７】本発明のその他の利点および特徴は本発明
の実施の態様の詳細な記載および付図を見れば明らかと
なるであろうが、決してそれらに限定するものではな
い。
【００１８】
【実施例】図１ａから１ｈまでに示されているように、
本発明による方法の実施の態様はまず、シリコン、砒化
ガリウム、または絶縁物上シリコン（Ｓｉｌｉｃｏｎ
Ｏｎ Ｉｎｓｕｌａｔｏｎ）型であることができる半導
体基板１上の、二酸化シリコンＳｉＯ２またはシリコン
の窒酸化物のような、１次の酸化物層２の形成を含んで
いる。この１次の層の形成は成長または付着によって行
なわれることができ、その機能の一つは基板１の保護を
作ることである。
【００１９】この１次の酸化物層２の上には、例えば多
結晶または非晶質のシリコンあるいは窒化シリコン（Ｓ
ｉ３Ｎ４）から成る、停止と呼ばれる補助の層３が設け
られている。以下により詳しく見るように、この補助の
層３は、腐蝕終了検出を含む、上の層の化学的エッチン
グ操作に停止層として有利に役立つだろう。その厚みは
５０と２００ｎｍの間にあり、典型的には１００ｎｍで
ある。
【００２０】その上、１次の酸化物層２がこの補助の停
止層３のエッチングのための停止層の役を果すことも後
に見るだろう。１次の酸化物層の厚みは停止層の機能を
果すのに十分でなければならず、エッチング操作を妨げ
ないために余り大きくてもいけない。適当な厚みは５ｎ
ｍと５０ｎｍの間にある。
【００２１】次の工程は、最終的な半導体構成要素の活
性領域を後に形成することを予定されている、基板の予
め定められた領域を設定することからなる。このような
設定工程は、古典的に、樹脂４の付着を含んでおり、そ
れを活性領域設定マスクを通して露光し、最終的に図１
ｂに示された構造となるように現象する。
【００２２】その基板は、ついで、樹脂４の両側でエッ
チングされ、後その樹脂は除去される。その半導体ブロ
ックの上に、基板１と将来の絶縁溝７の間に優れた界面
を作ることを可能にする層５を得、かつ不純物に対して
基板１を保護するように、二酸化シリコンのような、付
加の酸化物層を成長させる。この製造段階で得られる構
造が図１ｃに示されている。後に半導体構成要素の活性
領域を形成することを予定されている基板の予め定めら
れた領域は引用番号６で示されており、１次の酸化物層
２および補助の層３がその上に乗っている。溝７はこの
ようにして領域６の両側に作られ、付加の二酸化シリコ
ン層５で覆れている。
【００２３】ここで、これらの溝７について、横方向の
寸法または幅Ｌおよび深さＰが定義される。半導体材料
の１枚のペレットの上に、単数または複数の半導体構成
要素の活性領域を後に形成する予定の、複数の予め定め
られた領域が設けられる。これらの将来の活性領域の幾
何学的な配列は非常に多様であることができる。図１ｃ
に示されているように、幅広い絶縁溝によって他の活性
領域から絶縁または分離された領域が取り扱われること
も、あるいはまた、図２ａに示されているように、幅が
場合によって多少とも狭いことができる溝１０７によっ
て互に分離された活性領域１０６の群が取り扱われるこ
とができる。
【００２４】本発明による製造方法の次の工程は、溝７
（図１ｄ）の中であって基板の予め定められた領域（ま
たは将来の活性領域）の上に、「同形」と呼ばれる第２
の絶縁酸化物の二つの層８と１０の間に設けられた、
「平滑化」と呼ばれる第１の絶縁酸化物の層を含む絶縁
堆積を形成することにある。
【００２５】一般に、技術者は、同形の酸化物（“ｃｏ
ｎｆｏｒｍａｌ ｏｘｉｄｅ”）はそれが置かれている
基板の凹凸とぴたりと合い、他方遙に高い流動性を持っ
ている平坦化の酸化物（“ｐｌａｎａｒｉｚｉｎｇ ｏ
ｘｉｄｅ”）は特に小さな窪みを塞ぐことを可能にする
ことを知っている。それらの２種類の酸化物の間のこの
差はその表面の移動性でも分析でき、特に図３ａおよび
３ｂに示されている。
【００２６】図３ａに、溝で取り囲まれ、同形の酸化物
層８で覆れた基板の予め定められた領域６を示した。同
形の酸化物について殆んどゼロである表面の移動性は、
活性領域６の腹によって形成される段の脚部における酸
化物の層の厚みｅｐがその段の頂上における同じ層８の
厚みｅｔに実質上等しいか、あるいはそれよりも小さく
さえもあるようなものである。その酸化物が小さな幅の
溝を満すために使用されるときは、このことはこの同形
の酸化物の内部の空洞（“ｖｏｉｄｓ”）に導く。
【００２７】それに反して、同じ活性領域６が平坦化の
酸化物層９で覆れた図３ｂに示されているように、その
層が活性領域の頂上で測られる層の厚みｅｔを遠方で再
び見出すように活性領域の両側になだらかな傾斜を作っ
て伸びていることが見られる。活性領域の腹と層の厚み
が再び価ｅｔとなる場所の間の距離をＬｐと書けば、１
よりも大きい比Ｌｐ／ｅｔが得られる。そのうえ、活性
領域の両側のなだらかな傾斜の故に、平坦化の酸化物を
使って活性領域の上の表面よりも大きい、殆んど平らな
酸化物層の上の表面が得られる。このことは、以下によ
り詳細に説明するように、対向マスクの使用で利点を持
っている。例えば、“Ｐｌａｎａｒ ２００”の名称で
英国の会社ＥＬＥＣＴＲＯＴＥＣＨによって商品化され
ている機械によって供給される平坦化の酸化物を使用す
ることができる。そのとき、そのような平坦化の酸化物
を使って１０のオーダの比Ｌｐ／ｅｔが得られる。
【００２８】堆積の内部での平坦化の酸化物と同形の酸
化物の間の区別は、他の領域から分離されている、ある
いは比較的離れてさえもいる活性領域の所で堆積構造物
を割り、ついで堆積のいろいろの層の選択腐蝕を可能に
する、技術者にはよく知られている化学溶液、例えば弗
酸をベースとする溶液を使って化学的に現象し、最後
に、段の脚部と頂上においていろいろな層のそれぞれの
厚さを測定するように、走査型顕微鏡を使って観察する
ことによって行なわれることができる。
【００２９】同形の酸化物の使用だけでは、０．４μｍ
のオーダのまたはそれよりも小さくさえもある、１に近
いＰ／Ｌ比を持った、小さな幅の溝の場合に、絶縁溝の
中の空洞の形成に導くのに反して、同形の第１の酸化物
層の上の平坦化の酸化物の使用はこれらの小さな空洞を
完全に充填することを可能にする。
【００３０】そのうえ、幅が有利には半導体のペレット
全体の上に形成された溝の最小の幅の１／４と１／３の
間にある、成可く１／３であるこの第１の同形の酸化物
の層８は求めている電気的絶縁機能を事実上完全に実現
する。
【００３１】第２の同形の酸化物の層は、それについて
は、幅広い溝の中に付着させられ、平坦化の酸化物の付
着の後その大きな表面上の酸化物のクリープに起因する
勾配を持っている堆積の上の表面のレベルを殆んど元に
戻すことを可能にする。
【００３２】同形と平坦化のこれらの二つの酸化物は同
じ種類のものであり、例えば二酸化シリコンであること
ができる。平坦化の酸化物が例えば成可く会社ＥＬＥＣ
ＴＲＯＴＥＣＨの機械Ｐｌａｎａｒ ２００から付着さ
せられるのに反して、同形の酸化物は古典的なＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法によって付着させられることができる。
【００３３】平坦化の酸化物層の厚みは、そのペレット
の上に存在する最小幅の溝が完全に、すなわち２０ｎｍ
以下の凹凸の変化をもって満されるように選ばれる。１
００ｎｍと２００ｎｍの間にある平坦化の酸化物層の厚
みが０．４μｍ付近の幅Ｌの溝にとって十分であると判
断された。
【００３４】第２の同形の酸化物の層１０の厚みは停止
層３の厚みと溝の深さの和よりも大きな厚みを持ってい
る。層１のこの厚みは上記和よりも１０％だけ大きいよ
うに選ばれた。このことは後のエッチング過程のばらつ
きをカバーする。
【００３５】この方法の後の工程は、このようにして形
成された半導体ブロックで少くとも９００℃に等しい温
度で濃密化の再焼成を行なうことにある。技術者にはよ
く知られているこのような濃密化の再焼成は特に付着さ
せられた酸化物の層を均一化することを可能にし、この
ことは後のエッチング操作にとって有利である。そのう
え、このような濃密化の再焼成は単数または複数の最終
の半導体構成要素にとって満足できる電気的絶縁の結果
を得るのに十分であるけれども、その濃密化の再焼成を
１０５０℃のオーダの温度で行なうのが好ましいことが
わかった。それは単数または複数の電気的絶縁の結果の
再適化に導く。
【００３６】図１ｅから１ｉは図１ｄに示された半導体
ブロックの平坦化の工程全体を表わす。
【００３７】（例えば多結晶シリコンの）補助の層３の
上の腐蝕終了検出を含む堆積の化学的エッチングでこの
ような平坦化の工程全体を行なうことが可能であるけれ
ども、この平坦化の工程が、基板の定められた各領域の
両側に同形の酸化物の突き出た領域１３を残すように、
図１ｄに示された半導体ブロックを部分的に選択エッチ
ングし、ついで同形の酸化物の突き出た領域１３の高さ
を選択された残留凹凸の高さ以下に低下させるように、
このようにエッチングされた半導体ブロックの同形の酸
化物の上の層を部分的に機械的化学的に研磨し、ついで
機械的化学的に研磨された半導体ブロックの上で行なわ
れる、腐蝕終了検出を含む化学的エッチングで対応する
基板の予め定められた領域６を露出させるのが好ましい
ことが観察された。
【００３８】より正確に言えば、突き出た領域１３の設
定は活性領域６の設定マスクのネガティブに対応する対
向マスクを使って行なわれる。この対向マスクの使用は
第２の同形の酸化物の層１０の上の表面上に付着させら
れた樹脂１１を使用する、古典的な写真蝕刻工程の一部
をなす。対向マスクを通しての露光および樹脂の現象の
後で、それは活性領域６の延長部に窪み１２を持ってい
る（図１ｅ）。
【００３９】ここで、平坦化の酸化物と同型の酸化物の
組合せの使用が、活性領域６の上にある、第２の同形の
酸化物の層の上の表面の上に、平坦で、アラインメント
の許容を考慮して、基板の活性領域の縁との対向マスク
の正確なアラインメントを可能にするのに十分な表面の
一部を得ることを可能にすることに注意することは適切
である。そのようにして、余りに狭い表面の１部の上で
行なわれる対向マスクを使った露光の後で行なわれる化
学的エッチングの結果であろう、基板の活性領域６の両
側の小さな空洞の後の形成を避ける。
【００４０】ついで、補助の層３の厚みと溝の深さＰの
和に等しい酸化物の厚みを除去するように、固定の時間
同形の酸化物の層１０のエッチングを行なう。その時樹
脂１１は除去され、図１ｆに示される構造が得られる。
このようにして形成されたブロックの上の窪み２０は横
方向に突き出た尖端１３の急峻な壁によって限られる。
その窪みの下の壁は尖端１３よりも外側にあるブロック
の上の表面と実質上同じレベルにある。それらの尖端１
３は０．５μｍと１μｍの間にある、典型的には０．５
μｍの脚部における幅を持つち、脚部において比較的狭
い。
【００４１】その時、突き出た尖端１３をおだやかにす
るように、図１ｆに示されている半導体ブロックの部分
的な機械的化学的研磨を行なう。換言すれば、機械的化
学的研磨は突起１４の残留凹凸の高さが典型的に１００
ｎｍ以下であるような期間行なわれる。１００ｎｍのこ
の上の限界は、最終的な構成要素を得る目的で、本発明
による方法によって最終的に得られる装置（図１ｉ）の
上で行なわれる写真蝕刻の後の工程で問題を避けるため
に選ばれた。
【００４２】この部分的な、すなわち残留突起を残す期
間中行なわれる機械的化学的研磨は、突き出た領域の両
側にある大きな絶縁領域の本質的に化学的な腐蝕を全く
避けながら、突き出た領域の本質的に機械的な研磨を行
なうという利点を提供する。そのようにしてこれらの大
きな領域を化学的に掘ることを避ける。それは、そうし
て、本発明による方法によって最終的に得られ、図１ｉ
に示された半導体装置の平らな上の表面における窪みと
なることがあり得るだろう。そのうえ、本発明による方
法は、実施するのが特に微妙な工程である機械的化学的
研磨のほどほどの使用を可能にする。実際、２０ｎｍの
残留凹凸の高さまでおだやかにされた突起を得ることが
可能であることがわかった。
【００４３】それに続く工程は、腐蝕終了検出を含む、
化学的エッチング、成可くプラズマ・エッチングを行な
うことにある。この腐蝕終了検出は停止層３で行なわれ
る。このため、この停止層３はプラズマ・エッチングに
抵抗できなければならず、したがって、この停止層を構
成している材料のエッチング速度に対する二酸化シリコ
ンの付加的な層５のエッチング速度の比が少くとも１０
以上であるような材料で構成されなければならない。
【００４４】停止層３は、ついで、ＲＩＥ（反応性イオ
ン・エッチング）エッチングのようなエッチングによっ
て除去され、ついで図１ｉに示されている最終装置を得
るように、基板の予め定められた領域６の脱酸を行な
う。装置Ｄは、したがって、上の表面の所で露出させら
れた、後に、例えばイオン打込みの後に、半導体構成要
素の将来の活性領域を形成する基板の予め定められた領
域６を含んでいる。この将来の活性領域６は、この場合
には、同形の酸化物８−平坦化の酸化物９−同形の酸化
物１０の堆積を含んでいる溝７によって基板の他の活性
領域から絶縁されている。そのほか、溝の絶縁材料は基
板の露出させられた予め定められた領域の両側に装置Ｄ
の平らな上の表面の上に突起１６を形成している。この
突起の高さは１００ｎｍ以下であり、それは場合によっ
てある後に写真蝕刻工程を邪魔しないだろう。
【００４５】以上記載された本発明による方法の実施の
態様は特に他の活性領域から絶縁された、あるいは比較
的離れてさえもいる活性領域のためのものである。それ
にも拘らず、半導体基板の一つの同じペレットの上に、
いろいろな幾何学的な形状を有する活性領域、および特
に例えば０．５μｍの幅Ｌを持った狭い溝１０７によっ
て互に分離された活性領域１０６（図２ａ）のいろいろ
な配列が共存することができる。図２ａから２ｆまで
は、特にそのような隣接する活性領域に適用することが
できる、本発明による方法の実施の一つの変形を表わ
す。これらの図において図１ａから１ｉまでに示された
要素に類似するか、または類似する機能を持っている要
素はそれらの図でそれらにつけられている引用番号に１
００を加えた引用番号をつけられている。図１ａから１
ｉまでの全体と図２ａから２ｆまでの全体の間の相異だ
けがここで記載される。
【００４６】同形の酸化物の上の層１１０（図２ｂ）で
測定される、狭い溝１０７の充填の結果生じる凹凸の変
化が２０ｎｍのオーダの予め定められた限界以下である
ことがわかったときは、それらの狭い溝は完全に満され
たと考える。その場合には、それらの狭い溝の各々につ
いて個々に対向マスクを使用する操作を行なう必要はな
い。対向マスクは、そのとき、そのような狭い溝によっ
て分離される将来の活性領域１０６の群の両側に突き出
た尖端１１３を発生させるように、活性領域設定マスク
に対して拡げられる。図２ｃでは、簡単のために、それ
らの突き出た尖端１１３の一方のみを示した。
【００４７】その方法のその後の工程は同じであり、図
２ｆに示された装置Ｄの最終的な構造となって終る。そ
こでは、狭い溝１０７において、第２の同形の酸化物の
層は完全に除去されており、平坦化の酸化物の層１０９
の下にある同形の酸化物の層１０８だけが残っている。
【図面の簡単な説明】
【図１】本発明による方法の１実施の態様を表わす図。
【図２】特に狭い溝で隔てられた隣接する活性領域のた
めの、本発明による方法の他の一つの実施の態様を表わ
す図。
【図３】それぞれ同形の酸化物の層および平坦化の酸化
物の層によって覆れた基板の１領域を表わす図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｂ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 下記の工程を含むことを特徴とする、横
    の溝による半導体基板の活性領域の絶縁方法、 ａ）後に活性領域（６）を形成する予定の基板の予め定
    められた領域（６）に対して横に設けられた溝（７）を
    半導体基板（１）の中に作る工程、 ｂ）それらの溝（７）の中であって、基板の予め定めら
    れた上記領域（６）の上に、同形と呼ばれる第２の絶縁
    酸化物の二つの層（８，１０）の間に設けられた、平坦
    化と呼ばれる第１の絶縁酸化物の層（９）を有する堆積
    を設ける工程、 ｃ）工程ｂ）で形成された半導体ブロックの濃密化の再
    焼成を行なう工程、および ｄ）基板の予め定められた上記領域（６）の上の表面を
    露出し、絶縁溝の中に同形の酸化物（８，１０）および
    平坦化の酸化物（９）を残すように、再焼成された半導
    体ブロックを平坦化する工程。
  2. 【請求項２】 工程ｂ）において、上記堆積を形成する
    ために、溝（７）の最小の横方向の寸法（Ｌ）の関数と
    して選択された厚みを有する、同形の第１の酸化物の層
    （８）、ついで最小の横方向の寸法の溝に対して予め定
    められた闘値よりも小さい凹凸を得るように選択された
    厚みを有する、平坦化の酸化物の層（９）、および最後
    に溝の深さ（Ｐ）の関数として選択された厚みを有す
    る、同形の第２の酸化物の層（１０）を設けることを特
    徴とする、請求項１記載の方法。
  3. 【請求項３】 同形の第１の酸化物の層（８）の厚みが
    可く、溝（７）の最小の横方向の寸法（Ｌ）の１／４と
    １／３の間にあり、一方上記予め定められた闘値が２０
    ｎｍのオーダに選ばれることを特徴とする、請求項２記
    載の方法。
  4. 【請求項４】 平坦化の酸化物の層（９）の厚み１００
    ｎｍと２００ｎｍの間にあることを特徴とする、請求項
    ２または請求項３記載の方法。
  5. 【請求項５】 工程ａ）において、それらの溝（７）を
    形成する前に、一次の絶縁層（２）の上に補助の層
    （３）の付着を行ない、その堆積の同形の第２の酸化物
    の層（１０）の厚みが上記補助の層（３）の厚みと溝の
    深さ（Ｐ）の和よりも大きく選ばれることを特徴とす
    る、請求項２から請求項４までの一つに記載の方法。
  6. 【請求項６】 平坦化の工程ｄ）において、 ｄ１）基板の予め定められた各領域（６）の両側に、ま
    たは隣接する基板の予め定められた各領域群（１０６）
    の両側に、同形の酸化物の突き出た領域（１３，１１
    ３）を残すように再焼成された半導体ブロックの部分的
    な選択エッチングを行ない、 ｄ２）同形の酸化物の突き出た領域の高さを選択された
    残留凹凸の高さ以下に減少させるように、工程ｄ１）で
    形成された半導体ブロックの同形の酸化物の上の層（１
    ０，１１０）の部分的な機械的化学的研磨を行ない、 ｄ３）工程ｄ２）で形成された半導体ブロックの上で行
    なわれる、腐蝕終了検出を含む化学的エッチング、例え
    ばプラズマ・エッチングで基板の予め定められた領域
    （６，１０６）を露出させることを特徴とする、前記請
    求項の一つに記載の方法。
  7. 【請求項７】 工程ａ）において、基板の予め定められ
    た領域（６）の設定がマスクの作成を含んでおり、一方
    突き出た領域（１３）の中のいくつかの作成が基板の予
    め定められた領域（６）設定のマスクにネガティブに対
    応する対向マスクから出発して行なわれることを特徴と
    する、請求項６記載の方法。
  8. 【請求項８】 工程ａ）において、基板の予め定められ
    た領域（１０６）の設定がマスクの作成を含んでおり、
    一方突き出た領域（１１３）の中のいくつかの作成が基
    板の予め定められた領域（１０６）設定のマスクのネガ
    ティブに対して拡大された対向マスクから出発して行な
    われることを特徴とする、請求項６記載の方法。
  9. 【請求項９】 その残留凹凸が１００ｎｍのオーダに選
    ばれることを特徴とする、請求項６から請求項８までの
    一つに記載の方法。
  10. 【請求項１０】 腐蝕終了検出がエッチング操作のため
    の停止層として作用する補助の層で行なわれることを特
    徴とする、請求項６から請求項９までの一つと組み合わ
    せて考慮された請求項５記載の方法。
  11. 【請求項１１】 腐蝕終了検出を含む化学的エッチング
    がプラズマ・エッチングであることを特徴とする、請求
    項９または請求項１０記載の方法。
  12. 【請求項１２】 その工程ａ）が補助の酸化物の層
    （３）の付着の前の１次の酸化物の層（２）の半導体基
    板上の作成を含み、工程ｄ）において、化学的エッチン
    グの後でその補助の層（３）および１次の層（２）を取
    り去ることを特徴とする、請求項５と組み合わせて考慮
    された、前記請求項の一つに記載の方法。
  13. 【請求項１３】 濃密化の再焼成が１０５０℃のオーダ
    の温度で行なわれることを特徴とする、前記請求項の一
    つに記載の方法。
  14. 【請求項１４】 形成された溝のうちのいくつかが０．
    ２μｍと０．５μｍの間にある横方向の寸法および１の
    オーダの深み／横方向の寸法の比を持っていることを特
    徴とする、前記請求項の一つに記載の方法。
  15. 【請求項１５】 半導体基板（１）の中に、上の表面の
    所で露出させられ、平坦化と呼ばれる第１の酸化物の層
    （９）および同形と呼ばれる第２の絶縁酸化物の、少く
    とも一つのすぐ下にある層（８）を有する絶縁材料を含
    む、横の溝（７）の間にある、活性領域を後に形成する
    ための、少くとも一つの基板の予め定められた領域
    （６）を含むことを特徴とする半導体装置。
  16. 【請求項１６】 その絶縁材料が二つの同形の酸化物の
    層（８，１０）の間に設けられた平坦化の酸化物の層
    （９）を有することを特徴とする、請求項１５記載の装
    置。
  17. 【請求項１７】 その絶縁材料が基板の露出させられた
    上記予め定められた領域（６）の両側に装置（Ｄ）の平
    らな上の表面の上の突起（１６）を形成していることを
    特徴とする、請求項１５記載の装置。
  18. 【請求項１８】 その突起の高さが１００ｎｍ以下であ
    ることを特徴とする、請求項１７記載の装置。
JP7091247A 1994-03-11 1995-03-13 浅くて、特に狭い溝による、半導体基板の活性領域の絶縁方法、および対応する装置 Pending JPH0846027A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9402870A FR2717306B1 (fr) 1994-03-11 1994-03-11 Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant.
FR9402870 1994-03-11

Publications (1)

Publication Number Publication Date
JPH0846027A true JPH0846027A (ja) 1996-02-16

Family

ID=9460953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7091247A Pending JPH0846027A (ja) 1994-03-11 1995-03-13 浅くて、特に狭い溝による、半導体基板の活性領域の絶縁方法、および対応する装置

Country Status (5)

Country Link
US (1) US5641704A (ja)
EP (1) EP0673061B1 (ja)
JP (1) JPH0846027A (ja)
DE (1) DE69528098T2 (ja)
FR (1) FR2717306B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863828A (en) * 1996-09-25 1999-01-26 National Semiconductor Corporation Trench planarization technique
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US6121078A (en) * 1998-09-17 2000-09-19 International Business Machines Corporation Integrated circuit planarization and fill biasing design method
US6239002B1 (en) 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US5998279A (en) * 1998-11-27 1999-12-07 Vanguard International Semiconductor Corporation Manufacture of a shallow trench isolation device by exposing negative photoresist to increased exposure energy and chemical mechanical planarization
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
US6180489B1 (en) 1999-04-12 2001-01-30 Vanguard International Semiconductor Corporation Formation of finely controlled shallow trench isolation for ULSI process
US6498061B2 (en) 2000-12-06 2002-12-24 International Business Machines Corporation Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation
JP3703799B2 (ja) * 2002-12-13 2005-10-05 沖電気工業株式会社 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法
KR100614655B1 (ko) * 2005-01-13 2006-08-22 삼성전자주식회사 반도체 장치의 소자분리막을 형성하는 방법
US20060186509A1 (en) * 2005-02-24 2006-08-24 Honeywell International, Inc. Shallow trench isolation structure with active edge isolation
WO2016142588A1 (fr) * 2015-03-06 2016-09-15 Stmicroelectronics (Crolles 2) Sas Laser germanium sur silicium en technologie cmos

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
JPS59181640A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd 半導体装置の製造方法
US4543706A (en) * 1984-02-24 1985-10-01 Gte Laboratories Incorporated Fabrication of junction field effect transistor with filled grooves
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPS62216261A (ja) * 1986-03-17 1987-09-22 Sony Corp 半導体装置の製造方法
JPS62252050A (ja) * 1986-04-25 1987-11-02 Matsushita Electric Ind Co Ltd 画像表示装置用真空容器
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
US4954459A (en) * 1988-05-12 1990-09-04 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
JPH0574927A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置の製造方法
JPH05304219A (ja) * 1992-04-27 1993-11-16 Kawasaki Steel Corp 半導体装置における絶縁層の形成方法
KR950002951B1 (ko) * 1992-06-18 1995-03-28 현대전자산업 주식회사 트렌치 소자분리막 제조방법
US5275965A (en) * 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches

Also Published As

Publication number Publication date
US5641704A (en) 1997-06-24
FR2717306A1 (fr) 1995-09-15
EP0673061A1 (fr) 1995-09-20
FR2717306B1 (fr) 1996-07-19
EP0673061B1 (fr) 2002-09-11
DE69528098T2 (de) 2003-06-05
DE69528098D1 (de) 2002-10-17

Similar Documents

Publication Publication Date Title
JPH0837232A (ja) 殆ど平坦で狭い溝による半導体基板の活性領域の絶縁方法、および対応する装置
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
US6228727B1 (en) Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US6008106A (en) Micro-trench oxidation by using rough oxide mask for field isolation
JPS60147133A (ja) 半導体基板内に溝を形成する方法
JPS6340337A (ja) 集積回路分離法
JPS61115336A (ja) 集積回路構造内にトレンチを製作する改良された方法
JPH0846027A (ja) 浅くて、特に狭い溝による、半導体基板の活性領域の絶縁方法、および対応する装置
US5393694A (en) Advanced process for recessed poly buffered locos
JPS6281727A (ja) 埋込型素子分離溝の形成方法
US5371036A (en) Locos technology with narrow silicon trench
JP3363420B2 (ja) 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法
EP0641022B1 (en) Isolation structure and method for making same
JPS62290146A (ja) 半導体装置の製造方法
JPH10144782A (ja) 隔離領域の形成方法
US6617223B2 (en) Semiconductor-on-insulator structure fabrication having a temporary plug
TWI305665B (en) Method for fabricating semiconductor device having trench type device isolation layer
EP0743678B1 (en) Planar isolation in integrated circuits
US6667222B1 (en) Method to combine zero-etch and STI-etch processes into one process
JPH05849B2 (ja)
JPS61166041A (ja) 絶縁分離方法
JP2762973B2 (ja) 半導体装置の製造方法
JPH04209534A (ja) 半導体装置の製造方法
JPS5992547A (ja) アイソレ−シヨン方法
JPH1126569A (ja) 半導体装置の製造方法