JPH0757111B2 - 磁気ディスクのサーボ回路 - Google Patents

磁気ディスクのサーボ回路

Info

Publication number
JPH0757111B2
JPH0757111B2 JP63117628A JP11762888A JPH0757111B2 JP H0757111 B2 JPH0757111 B2 JP H0757111B2 JP 63117628 A JP63117628 A JP 63117628A JP 11762888 A JP11762888 A JP 11762888A JP H0757111 B2 JPH0757111 B2 JP H0757111B2
Authority
JP
Japan
Prior art keywords
voltage
converter
target speed
offset adjustment
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63117628A
Other languages
English (en)
Other versions
JPH01291684A (ja
Inventor
修一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63117628A priority Critical patent/JPH0757111B2/ja
Priority to US07/349,268 priority patent/US4908561A/en
Priority to EP89401345A priority patent/EP0342130B1/en
Priority to DE68928394T priority patent/DE68928394T2/de
Priority to KR1019890006408A priority patent/KR920010004B1/ko
Publication of JPH01291684A publication Critical patent/JPH01291684A/ja
Publication of JPH0757111B2 publication Critical patent/JPH0757111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
    • G11B5/553—Details
    • G11B5/5547—"Seek" control and circuits therefor

Description

【発明の詳細な説明】 ［概要］ 目標トラックとのディファレンス量に応じた目標速度電
圧を発生してヘッドを速度制御する磁気ディスクのサー
ボ回路に関し、 フォワードシークとリバースシークで発生する目標速度
電圧のオフセットを自動的にキャンセルして制御精度を
向上することを目的とし、 サーボループをオフし且つディファレンス量をゼロとし
た状態でフォワード／リバース設定回路から出力される
目標速度電圧をレベルシフト電圧検出回路とADコンバー
タで測定し、この測定電圧に基づいて制御部でオフセッ
ト調整量を決定し、決定したオフセット調整量をDAコン
バータでオフセット調整電圧に変換してシーク動作時の
目標速度電圧を修正するように構成する。
［産業上の利用分野］ 本発明は、目標トラックとのディファレンス量に応じた
目標速度電圧を発生してヘッドを速度制御する磁気ディ
スク装置のサーボ回路に関する。
磁気ディスクのボイスコイルモータを速度制御してヘッ
ドを目標トラックに制御するサーボ回路にあっては、フ
ォワードシークで目標トラックに対するディファレンス
量がゼロになった時の目標速度電圧と、リバースシーク
で同様にディファレンス量がゼロとなった時の目標速度
電圧とが一致するように目標速度電圧のオフセット量を
ゼロにするこが高精度の位置制御を実現するために望ま
れる。
［従来の技術］ 第10図は従来のサーボ回路を示す。
第10図において、10aはディスク制御を行なうCPUであ
り、CPU10aは上位装置からアクセスを受けると、目標ト
ラック位置に応じてフォワードシーク又はリバースシー
クを行ない、各シーク動作において目標速度電圧を設定
するための目標トラックに対するディスァレンス量を目
標速度設定回路30のDAコンバータ12に出力する。DAコン
バータ12はCPU10aからのディファレンス量をアナログ変
換して目標速度電圧を発生する。DAコンバータ12からの
目標速度電圧はゲイン切替回路34で決まるゲイン制御ア
ンプ32によるゲイン制御を受け、フォワード／リバース
設定回路14に出力される。
フォワード／リバース設定回路14は、フォワードシーク
時には入力した目標速度電圧をそのまま速度制御回路36
に出力する。一方、リバースシーク時には、入力した目
標速度電圧をマイナス極性に反転して速度制御回路36に
出力する。
ところで、このような磁気デイのサーボ回路において、
DAコンバータ12以降のアナログ回路部が理想的な状態に
あった場合には、第11図に示すように、フォワード及び
リバースの各シーク動作により目標トラックに対するデ
ィファレンス量がゼロになった時に、両者の目標速度電
圧は一致するようになる。
しかしながら、実際には第12図（ａ）又は（ｂ）に示す
ように、フォワード時とリバース時のディファレンス量
がゼロとなった時の目標速度電圧は一致せず、オフセッ
トを生ずる。
このようにフォワードとリバースで目標速度電圧にオフ
セットが生ずると、各シーク時のヘッド位置決め精度が
異なることとなり、安定したヘッド位置決めができなく
なる恐れがある。
そこで、第10図の従来回路においては、目標速度設定回
路30にオフセット調整回路38を設け、磁気ディスクの製
造段階でオフセット調整回路38に設けているボリューム
を調整し、オフセットが最小になるようにしている。
［発明が解決しようとする課題］ しかしながら、このような従来のボリューム等によるオ
フセットの手動調整にあっては、磁気ディスクの経年変
化、温度変化等でアナログ回路部の特性が変化してオフ
セット量が変った場合に対応できず、またオフセット量
を一義的に把握することは困難であるため調整作業も煩
雑になるという問題があった。
勿論、アナログ信号を取扱う各回路部に高精度の回路素
子を使用してオフセットを少なくすることも考えられる
が、必然的にコストアップとなり、実用的ではない。
本発明は、このような従来の問題点に鑑みてなされたも
ので、フォワードシークとリバースシークで発生するオ
フセットを自動的にキャンセルして制御精度を向上でき
る磁気ディスクのサーボ回路を提供することを目的とす
る。
［課題を解決するための手段］ 第１図は本発明の原理説明図である。
第１図において、まず本発明は、目標トラックとのディ
ファレンス量を出力する制御部10と，制御部10からのデ
ィファレンス量をアナログ変換して目標速度電圧を発生
する目標設定用DAコンバータ12と、制御部10によりフォ
ワード又はリバースに切換設定され、目標設定用DAコン
バータ12から入力した目標速度電圧をフォワード時とリ
バース時で異なる極性の目標速度電圧に変換して出力す
るフォワード／リバース設定回路14とを備え、フォワー
ド／リバース設定回路14からの目標速度電圧に基づいて
ヘッド駆動用のボイスコイルモータを速度制御する磁気
ディスクのサーボ回路を対象とする。
このようなサーボ回路に対し本発明にあっては、フォワ
ード／リバース設定回路14からの目標速度電圧を検出す
るレベルシフト電圧検出回路16と、レベルシフト電圧検
出回路16の検出電圧をデジタル変換して制御部10に出力
する電圧測定用ADコンバータ18と、制御部10で決定した
オフセット調整量をオフセット調整電圧にアナログ変換
して目標設定用DAコンバータ12からの目標速度電圧を修
正するオフセット調整用DAコンバータ20を設ける。
レベルシフト電圧検出回路16は、第１図（ｂ）に示す入
出力特性をもち、フォワードでプラス、リバースでマイ
ナスとなる目標速度電圧をレベルシフトにより全てプラ
スとなる単一極性の電圧に変換して電圧測定用ADコンバ
ータ18に出力する。
このためフォワード及びリバースのいずれについても、
制御部でオフセット調整量を決定する際に必要となるデ
ィファレンスがゼロとなる目標電圧が0V付近の電圧をAD
コンバータ18で正確に測定できる。
またオフセット調整用DAコンバータ20に対しては、オフ
セット自動調整モードの設定時に、電圧測定用ADコンバ
ータ18の測定電圧に基づいて制御部10で決定されたオフ
セット調整量ΔＨの設定が行なわれ、このオフセット調
整量ΔＨをオフセット調整電圧にアナログ変換し、例え
ば第１図（ｃ）に示すように、フォワードシーク時の目
標速度電圧から差し引く修正を行なうことで、ディファ
レンス量がゼロのときのオフセットをキャンセルでき
る。
制御部10にオフセット自動調整モードを設定した時のオ
フセット調整量の決定は次のようにして行なわれる。
まずオフセット調整用DAコンバータ20に設定するオフ
セット調整量をゼロ、目標設定用DAコンバータに設定す
るディファレンス量をゼロ、更にサーボループをオフす
る。
次にフォワードシークモード及びリバースシークモー
ドを順次設定し、各モードでの目標速度電圧を電圧測定
用ADコンバータ８で測定してFWD値及びREV値として求め
る。
次にフォワードシークモードとリバースシークモード
を順次設定し、各モードの設定状態でオフセット調整用
DAコンバータ20に対するオフセット調整量をゼロから増
加方向及び減少方向に変化させ、電圧測定用ADコンバー
タ18の測定電圧が前記FWD値及びREV値を越えた時のオフ
セット変化量ΔH1,ΔH2,ΔH3,ΔH4を検出する。
検出したオフセット変化量ΔH1〜ΔH4に基づいてオフ
セット調整用DAコンバータ20に設定するオフセット調整
量ΔＨを、例えば平均演算等により決定する。
更に、前記〜の処理によるオフセット調整量の決定
のために目標速度電圧の測定を行なう電圧測定用ADコン
バータ18としては、オフセット調整用DAコンバータ20の
分解能に対し分解能が低い一般的なADコンバータを使用
することができる。
［作用］ このような構成を備えた本発明の磁気ディスクのサーボ
回路であっては、制御部に対するオフセット自動調整モ
ードの設定で、自動的にフォワードとリバースでデファ
レンス量がゼロになった時に目標速度電圧が一致しない
オフセット量の測定処理に基づいてオフセット調整量が
決定でき、目標速度電圧をオフセットを発生しないよう
に修正できる。そのため、製造段階におけるオフセット
手段調整が一切不要となり、また使用中において、所定
の周期毎又はディスク起動時等にオフセット自動調整モ
ードを走らせることで、その時のオフセット量に応じた
最適な自動調整ができ、磁気ディスクの制御精度を向上
すると共に信頼性及び安定性をより一層向上できる。
またオフセット自動調整モードで目標電圧を測定するた
めにレベルシフト電圧検出回路を設けているため、ディ
ファレンス量がゼロとなる0V付近の目標速度電圧（正又
は負）をADコンバータで正確に測定することができる。
更に、分解能力の高いオフセット調整用DAコンバータを
有効に活用してオフセット調整量を決めているため、電
圧測定用ADコンバータとしては、分解能が低くコスト的
にも安価な一般的なADコンバータを使用することができ
る。
［実施例］ 第２図は本発明の一実施例を示した実施例構成図であ
る。
第２図において、10aはディスク制御を行なうCPUであ
り、上位装置からアクセスを受けると現在のトラック位
置と目標トラック位置に応じてフォワードシーク動作又
はリバースシーク動作を行ない、各シーク動作において
目標速度電圧を設定するための目標トラックに対するデ
ィファレンス量を表わすディファレンスデータD1を目標
速度設定回路30に出力する。目標速度設定回路30はCPU1
0aからのディファレンスデータD1を目標速度電圧にアナ
ログ変換してフォワード／リバース設定回路14を介して
目標速度電圧を出力する。フォワード／リバース設定回
路14はCPU10aからのフォワード又はリバース設定信号に
より切替制御され、フォワードシーク時には目標速度設
定回路30からの目標速度電圧をそのまま出力し、一方、
リバースシーク時にあっては、目標速度電圧を反転した
マイナスとなる目標速度電圧を出力する。
フォワード／リバース設定回路14からの目標速度電圧は
偏差検出回路44に与えられ、偏差検出回路44は速度検出
回路42から得られる実速度を表わす速度電圧と目標速度
電圧との偏差電圧を検出してドライバ46に出力する。ド
ライバ46は偏差検出回路44からの速度偏差電圧に基づい
てボイスコイルモータ48を速度制御し、このボイスコイ
ルモータ48の速度制御によりサーボヘッド50を目標トラ
ックに向けて移動する。
速度検出回路42にはサーボヘッド50からの検出信号に受
けて位置信号を作成する位置信号作成回路52の出力を微
分する微分回路54の出力を入力し、更にドライバ46によ
るボイスコイルモータ48の制御電流を制御電流検出回路
56で検出して入力し、これらに基づいてボイスコイルモ
ータ48によるサーボヘッド50の移動速度を検出するよう
にしている。
一方、CPU10aによるオフセット自動調整のため電圧測定
回路40が設けられる。電圧測定回路40にはフォワード／
リバース設定回路14より出力された目標速度電圧±V0が
入力され、後の説明で明らかにするように、電圧測定回
路40は入力した目標速度電圧±V0をレベルシフトして単
一極性の目標速度電圧に変換した後、内蔵したADコンバ
ータによりデジタル信号に変換して電圧測定データD3を
CPU10aに入力する。CPU10aは電圧測定回路40からの電圧
測定データD3に基づくオフセット自動調整処理によりオ
フセット調整量ΔＨを決定すると、目標速度設定回路30
に対しオフセット調整データD2を出力し、後の説明で明
らかにするように、目標速度設定回路30に設けたオフセ
ット調整用のDAコンバータによりオフセット調整データ
D2をオフセット調整電圧にアナログ変換し、ディファレ
ンスデータD1に基づいて設定される目標速度電圧を修正
してオフセットをキャンセルするようになる。
第３図は第２図の実施例におけるオフセット自動調整の
ための主要回路部を示した実施例構成図であり、第２図
の実施例における目標速度設定回路30、フォワード／リ
バース設定回路14、及び電圧測定回路40の回路構成をCP
U10aと共に示している。
第３図において、まず目標速度設定回路30にはCPU10aか
らの目標トラックに対するディファレンスデータD1を目
標速度電圧にアナログ変換する目標設定用コンバータ12
が設けられ、目標設定用DAコンバータ12から出力される
目標速度電圧は抵抗R2を介してゲイン制御アンプ32に入
力され、ゲイン制御アンプ32の帰還回路に設けたゲイン
切替回路34で定まる所定ゲインに増幅されて次段のフォ
ワード／リバース設定回路14に目標速度電圧V0を出力す
る。また、目標速度設定回路32にはCPU10aから与えられ
るオフセット調整データD2をオフセット調整電圧Vcにア
ナログ変換するオフセット調整用DAコンバータ20が設け
られる。オフセット調整用DAコンバータ20は８ビットの
場合、CPU10aからのTYP値＝80H、即ちDAコンバータ20の
センター値でオフセット調整電圧VcをVc＝0Vとし、TYP
値が80H以上のときプラスのオフセット調整電圧Vcを発
生し、一方、TYP値が80H以下のときマイナスとなるオフ
セット調整電圧Vcを発生する。このDAコンバータ20は８
ビット以外でもよい。オフセット調整用DAコンバータ20
からのオフセット調整電圧Vcは抵抗R1を介してゲインア
ンプ32のマイナス入力に加えられ、このためオフセット
調整電圧Vcがプラスのとき目標設定用DAコンバータ12か
ら出力する目標速度電圧にオフセット調整電圧Vcを加算
し、一方、オフセット調整電圧Vcがマイナスのとき目標
速度電圧からオフセット調整電圧Vcを差し引くようにな
る。
次に、フォワード／リバース設定回路14には目標速度設
定回路30からの目標速度電圧Vcを反転する反転アンプ58
が設けられ、反転アンプ58に続いてスイッチ60が設けら
れる。一方、反転アンプ58の入力側から分岐したライン
にスイッチ62が設けられる。スイッチ60,62の出力は抵
抗R3,R4を介して共通接続され、第２図に示した次段の
偏差検出回路44に出力される。スイッチ60,62に対して
はCPU10aよりFWD/REVシーク設定信号が与えられ、この
設定信号はスイッチ62に直接与えられると共にインバー
タ64で反転されてスイッチ60に与えられる。従って、CP
U10aがフォワードシークモードを設定されると、FWD/RE
Vシーク設定信号はＨとなり、スイッチ62がオン、スイ
ッチ60がオフとなり、スイッチ62を介して目標速度設定
回路30からの目標速度電圧V0をそのまま偏差検出回路44
に出力する。一方、CPU10aがリバースシークモードを設
定すると、FWD/REVシーク設定信号はＬとなり、スイッ
チ60がオン、スイッチ62がオフとなり、目標速度設定回
路30からの目標速度電圧V0は反転アンプ58で反転されて
マイナス信号に変換された後、スイッチ60を介して偏差
検出回路44に出力される。
次に、電圧測定回路40を説明する。電圧測定回路40には
ボルテージホロワアンプ66が設けられ、ボルテージホロ
ワアンプ66にはフォワード／リバース設定回路14から出
力されるプラス又はマイナスとなる目標速度電圧V0が入
力される。ボルテージホロワアンプ66の出力電圧は抵抗
R5を介してレベルシフトトランジスタ68のベースに入力
される。抵抗R5とレベルシフトトランジスタ68のベース
との間には保護ダイオードD1とD2が逆接続極性をもって
アース間の並列説続されており、ボルテージホロワアン
プ66の出力電圧をダイオードD1,D2により上下限の限定
レベルでリミットするようにしている。レベルシフトト
ランジスタ68のエミッタは抵抗R6を介して電源ラインに
接続され、レベルシフトトランジスタ68のエミッタ端子
よりレベルシフトされた目標速度電圧を電圧測定用ADコ
ンバータ18に入力している。従って、電圧測定回路40に
設けたボルテージホロワアンプ66、レベルシフトトラン
ジスタ68、抵抗R5,R6及び保護ダイオードD1,D2によって
レベルシフト電圧検出回路16を構成している。このレベ
ルシフト電圧検出回路16の入出力特性は第４図に示すよ
うになる。
第４図において、レベルシフト電圧検出回路16に入力す
る目標速度電圧は正負の値をもつことから、入力電圧が
0Vのときレベルシフトされた所定の出力電圧V0を発生す
るようにレベルシフトトランジスタ68のレベルシフト特
性を設定しており、更に保護ダイオードD1,D2により入
力電圧が所定範囲を越えると出力電圧を一定にするリミ
ッタがかかるようにしている。
このようなレベルシフト電圧検出回路16の使用によりCP
U10aからのディファレンス量がゼロとなったとき0V付近
となる目標速度電圧V0を電圧測定用ADコンバータ18によ
り正確にデジタルデータに変換して測定できるようにし
ている。
ここで、第３図の目標速度設定回路30に設けたオフセッ
ト調整用のDAコンバータ20の入出力特性は第５図に示す
ようになり、一方、電圧測定回路40に設けた電圧測定用
ADコンバータ18の入出力特性は第６図に示すようにな
る。
即ち、第５図に示すDAコンバータ20にあっては、比較的
高い分解能をもってCPU10aからのデジタル入力をアナロ
グ電圧出力に変換する変換機能を有するが、これに対し
第６図に示す電圧測定用ADコンバータ18にあっては、市
販のコスト的に安価なADコンバータを使用していること
から、アナログ入力電圧に対するデジタル出力を得るた
めの分解能は第５図のDAコンバータに比べ極めて低い関
係にある。
この第5,6図に示したようにオフセット調整用DAコンバ
ータ20の分解能が高く、目標速度電圧を測定する電圧測
定用ADコンバータ18の分解能が低い相互に分解能が異な
る関係にあっても、後の説明で明らかにするように本発
明のオフセット自動調整にあっては、オフセット調整用
DAコンバータ20の分解能で決まる目標速度電圧の測定を
実現して高精度のオフセット自動調整を可能にする。
次に、第7A,7B,7Cの動作フロー図を参照して本発明のオ
フセット自動調整処理を説明する。
第7A図において、第３図のCPU10aに対してシテップS1で
自動調整モードを設定すると、CPU10aはサーボループを
オフし、またオフセット調整用DAコンバータ20にオフセ
ット調整電圧Vc＝０となるオフセット調整データD2とし
て８ビットDAコンバータの場合はTYP値＝80Hをセット
し、更に目標設定用DAコンバータ12にディファレンス量
ゼロとなるディファレンスデータD1をセットし、目標速
度電圧V0を0Vとする。尚、自動調整モードの設定時のサ
ーボループのオフは第２図における偏差検出回路44以降
のサーボループの機能を停止するものである。
ステップS1で自動調整モードの設定が終了すると、ステ
ップS2に進んでCPU10aはフォワードシークモードを設定
する。即ち、第３図のフォワード／リバース設定回路14
に対しＨとなるFWD/REVシーク設定信号を出力し、この
ためスイッチ60がオフ、スイッチ62がオンとなり、フォ
ワード／リバース設定回路14は目標速度設定回路30から
の目標速度電圧V0をそのまま出力する。
ステップS2でフォワードシークモードを設定するとステ
ップS3に進んでそのときの目標速度電圧をFWD1として測
定する。即ち、第３図の電圧測定回路40に設けたレベル
シフト電圧検出回路16によりフォワード／リバース設定
回路14より出力される目標速度電圧V0をレベルシフトし
て電圧測定用ADコンバータ18に入力し、ADコンバータ18
で電圧測定データD3にデジタル変換してCPU10aに取込
む。このときステップS1による自動調整モードの設定に
より目標速度電圧V0＝0Vとなっているが、目標速度設定
回路30及びフォワード／リバース設定回路14に設けたア
ナログ回路部によるオフセットを受けた0V付近の目標速
度電圧がFWD値としてCPU10aで測定される。
続いて、ステップS4でCPU10aはリバースシークモードを
設定し、第３図のフォワード／リバース設定回路14にお
いてスイッチ60のオン、スイッチ62がオフとなること
で、反転アンプ58で反転された目標速度電圧V0の出力状
態に切換わる。
続いて、ステップS5でリバースシークモードで得られた
目標速度電圧をREV値として電圧測定用ADコンバータ18
から取り込んで測定する。
このようにしてフォワードシークモード及びリバースシ
ークモードにおけるディファレンス量がゼロのときの目
標速度電圧をFWD値及びREV値として測定すると次のステ
ップS6で両者の大小関係を比較する。
ここで第８図（ａ）に示すように、ディファレンス量が
ゼロのときのFWD値がREV値より大きいオフセットを生じ
ていたとすると、ステップS7に進んで大きい方のFWD値
をVAL1にセットし、また小さい方のREV値をVAL2にセッ
トする。一方、第８図（ｂ）に示すようにディファレン
ス量がゼロのときREV値が大きく、FWD値が小さいときに
は、ステップS8に進んで大きい方のREV値をVAL1にセッ
トし、小さい方のFWD値をVAL2にセットする。
ステップS7又はS8でVAL1,VAL2に対するFWD値及びREV値
のセットが終了するとステップS9に進んでフォワードシ
ークモードを設定する。続いて、ステップS10でオフセ
ット調整用DAコンバータに対するオフセット調整データ
D2としてTYP値＝80Hをセットする。続いて、ステップS1
1で電圧測定用DAコンバータ18の出力を取り込んで、そ
のときの目標電圧Vfを測定する。次にステップS13で測
定した目標電圧VfとVAL1を比較し、目標電圧VfがVAL1以
下であればステップS12に進んでステップS10で設定した
TYP値を1Hアップし、再び、ステップS10で目標速度電圧
Vfを測定し、ステップS13でVAL1と比較する処理を繰り
返す。
ステップS13でTYP値の順次増加による目標速度電圧Vfが
VAL1を越えるとステップS14に進んでステップS12で増加
させたTYP値の変化量ΔH1を検出して保持する。
このステップS10〜S14の処理は次の内容を意味する。
今、第８図（ａ）に示すようにディファレンス量がゼロ
のときのFWD値がREV値より大きかったとすると、ステッ
プS7に示すようにVAL1＝FWD値、VAL2＝REV値にセットさ
れている。
第９図（ａ）は第7A図のステップS10〜S14による電圧測
定処理の説明図である。第９図（ａ）は右側に電圧測定
用DAコンバータ18の分解能を示し、左側にオフセット調
整用DAコンバータ20の分解能を示し、縦方向が目標速度
電圧の電圧レベルを表わしている。
ここで、Ａ点が第7A図のステップS2,S3の処理によりフ
ォワードシークモードを設定してディファレンス量ゼロ
に対応するTYP値＝80Hを設定したときの目標速度電圧、
即ちFWD値であり、このFWD値がVAL1としてセットされて
いる。一方、Ｂ点の電圧が第7A図のステップS4,S5でリ
バースシークモードを設定してディファレンス量をゼロ
とするTYP値＝80Hを与えたときの目標速度電圧、即ちRE
V値であり、REV値は小さいことからVAL2としてセットさ
れている。
Ａ点及びＢ点のFWD値及びREV値は電圧測定用ADコンバー
タ18の分解能の範囲で測定されるため、図示のように電
圧測定用ADコンバータの分解ステップ範囲のいずれかの
位置に存在しており、実際のアナログ電圧とデジタル変
換されたFWD値及びREV値との間には分解能で決まる誤差
を持っている。
このような第９図（ａ）に示す状態で第7A図のステップ
S9でフォワードシークモードを設定し、ステップS10で
オフセット調整用DAコンバータ20にディファレンス量ゼ
ロに対応したTYP値＝80Hを設定すると、次のステップS1
1で測定される目標速度電圧Vfは当然にFWD値をセットし
たVAL1に一致する。そこでステップS12に進んでオフセ
ット調整用DAコンバータ20に対するTYP値を1Hづつ増加
させていくと、例えば第９図（ａ）の場合には2H増加さ
せた時に電圧測定用ADコンバータ18のデジタルデータが
１ビット変化してVAL1を越え、ステップS13からS14に進
み、従ってステップS14にあっては電圧測定用ADコンバ
ータ18の測定データがVAL1以上となったときのオフセッ
ト調整用DAコンバータ20に対するTYP値の変化量ΔH1を
検出して保持するようになる。
次に、第7B図のステップS15に進み、再びオフセット調
整用DAコンバータ20に対するTYP値を80Hにセットし、ス
テップS16で目標速度電圧Vfを測定し、ステップS17でVA
L2と大小関係を比較する。目標速度電圧VfがVAL2以下で
あればステップS18に進んでTYP値を80Hから1Hづつ減少
させ、ステップS16の電圧測定及びステップS17のVAL2と
の比較を繰り返す。ステップS17で目標速度電圧VfがVAL
2より小さくなるとステップS19に進み、ステップS18で
変化させたTYP値の変化量ΔH2を検出して保持する。
このステップS15〜S19の処理は、第９図（ａ）において
ディファレンス量ゼロに相当するTYP値＝80Hを初期設定
した後にオフセット調整用DAコンバータを1Hづつ減少さ
せ、VAL2を越える電圧測定用DAコンバータ18の出力が得
られた時のTYP値変化量ΔH2を検出して保持する処理で
ある。
再び第7B図を参照するに、次のステップS20でリバース
シークモードを設定し、ステップS21でディファレンス
量ゼロに対応したTYP値＝80Hをオフセット調整用DAコン
バータ20にセットする。
続いて、ステップS22でその時の目標速度電圧Vrを測定
し、ステップS23でVAL1と比較し、VAL1以下であればス
テップS24に進んでTYP値を80Hから1Hづつ減少させて同
様の処理を繰り返す。ステップS23で目標速度電圧VrがV
AL1を越えるとステップS25に進んでTYP値変化量ΔH3を
検出して保持する。
このステップS20〜S25に示す処理は第９図（ｂ）に示す
リバースシークモードにおいてディファレンス量ゼロを
与えるTYP値＝80Hからオフセット調整用DAコンバータ20
を1Hづつ減少させてVAL1以上となる電圧測定用ADコンバ
ータ18の測定出力が得られた時の変化量ΔH3を検出する
処理である。
再び第7B図を参照するに、ステップS25でTYP値変化量Δ
H3の検出処理が終了すると次のステップS26で再びTYP値
＝80HにセットしてステップS27で目標速度電圧Vrを測定
し、ステップS29でVAL2と比較しVAL2以上であれば、ス
テップS28でTYP値を80Hから1Hづつ増加させ同様の処理
を繰り返す。
ステップS29で目標速度電圧VrがVAL2より小さくなると
ステップS30に進んでTYP値変化量ΔH4を検出して保持す
る。
このステップS26〜S30の処理は第９図（ｂ）に示すリバ
ースシークモードでディフアレンス量がゼロとなるTYP
値＝80Hから1Hづつ増加させてVAL2を越える電圧測定用A
Dコンバータ18の出力が得られた時の変化量ΔH4を検出
する処理である。
以上の処理により第９図に示したTYP値の変化量ΔH1〜
ΔH4が検出されると第7C図のステップS31に進み、これ
らのTYP値変化量ΔH1〜ΔH4に基づいてオフセット調整
量ΔＨを決定する。このオフセット調整量ΔＨの決定は
例えば４つのTYP値変化量ΔH1〜ΔH4の加算平均で求め
る。
例えば、第９図の場合ΔH1＝2,ΔH2＝−14,ΔH3＝−14,
ΔH4＝２であることからオフセット調整量ΔＨ＝−６を
決定する。
ここで、第９図におけるディファレンス量がゼロの時の
実際のFWD値とREV値との差で示されるオフセット量はFW
D値とREV値のちょうど中間の値から量であるため、、ス
テップS31で決定されるオフセット調整量ΔＨ＝−６に
なる。
ステップS31でオフセット調整量ΔＨが決定されるとCPU
10aは次のステップS32で決定した調整量ΔＨをオフセッ
ト調整用DAコンバータ20にセットし、ステップS33で自
動調整モードを解除して一連のオフセット自動調整処理
を終了する。
このようなCPU10aによる目標速度設定回路30に設けたオ
フセット調整用DAコンバータ20に対するオフセット調整
量ΔＨのセットが、例えば第８図に示すようなオフセッ
ト発生状態にあっては、CPU10aがフォワードシークモー
ドを設定した時にオフセット調整用DAコンバータ20に対
しマイナス方向のオフセット調整電圧を発生するように
オフセット調整量ΔＨをセットし、これによって目標設
定用DAコンバータ12から出力されるディファレンス量に
対応した目標速度電圧からオフセット調整用DAコンバー
タ20が出力するオフセット調整電圧を差し引いて出力す
るようになる。その結果、ディファレンス量がゼロとな
った時のFWD値をリバースシークにおけるディファレン
ス量ゼロの時のREV値に略一致させることができ、自動
的にオフセットをキャンセルすることができる。
尚、上記のオフセット自動調整処理は第８図（ａ）に示
すようにディファレンス量がゼロの時のFWD値がREV値よ
り大きい場合を例にとるものであったが、第８図（ｂ）
に示すように、逆にFWD値がREV値より大きくなるオフセ
ットを生じていた場合には、第7A〜7C図の動作フローに
おいてVAL＝REV値、VAL2＝FWD値となることで全く同様
にしてオフセット調整量ΔＨを決定することができる。
また前述したオフセット自動調整処理は磁気ディスクを
設置した立ち上げ時は勿論のこと定期点検時や磁気ディ
スクの起動時、更にはホストからの指令で定期的に行な
うことで常にその時のオフセット量に見合ったオフセッ
ト調整量を決定して最適なオフセットキャンセルを行な
うことができる。
［発明の効果］ 以上説明してきたように本発明によれば、フォワードシ
ークとリバースシークにおいてディファレンス量ゼロで
生ずるオフセット量を自動調整処理により測定してオフ
セット調整量を決定することにより自動的にオフセット
をキャンセルすることができ、磁気ディスクの安定性と
信頼性を大幅に向上できる。
また、製造段階における繁雑なオフセット手動調整を一
切不要にできる。
更に、0V付近となる目標速度電圧をレベルシフトして電
圧測定用のDAコンバータに入力しているため、フォワー
ド時とリバース時では逆極性となる0V付近の目標速度電
圧を正確に測定できる。
更にまた、分解能の高いオフセット調整用DAコンバータ
を有効に利用して分解能の低い電圧測定用のDAコンバー
タを使用しても高い精度でオフセット調整量を決定する
ことができ、電圧測定用のADコンバータとして一般的な
ものを使用できるためコスト的にも安価に実現できる。
【図面の簡単な説明】
第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は本発明の主要部の実施例構成図； 第４図はレベルシフト入出力特性図； 第５図はDAコンバータの特性図； 第６図はADコンバータの特性図； 第7A,7B,7C図は本発明のオフセット自動調整の動作フロ
ー図； 第８図はオフセット状態と本発明による調整状態の説明
図； 第９図は自動調整時の電圧測定説明図； 第10図は従来回路の構成図； 第11図はディファレンスと目標速度電圧の特性図； 第12図はオフセット説明図である。 図中、 10:制御部 10a:CPU 12:目標設定用DAコンバータ 14:フォワード／リバース設定回路 16:レベルシフト電圧検出回路 18:電圧測定用ADコンバータ 20:オフセット調整用DAコンバータ 30:目標速度設定回路 32:ゲインアンプ 34a:ゲイン切替回路 40:電圧測定回路 42:速度検出回路 44:偏差検出回路 46:ドライバ 48:ボイスコイルモータ 50:サーボヘッド 52:位置信号作成回路 54:微分回路 56:制御電流検出回路 60,62:スイッチ 64:インバータ 66:ボルテージホロワアンプ 68:レベルシフトトランジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】目標トラックとのディファレンス量を出力
    する制御部（10）と； 該制御部（10）からのディファレンス量をアナログ変換
    して目標速度電圧を発生する目標設定用DAコンバータ
    （12）と； 前記制御部（10）によりフォワード又はリバースに切換
    設定され、前記目標設定用DAコンバータ（12）から入力
    した目標速度電圧をフォワード時とリバース時で異なる
    極性の目標速度電圧に変換して出力するフォワード／リ
    バース設定回路（14）と； を備え、前記フォワード／リバース設定回路（14）から
    の目標速度電圧に基づいてヘッド駆動モータを速度制御
    する磁気ディスクのサーボ回路に於いて、 前記フォワード／リバース設定回路（14）から出力され
    る目標速度電圧を検出して単一極性の電圧信号となるよ
    うにレベルシフトするレベルシフト電圧検出回路（16）
    と； 該レベルシフト電圧検出回路（16）による目標速度の検
    出電圧をデジタル変換して前記制御部（10）に出力する
    電圧測定用ADコンバータ（18）と； オフセット自動調整モードの設定時に、前記電圧測定用
    DAコンバータ（18）の測定電圧に基づいて前記制御部
    （10）で決定されたオフセット調整量の設定を受け、該
    オフセット調整量をアナログ変換して前記目標設定用DA
    コンバータ（12）からの目標速度電圧を修正するオフセ
    ット調整用DAコンバータ（20）と； を備えたことを特徴とする磁気ディスクのサーボ回路。
  2. 【請求項２】前記制御部（10）にオフセット自動調整モ
    ードを設定した時のオフセット調整量の決定は、まず前
    記オフセット調整用DAコンバータ（20）に調整量ゼロを
    設定すると共に前記目標速度設定用DAコンバータ（12）
    にディファレンス量ゼロを設定し、更にサーボループを
    オフし、 この状態でフォワードシークモード及びリバースシーク
    モードを順次設定して各モードの目標速度電圧を前記電
    圧測定用ADコンバータ（18）によりFWD値及びREV値とし
    て測定し、 次にフォワードとリバースのシークモードを順次設定
    し、各モード設定状態で前記オフセット調整用DAコンバ
    ータ（20）に対するオフセット調整量をゼロから増加方
    向及び減少方向に変化させ、前記電圧測定用DAコンバー
    タ（18）の測定電圧が前記FWD値又はREV値を越えた時の
    オフセット変化量（ΔH1,ΔH2,ΔH3,ΔH4）を検出し、 該オフセット変化量（ΔH1〜ΔH4）に基づいて前記オフ
    セット調整用DAコンバータ（20）に設定するオフセット
    調整量（ΔＨ）を決定することを特徴とする請求項１記
    載の磁気ディスクのサーボ回路。
  3. 【請求項３】前記電圧測定用ADコンバータ（18）に対し
    前記目標設定用DAコンバータ（12）及びオフセット調整
    用DAコンバータ（20）の分解能を充分に高くしたことを
    特徴とする請求項１記載の磁気ディスクのサーボ回路。
JP63117628A 1988-05-13 1988-05-13 磁気ディスクのサーボ回路 Expired - Fee Related JPH0757111B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63117628A JPH0757111B2 (ja) 1988-05-13 1988-05-13 磁気ディスクのサーボ回路
US07/349,268 US4908561A (en) 1988-05-13 1989-05-09 Servo amplifier circuit
EP89401345A EP0342130B1 (en) 1988-05-13 1989-05-12 Servo amplifier circuit
DE68928394T DE68928394T2 (de) 1988-05-13 1989-05-12 Servo-Verstärkerschaltung
KR1019890006408A KR920010004B1 (ko) 1988-05-13 1989-05-13 서어보(servo) 증폭기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63117628A JPH0757111B2 (ja) 1988-05-13 1988-05-13 磁気ディスクのサーボ回路

Publications (2)

Publication Number Publication Date
JPH01291684A JPH01291684A (ja) 1989-11-24
JPH0757111B2 true JPH0757111B2 (ja) 1995-06-14

Family

ID=14716433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63117628A Expired - Fee Related JPH0757111B2 (ja) 1988-05-13 1988-05-13 磁気ディスクのサーボ回路

Country Status (5)

Country Link
US (1) US4908561A (ja)
EP (1) EP0342130B1 (ja)
JP (1) JPH0757111B2 (ja)
KR (1) KR920010004B1 (ja)
DE (1) DE68928394T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063454A (en) * 1989-01-10 1991-11-05 Fujitsu Limited Automatic adjustment method and system for servo motor circuit of a magnetic disk apparatus
US5231550A (en) * 1990-03-12 1993-07-27 Fujitsu Limited Track access control system preventing unintentional delay in movement of head in non-adjusted disc device
US5189571A (en) * 1990-04-30 1993-02-23 Seagate Technology, Inc. Adaptive settle time minimization for a hard disk drive
US5646797A (en) * 1990-09-18 1997-07-08 Rodime Plc Digital servo control system for use in disk drives
JPH04181551A (ja) * 1990-11-16 1992-06-29 Sony Corp 光ディスク装置
US5329409A (en) * 1991-07-24 1994-07-12 Seagate Technology, Inc. Correction of current feedback offset for disc drive servo systems
US5216345A (en) * 1992-05-04 1993-06-01 Hughes Aircraft Company Mixed mode stepper motor controller and method
US5408367A (en) * 1993-09-20 1995-04-18 Integral Peripherals, Inc. Method of optimizing operation of disk drive
US5677808A (en) * 1994-12-19 1997-10-14 Conner Peripherals, Inc. System and method for controlling a seek operation in a disk drive
US5912782A (en) * 1996-03-27 1999-06-15 International Business Machines Corporation System and method for adjusting actuator control current for directional torque variance in a disk drive
US5990640A (en) * 1996-03-29 1999-11-23 Aim Controls, Inc. Motor control apparatus
KR20060055875A (ko) * 2004-11-19 2006-05-24 삼성전자주식회사 아날로그/디지털 변환기의 전압검출 장치 및 방법
US8084969B2 (en) 2007-10-01 2011-12-27 Allegro Microsystems, Inc. Hall-effect based linear motor controller
JP2010128770A (ja) * 2008-11-27 2010-06-10 Toshiba Storage Device Corp 回路システム、回路ブロック、および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2629473C2 (de) * 1976-06-30 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Versetzen der Datenköpfe eines Plattenspeichers um einen definierten Betrag aus der Datenzylindermitte
US4270073A (en) * 1979-02-28 1981-05-26 Persci, Inc. Position control in disk drive system
JPS57189376A (en) * 1981-05-15 1982-11-20 Toshiba Corp Magnetic disc device
US4419701A (en) * 1981-09-21 1983-12-06 Quantum Corporation Data transducer position control system for rotating disk data storage equipment
US4581567A (en) * 1982-05-28 1986-04-08 Citizen Watch Co., Ltd. Device for feeding magnetic head
US4485418A (en) * 1982-08-12 1984-11-27 Magnetic Peripherals, Inc. System and method of locating the center of a track on a magnetic storage disk
JPS59127271A (ja) * 1983-01-07 1984-07-23 Canon Inc トランスデユ−サの送り装置
JPS59171079A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd 磁気デイスク装置の速度制御方式
US4630190A (en) * 1984-02-21 1986-12-16 Syquest Technology Servo control apparatus for a disk drive
JPS60182072A (ja) * 1984-02-28 1985-09-17 Fujitsu Ltd 磁気デイスクアクセス方式
JPS61229277A (ja) * 1985-04-03 1986-10-13 Nec Corp 磁気デイスク装置
US4679103A (en) * 1986-04-29 1987-07-07 International Business Machines Corporation Digital servo control system for a data recording disk file
JPS634307A (ja) * 1986-06-25 1988-01-09 Hitachi Ltd 位置決め方法及びその装置
US4797756A (en) * 1987-03-05 1989-01-10 Unisys Corp. Method for positioning head in disk drive deriving "position" offset from "quadrature" signals

Also Published As

Publication number Publication date
EP0342130A3 (en) 1989-12-27
EP0342130A2 (en) 1989-11-15
DE68928394T2 (de) 1998-02-19
US4908561A (en) 1990-03-13
KR900019341A (ko) 1990-12-24
DE68928394D1 (de) 1997-11-27
EP0342130B1 (en) 1997-10-22
KR920010004B1 (ko) 1992-11-10
JPH01291684A (ja) 1989-11-24

Similar Documents

Publication Publication Date Title
JPH0757111B2 (ja) 磁気ディスクのサーボ回路
KR100254867B1 (ko) 모터 제어 유닛
US5818178A (en) Valve control apparatus for an automobile
JPH0454408B2 (ja)
EP0788965B1 (en) Electric power steering apparatus
JP2002533706A (ja) 校正付きセンサ信号コンディショナ
JPH08303285A (ja) 自動車用バルブ制御装置及び制御方法
JPH066218A (ja) 温度補償機能を有するアナログ／デジタル変換装置
JPH0194217A (ja) 自動振幅補正機能付エンコーダ
JPH11298327A (ja) Ａ／ｄ変換方法及び装置並びに制御装置の補正データ生成方法及び装置
JPH066988Y2 (ja) 無段変速機の制御装置
JP2005143256A (ja) モータ制御装置
JP2819441B2 (ja) Ａ／ｄ変換装置およびこれを用いたサーボ制御装置
JP2000050664A (ja) モータの制御装置
JPS63244327A (ja) トラツキングサ−ボ回路
JPH08163882A (ja) サーボドライバ
JPH04365542A (ja) センサ信号の自動オフセット補正方式
JP2876844B2 (ja) Ｉｃテスタ用ドライバの出力電圧補正回路
JPH099134A (ja) 増幅回路
JP2643297B2 (ja) ディスク装置
JP2021004843A (ja) 角度検出回路
JP2002181548A (ja) 振動検出装置及び像振れ補正装置
JPH087700Y2 (ja) ヒステリシスをもつ比較回路のオフセット調整回路
JP2558264Y2 (ja) 内燃機関用制御装置
JP3346092B2 (ja) 光偏向器の速度制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees