JPH0454408B2 - - Google Patents

Info

Publication number
JPH0454408B2
JPH0454408B2 JP57064166A JP6416682A JPH0454408B2 JP H0454408 B2 JPH0454408 B2 JP H0454408B2 JP 57064166 A JP57064166 A JP 57064166A JP 6416682 A JP6416682 A JP 6416682A JP H0454408 B2 JPH0454408 B2 JP H0454408B2
Authority
JP
Japan
Prior art keywords
output
power supply
circuit
digital
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57064166A
Other languages
English (en)
Other versions
JPS58181323A (ja
Inventor
Akinori Shibayama
Hironobu Niijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57064166A priority Critical patent/JPS58181323A/ja
Priority to EP83103675A priority patent/EP0092202B1/en
Priority to DE8383103675T priority patent/DE3381103D1/de
Publication of JPS58181323A publication Critical patent/JPS58181323A/ja
Priority to US07/022,483 priority patent/US4835535A/en
Publication of JPH0454408B2 publication Critical patent/JPH0454408B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
    • G05B19/21—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device
    • G05B19/23—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device for point-to-point control
    • G05B19/231—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an incremental digital measuring device for point-to-point control the positional error is used to control continuously the servomotor according to its magnitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents

Description

【発明の詳細な説明】 この発明は自己較正機能を有し、デジタル信号
を高精度にアナログ信号に変換することを可能と
するデジタル−アナログ変換器に関するものであ
る。
＜背景技術＞ 第１図に従来の高精度デジタルアナログ変換器
の構成例を示す。デジタル信号入力端子１1〜１
ｏ，1o+1〜1o+nにそれぞれデジタル信号D1〜Do，
Do+1〜Do+nが入力され、これら各デジタル信号
D1〜Do，Do+1〜Do+nは、信号D1によつてアナロ
グ出力端子１１に出力されるアナログ電圧を基準
として、信号Do+nに到るまで順次1/2ずつ低い値
となるよう、つまり２進で重み付けされている。
最上位信号D1（MSB：Most Significant Bit）か
ら信号Doまではコード変換回路１２へ入力され
て２進重み付けから10進重み付けを持つ信号に変
換される。従つて、今信号D1〜D4の４ビツトを
コード変換回路１２でコード変換したとすれば、
その変換出力は15個の同じ重みを持つ端子の１つ
乃至複数に出力するように変換が行われる。変換
回路１２のｋ個（ｋ＝2n−１）の各出力により電
流スイツチ３1〜３ｋが制御され、電流スイツチ
３o+1〜３o+nはデジタル信号Do+1〜Do+nによりそ
れぞれ制御される。電流源２1〜２ｋは同じ値で
重み付けされた電流を出力し、電流源２o+1〜２o
＋ｎは1/2ずつ少なくなる２進の重み付けがされ電
流を出力する。これら電流源２1〜２ｋ，２o+1〜
２o+nの各電流I1〜Ik，Io+1〜Io+nは対応する電流
スイツチ３1〜３ｋ，３o+1〜３o+nの制御状態に
応じて増幅器１３へ供給され、加算され出力端子
１１へ出力される。電流源２1〜２ｋ，２o+1〜２
ｏ＋ｎには動作用の定電圧が定電圧源１４から与え
られてある。
上位コードの変換は高精度デジタル−アナログ
変換を達成する上で誤差設計を有利にすることや
各コード切換時に発生するスパイク状の雑音、い
わゆるグリツジの振幅を低減させる目的で設けら
れる。ところでこの種のデジタル−アナログ変換
器における直線性は、各電流源相互の電流比によ
つて形定づけられ、高精度化を実現するためには
複雑、かつ高精度な附属調整回路が必要であり、
周囲温度変化、経時的変化が発生するたびに時間
のかかる再調整が必要となり、コスト高も免れな
い。
＜発明の目的＞ この発明は、上記の欠点を除くものであり、直
線性をデジタル的な手法により自動較正すること
によつて温度係数、経時変化の点で優れた部品を
用いることなく高い直線性を備えたデジタル−ア
ナログ変換器を提供することを目的としたもので
ある。
＜実施例＞ 第２図はこの発明の一実施例を示し、第１図と
対応する部分は同一符号を付けてある。この構成
は４ブロツクに大別される。即ち直線性の誤差補
正されたデジタル信号を受けてこれに相当するア
ナログ電圧を出力するデジタルアナログ変換部１
５と、自動較正動作時に出力端子１１より出力さ
れる電圧をとり入れて各データコードに相当する
誤差補正される前の誤差値を検出する誤差検出部
１６と、コード変換部１７と、誤差補正回路、制
御回路等を有するデジタル制御部１８とよりな
る。
更に詳細にはデジタルアナログ変換部１５には
電流源２1〜２ｋ，２o+1〜２o+nの他に補正用電
流源２ａ，２ｂと、オフセツト用電流源１９が設
けられる。この変換部１５は基本的には第１図に
示したものと同じである。補正用電流源２ａ，２
ｂはデジタル的操作によつて補正し切れない誤差
量を補正するための正の補正を行う、電流Ia，Ib
をそれぞれ出力する。電流源２ａ，２ｂの電流は
電流スイツチ３ａ，３ｂにより選択的に制御され
て増幅器１３へ出力される。
誤差検出部１６において、自動較正時に切換回
路２１がONにされて出力端子１１のアナログ出
力が誤差検出回路系へ供給する。切換回路２１は
通常のデジタル−アナログ変換動作時はOFFと
なつている。切換回路２１の出力は利得が１の反
転増幅器２２と切換回路２３へ供給される。切換
回路２３はその二つの入力の一方を選択して高域
通過フイルター２４へ供給するか、高域通過フイ
ルター２４の入力側を零電位に短絡する。フイル
ター２４の出力はアナログ−デジタル変換回路２
５でデジタル信号に変換されてデジタル制御部１
８のマイクロコンピユータ２６に結合される。
コード変換部１７には２進−10進変換回路１２
の他に、自動較正時にマイクロコンピユータ２６
から送られる指定コードと、デジタル−アナログ
変換器として通常動作する時に送られる指定コー
ドとを切換るための切換回路２７が設けられる。
デジタル制御部１８においては、例えばマイク
ロコンピユータ２６は自動校正の手順の制御、誤
差補正値算出のための演算、バスラインの制御、
各切換回路の制御等を行う。その制御手順等は記
憶回路２８に記憶される。誤差検出値は誤差記憶
回路２９に一旦記憶され、その記憶された誤差検
出値からデジタル入力D1〜Doの上位（MSB側）
コードに対応した補正値を演算によつて求め、こ
れは補正データ記憶回路３１に、デジタル入力値
に対応して記憶される。補正データ記憶回路３１
より読出された上位コードを補正すべきデータ中
の下位（LSB：Least Significant Bit側）デー
タと、デジタル入力の下位のものとが加算回路３
２で加算される。入力端子１1〜１o+nのデジタル
入力信号はデジタル入力回路３３を通じて入力さ
れる。
なお、全ての電流源は増幅器１３の出力で例え
ば正の電圧を出力するように片極性であることか
ら、正負の両極性を得るために増幅器１３の出力
で負の電圧を出力するオフセツト固定電流源１９
が設けられている。オフセツト電流源１９の出力
オフセツト電流値Ipfは補正用デジタル−アナログ
変換器３４の出力により決定され、電流値Ipfを変
更することができるようにされている。
２進入力デジタル信号対応コードが第３図Ａに
示すように、例えばB1〜B13の18ビツトであつ
て、例えばその上位４ビツトのB1〜B4はコード
変換回路１２で第３図Ｂに示すように均等重みの
コードI1〜I15に変換されて変換部１７から出力さ
れ、他のコードB5〜B13は２進重みのまゝコード
I16〜I29として出力される。コードB1〜B10、つま
りコードI1〜I21は誤差補正対象コードであり、コ
ードB11〜B13、つまりコードI22〜I29は直線性が
充分とれている補正が不必要なコードである。
＜デジタル−アナログ変換動作＞ 第２図に示した変換器が通常のデジタル−アナロ
グ変換器として動作する場合は、デジタル信号入
力端子１1〜１o+nにデジタル入力信号（２進）が
印加され、入力回路３３を経由し、上位と下位に
分けられてそれぞれ補正データ記憶回路３１、加
算回路３２に送られる。補正データ記憶回路３１
へは18ビツトデジタル−アナログ変換器の場合、
例えば誤差補正を必要とする上位（MSB側）10
ビツト、下位（LSB側）８ビツトというように
分配される。その上位10ビツトの信号は、補正デ
ータ記憶回路３１のアドレスを指定して読出し、
その入力された上位10ビツトの代りに指定された
アドレスに記憶されている変換された上位10ビツ
トを出力し、その上位10ビツト中の上位４ビツト
は２進−10進のコード変換器１２に入力する。上
位側の残り６ビツトは下位電流スイツチへ送られ
る。切換回路２７は通常動作時にはデジタル入力
端子からの入力信号をデジタルアナログ変換部１
５に伝送すべく、コード変換器１２の出力を上位
電流スイツチ３1〜３ｋへ出力する。補正データ
記憶回路３１から読出されたデータ中の下位８ビ
ツトは補正データとして加算回路３２へ送られ
る。加算回路３２はこの下位８ビツト補正データ
と、デジタル入力回路３３からの下位８ビツトデ
ータとを加算し、結果として誤差補正された最終
の下位データを出力し、この最終の下位データは
下位電流スイツチ（２進重み）３o+1〜３o+nへ送
る。又加算回路３２の演算結果がデータ領域８ビ
ツトを越え、即ち桁上げが生じデジタル的な補正
による範囲を越える場合には、加算回路３２が出
力するオーバーフロー信号によつて正の補正ビツ
ト電流スイツチ３ｂを駆動し電流源２ｂより出力
される電流Ibを増幅器１３に伝える。
以上のようにしてアナログ出力端子１１にはデ
ジタル入力端子１1〜１o+nのデジタル入力信号に
対応した直線性誤差補正済みのアナログ信号が出
力されることになる。こゝで最終段の増幅器１３
は上位、下位、補正ビツト等の電流を入力とし、
これを電圧として出力する電流−電圧変換器であ
る。
＜較正動作＞ 次に直線性の自動較性動作について説明する。
こゝでの自動較性動作の内容はデジタルアナログ
変換器の各電流源の相対誤差を求め、これより各
入力デジタルコードパターンに対応した補正パタ
ーンを求めて、これを補正データ記憶回路３１に
記憶するまでを範囲とする。自動較正動作は自動
校正指令信号が入力端子３５に印加されて始動す
る。自動校正動作開始に伴い切換回路２７はコー
ド変換回路１２からの信号をOFF、マイクロコ
ンピユータ２６からの信号ラインを上位電流スイ
ツチ３1〜３ｋへ伝送するように切換えられ、切
換回路２１もアナログ出力端子１１の出力電圧を
誤差検出部１６に取り込むべくONにされる。な
お自動校正動作時にはデジタル信号入力端子１1
〜１o+nへの入力信号は無いように制御されてい
るものとする。
デジタル−アナログ変換器の直線性誤差は内蔵
される各電流源の相対誤差が加算されることによ
つて発生する。このためマイクロコンピユータ２
６は各コードの相対誤差を検出するためのコード
パターンを遂次発生する。自動校正の段階は次の
第１〜第５ステツプで行われる。
第１ステツプ オフセツト電流源とコード変換された上位８つ
の電流源（MSBに相当）を出力し、これが零と
なるようにオフセツト電流源を調整する。
第２ステツプ 上位（MSB側）２進４ビツトがコード変換さ
れた10進の15個の上位コードについて誤差検出を
行う。
第３ステツプ 残りの中間ビツトに対して誤差検出を行う。但
しこの時LSBからの下位（LSB側）８ビツトは
充分の直線性が得られているものとし、誤差検出
はしない。
第４ステツプ 誤差検出データに必要な演算を施し、各ビツト
の最終誤差値を算出し、これを誤差記憶回路２９
に記憶する。
第５ステツプ 誤差記憶回路２９のデータをもとに補正データ
を求め補正データ記憶回路３１に記憶し、通常動
作に備える。
まず第１ステツプではオフセツト電流源の校正
を行なう。第４図にこの時のタイミングと各コー
ドのON、OFFの状態を示す。○印はONを、×印
はOFFを示し、コードI16〜I29はタイミングT1，
T2共にOFFである。第１ステツプにおいては第
２図中の切換回路２３は第４図のタイミングT1
に切換回路２１の出力信号だけを高域通過フイル
ター２４へ伝送すべく切換えられ、タイミング
T2に切換回路２１、反転増幅器２２の各経路を
共にOFFとし、高域フイルター２４の入力を零
電位に短絡する。第４図に示すようにタイミング
T1ではオフセツト電流源１９のコードIpfと、コ
ードI1〜I8（MSBビツトに相当）が出力される。
これらによる電流IpfとI1〜I8は極性が異なり、同
じ値であれば合計値は零ボルトとなる。異なる場
合には第５図Ａに示すようにタイミングT1でV1、
タイミングT2でV2＝０が出力され、高域通過フ
イルター２４の出力では第５図Ｂに示すように直
流が遮断され、タイミングT1でV1／２、タイミ
ングT2で−V1／２となる。たゞしT1＝T2であ
る。
アナログ−デジタル変換回路２５はタイミング
T1の電位を検出し、マイクロコンピユータ２６
はこの値を得て変換回路２５の出力が零電位とな
るようにオフセツト電流Ipfを変化させる補正用デ
ジタル−アナログ変換器３４を操作する。これに
よつて電流Ipfと、I1〜I8が出力された時は出力端
子１１は完全に零出力となる。こゝでT2のタイ
ミング時には第４図に示したようにコードの設定
を行つたがT2の時は出力端子１１の信号は切換
回路２３によりフイルター２４に対してオフされ
ているので、コードはどのような設定でもよい。
又、第１ステツプにおいては切換回路２３の後段
に高域通過フイター２４を経由せずに直接アナロ
グ−デジタル変換回路２５へ伝送することもでき
る。この場圧はT2のタイミングは不要であり、
T1のタイミングでの出力を読みとつて同様の補
正を行う。又、こゝでのアナログ−デジタル変換
器２５はオフセツト電圧は無いものとする。更に
このオフセツト電流Ipfの校正は第２ステツプと第
３ステツプの間に行つても良い。
次に第２ステツプでは第３図Ｂに示したコード
変換された上位デコードビツトI1〜I15各電流源の
誤差を検出する。第３図に示しているように入力
デジタル信号対応コード中のMSB側の上位４ビ
ツト（B1〜B4）は変換回路１２で10進に変換さ
れている。従つてこの例においては定電流源２1
〜２15の電流I1〜I15は均等重みを持つ、つまり同
一電流値の電流源で構成される。こゝではこの均
等重みを持つ電流I1〜I15の内の一つを基準として
他電流の相対誤差を検出する。尚これに先だつて
第２図における切換回路２３は切換回路２１の出
力を高域通過フイルター２４へ供給するように切
換えられる。
この例では上位デコードビツトの誤差検出は第３
図においてコードI15の電流I15を基準として電流
I1〜I14の相対誤差を求める手順を示す。但し他の
電流I1〜I14の内の１つを基準とすることもでき
る。第６図Ａは電流I15を基準として電流I1の誤差
を求める場合のタイミングT1，T2におけるその
時の各コードの出力状態を示し、コードI16〜I29
はすべてのタイミングでOFFである。タイミン
グT1，T2それぞれにおけるアナログ出力端子１
１の電位変化の一例を第７図Ａに示し、第７図Ｂ
にこの時の高域通過フイルター２４の出力の状態
を示す。T1，T2の各タイミングにおいて出力さ
れる電流はIpfを除いて常に８つ出力されるように
なつている。即ちこれら電流I1〜I15中の８つの合
計値はほゞMSBの電流値に相当し、又この値は
オフセツト電流Ipfと逆極性でほゞ等しいことか
ら、この工夫により誤差検出時の電圧レベルは
ほゞ零電位近辺で得られることになる。このため
アナログ−デジタル変換回路２５の入力範囲が小
さく済み、ダイナミツクレンジの狭いアナログ−
デジタル変換回路を用いても精度良く誤差を測定
することができる。尚、この方式においては高域
通過フイルター２４を除いても構成することがで
きる。
第７図Ａに示した出力波形は切換回路２１，２
３を経由し、高域通過フイルター２４を通り第７
図Ｂに示すようにV1，V2共に電位レベルがある
場合には更に電位レベルが零に近づいた状態で△
V1−2＝V1−V2を維持しながらアナログ−デジタ
ル変換回路２５に入力される。アナログ−デジタ
ル変換回路２５はタイミングT1でのフイルター
出力V1′、タイミングT2でのフイルタ出力V2′の
電位をデジタル値に変換しマイクロコンピユータ
２６に送る。マイクロコンピユータ２６は演算に
よつて電流I15を基準にした電流I1の偏差値を求
め、これを誤差値として誤差記憶回路２９に記憶
する。第７図ではT1，T2のタイミングをくり返
している。第６図Ｂ，Ｃ，Ｄはそれぞれ電流I8，
I9，I14の誤差検出時のコードパターンを示す。手
順は電流I1のそれと同じである。
第３ステツプでは第３図における２進中間ビツ
トのI16〜I21の誤差検出を行う。こゝで切換回路
２３はT1のタイミングで切換回路２１の出力を、
T2のタイミングで反転増幅器２２の出力を高域
通過フイルター２４へ伝送するように切換えられ
る。まず、電流I16の誤差検出を行う。電流I16は
上位デコード部の各電流I1〜I15に対しほゞ1/2の
値をもつており、誤差検出はこの上位電流の１つ
に対する相対誤差を検出する。こゝでは電流I8に
対する電流I16の相対誤差、次に電流I8に対して電
流I16＋I17の相対誤差と順次相対誤差を求めて行
く。この時電流I8の誤差は上位電流源の誤差検出
によつて既に誤差が求められている。
まず、電流I8に対して電流I16の誤差を求める手
順について述べる。第８図Ａにその時の各タイミ
ングとコード設定状態を示す。コードI22〜I29，
I9〜I15はすべてOFFである。T1のタイミングで
はコードIpfとI1〜I8、更にこれに被誤差検出コー
ドであるI16をONにする。第１ステツプでIpfの校
正が行われているために電流IpfとI1〜I8の加算値
はゼロである。T1のタイミングでの出力は電流
I16の値が出力される（第９図Ａ中のV11）。
次にT2のタイミングでは電流IpfとI1〜I7，I16が
加算され、アナログ出力端子１１には第９図Ａ中
のVb1が出力される。Va1は電流Ipf＋I1〜I8−I8の
出力電位レベルである。この電位レベルVb1は反
転増幅器２２によつて極性が反転されてV21とな
る。この時の△Ｖ＝V11−V21が相対誤差値の２
倍の値を示していることになり、高域通過フイル
ター２４の出力（第９図Ｂ）の△Ｖ／２が相対誤
差値となる。アナログ−デジタル変換回路２５は
タイミングT1，T2でのフイルター出力V11′，
V21′をそれぞれ検出しマイクロコンピユータ２６
へこれを送り、マイクロコンピユータ２６はこれ
より電流I16の誤差値を演算によつて求めその結
果を誤差記憶回路２９に記憶する。第９図Ｃは電
流I8とI16が正確に２：１になつている場合のアナ
グ出力端における電位を示しており、この場合に
は高域通過フイルター２４の出力は零電位となり
誤差値はゼロになる。
次に電流I17の誤差検出を行う。第８図Ｂにこ
のタイミングとビツトパターンを示す。この時検
出される電位の中には電流I16の値が含まれてい
るが、電流I16は既に誤差検出されているために
誤差値は既知であり、このため電流I17の誤差の
みを分離することができる。得られた誤差値は同
様に誤差記憶回路２９に記憶される。第８図Ｃは
電流I21の誤差を検出する際のタイミングとビツ
トパターンを示す。又、正の補正ビツトの電流源
２ａ，２ｂの電流Ia，Ibも上記中間ビツトの誤差
検出手順によつて求められる。
以上のようにしてデコードされた上位コードI1
〜I15（２進で４ビツト相当）と、中間ビツトI16〜
I21の誤差が検出され、全て誤差記憶回路２９に
記憶される。
次に誤差記憶回路２９に記憶されたデータから
補正データが作成され、補正データ記憶回路３１
に記憶されるまでの手順例を述べる。
補正データ記憶回路３１に記憶されるデータは
上位（MSB側）10ビツトのコード変換されたデ
ータと、これに対応した下位（LSB側）８ビツ
トの補正データ、正の補正ビツト（Ia）データと
である。こゝでの例はデジタル−アナログ変換部
１５における下位８ビツトの電流源は充分な直線
性を持ち誤差補正の必要がなく、補正データは上
位（MSB側）10ビツト分に対してのみ必要とさ
れる。
まず誤差検出動作によつて得られた上位10ビツ
ト（MSB側）の各誤差データから、誤差極性を
参照し、これが全て負の誤差となるようにデジタ
ル入力の上位10ビツトを変換する。このコードの
変換は正の誤差が発生しているコードを指定する
ようなデジタル入力があると、これより下位のコ
ードが選択され強制的に負の誤差が発生するよう
なコードの組合わせが求められ、補正データ記憶
回路３１に記憶される。例えば正の誤差が発生す
る場合はその入力中の上位10ビツト中の最下位ビ
ツトから１ビツト引算された10ビツトが記憶回路
３１に記憶される。この時得られた負の誤差値が
下位８ビツトデータ領域を越える場合にはこれを
アナログ的に補正する正の補正ビツト電流源2a
を指令するデータが同時につくられて記憶回路３
１に記憶される。このようにして上位10ビツトを
補正すべきデータは全て８ビツトデータ領域内と
なり、やはりこれも演算によつて求められて記憶
回路３１に記憶され、入力デジタル信号に対応し
た総合補正データとして通常動作時に参照され
る。こゝでの誤差は全て負極性となるよう工夫さ
れているためにアナログで補正するための補正ビ
ツト電流源の極性は全て正のみで済み回路構成上
も操作上も簡易なものとなる。また加算回路３２
は加算のみでよく、減算動作の必要がない。こゝ
では正の補正ビツト電流源だけで補正を行う例に
ついて述べたが、上位のコードの変換なしで正負
の補正ビツトを設けて操作することも可能であ
り、又誤差範囲が少ない場合には補正ビツト無し
で、即ち全ての補正をデジタル的に行なうことも
できる。
＜効果＞ デジタル−アナログ変換器の直線性誤差を±1/
２LSB以下にするには各電流源の相対誤差を±1/
２LSBより充分に小さくする必要があり、このこ
とはその各電流の絶対値を測定する場合は相対誤
差検出回路に広い検出ダイナミツクレンジを要求
することにある。しかしこの発明においては誤差
検出時に、狭いダイナミツクレンジを持つアナロ
グ−デジタル変換器２５を用いても等価的に広い
電圧範囲を検出するように工夫されているため結
果として高分解能で各電流源の誤差を検出でき
る。
以上のようにこの発明は低精度、簡易な誤差検
出部を用いることにより高分解能で誤差検出を行
い、この検出誤差に基づく較正により、温度係
数、経時変化等の点で特に優れた部品を使用せず
に、極めて高い直線性を有したデジタル−アナロ
グ変換器を実現できる利点がある。なお上記例で
はデジタル入力の中間ビツトと対応する電流も較
正したが、上位ビツトのみを較正してもよい。
【図面の簡単な説明】
第１図は従来のデジタルアナログ変換器を示す
ブロツク図、第２図はこの発明による較正機能付
きデジタルアナログ変換器を示すブロツク図、第
３図は入力デジタルコードと変換デジタルコード
との関係を示す図、第４図はオフセツト電流較正
時のタイミングに対するコードパターンの例を示
す図、第５図はオフセツト電流較正時のアナログ
出力及びその差分出力を示す波形図、第６図は上
位ビツト電流較正時のタイミングに対するコード
パターンの例を示す図、第７図は上位ビツト電流
較正時のアナログ出力及びその差分出力を示す波
形図、第８図は中間ビツト電流較正時のタイミン
グに対するコードパターンの例を示す図、第９図
は中間ビツト電流較正時のアナログ出力及びその
差分出力を示す波形図である。 １1〜1o+n……デジタル入力端子、２1〜２o+n…
…電流源、３1〜３o+n……電流スイツチ、２ａ，
２ｂ……補正用電流源、１１……出力端子、１２
……２進−10進変換回路、１５……デジタルアナ
ログ変換部、１６……誤差検出部、１７……コー
ド変換部、１８……デジタル制御部、１９……オ
フセツト電流源、２１，２３，２７……切換回
路、２２……反転増幅回路、２４……高域通過フ
イルタ、２５……アナログデジタル変換器、２６
……マイクロコンピユータ、２８……制御手順な
どの記憶回路、２９……誤差記憶回路、３１……
補正データ記憶回路、３２……加算回路。

Claims (1)

  1. 【特許請求の範囲】 １ ほぼ等しい第１の出力をだす複数の電源から
    なる第１の電源列と、 前記第１の出力と同極性でほぼ半分の出力とい
    うように、ほぼ1/2ずつ低い値の出力をだす複数
    の電源よりなる第２の電源列と、 前記第１の電源列の電源及び前記第２の電源列
    の電源の各々の出力を断続するスイツチと、 前記第１の電源列の電源と逆極性のオフセツト
    用電源と、 前記スイツチの出力と前記オフセツト用電源の
    出力とを加えてアナログ出力を得る加算回路と、 デジタル入力に対して前記第１の電源列の電源
    及び第２の電源例の電源が持つ誤差を補正したデ
    ジタル出力を出力する補正データ記憶回路と、 前記補正したデジタル出力に応じて前記スイツ
    チを開閉する第１の手段と、 前記デジタル入力を断ち、前記スイツチの各々
    の開閉状態を制御し、前記オフセツト用電源の出
    力を制御する第２の手段と、 前記加算回路の出力及び前記加算回路の出力の
    極性を反転させた出力を入力とし、前記加算回路
    の出力、前記加算回路の出力の極性を反転させた
    出力、または、零出力のいずれかを選択的に出力
    する第１の回路と、 前記第１の回路の出力を入力とする高域通過フ
    イルタと、前記高域通過フイルタの出力を入力と
    するアナログ・デイジタル変換器と、 前記オフセツト用電源の出力及び前記第１の電
    源列の所定の電源の出力を前記加算回路に入力す
    るとともに、前記第１の回路から前記加算回路の
    出力を出力させ、ついで所定の時間経過後に前記
    第１の回路から零出力を出力させ前記アナログ・
    デイジタル変換器の出力が零となるように前記オ
    フセツト用電源を補正する第３の手段と、 前記オフセツト用電源の出力を前記加算回路に
    入力した状態で、前記第１の電源列の電源の出力
    に誤差がないとしたときの前記第１の電源列の電
    源に接続されたスイツチのうちの１つの第１のス
    イツチが開の状態における前記加算回路のアナロ
    グ出力と閉の状態における前記加算回路のアナロ
    グ出力がほぼ零に等しくなるように、前記第１の
    電源列の電源に接続された他のスイツチの開閉状
    態を選択し、前記第１のスイツチを一方の状態に
    して前記第１の回路から前記加算回路の出力を出
    力させ、ついで所定の時間経過後に前記第１のス
    イツチを他方の状態にして前記第１の回路から前
    記加算回路の出力を出力させる第４の手段と、 前記第４の手段における第１のスイツチを他の
    スイツチに変更して、前記第４の手段の機能を順
    次実行させる第５の手段と、 前記オフセツト用電源の出力を前記加算回路に
    入力した状態で、前記第１の電源列の電源及び前
    記第２の電源列の電源の出力に誤差がないとした
    ときの前記スイツチのうちの特定のスイツチが閉
    の状態における前記加算回路のアナログ出力と開
    の状態における前記加算回路のアナログ出力の極
    性を反転させた出力とがほぼ等しくかつその値が
    前記第１の電源列の１つの電源の出力より小さく
    なるように、前記特定のスイツチ以外の前記スイ
    ツチの開閉状態の組合せを選択し、前記特定のス
    イツチを一方の状態にして前記第１の回路から前
    記加算回路の出力を出力させ、ついで所定の時間
    経過後、前記特定のスイツチを他方の状態にして
    前記第１の回路から前記加算回路の出力の極性を
    反転させた出力を出力させる第６の手段と、 前記第６の手段における特定のスイツチ以外の
    スイツチの開閉状態の組合せを変更して、前記第
    ６の手段の機能を順次実行させる第７の手段と、 前記アナログ・デイジタル変換器の出力を利用
    して、前記第１の電源列の電源の内の一つの電源
    の出力を基準にして他の前記第１の電源列の電源
    及び第２の電源列の電源の出力の誤差を得る第８
    の手段と、 所定のデジタル値に対して前記第１の電源列の
    電源及び第２の電源列の電源が持つ誤差を補正す
    るデジタル出力値を作製して前記補正データ記憶
    回路に書き込む第９の手段を有することを特徴と
    する較正機能付きデジタルアナログ変換器。
JP57064166A 1982-04-16 1982-04-16 較正機能付きデジタルアナログ変換器 Granted JPS58181323A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57064166A JPS58181323A (ja) 1982-04-16 1982-04-16 較正機能付きデジタルアナログ変換器
EP83103675A EP0092202B1 (en) 1982-04-16 1983-04-15 Digital-to-analog converting apparatus equipped with calibrating function
DE8383103675T DE3381103D1 (de) 1982-04-16 1983-04-15 Digital-analog umwandlungsgeraet ausgeruestet mit eichungsfunktion.
US07/022,483 US4835535A (en) 1982-04-16 1987-03-06 Digital-to-analog converting apparatus equipped with calibrating function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57064166A JPS58181323A (ja) 1982-04-16 1982-04-16 較正機能付きデジタルアナログ変換器

Publications (2)

Publication Number Publication Date
JPS58181323A JPS58181323A (ja) 1983-10-24
JPH0454408B2 true JPH0454408B2 (ja) 1992-08-31

Family

ID=13250198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57064166A Granted JPS58181323A (ja) 1982-04-16 1982-04-16 較正機能付きデジタルアナログ変換器

Country Status (4)

Country Link
US (1) US4835535A (ja)
EP (1) EP0092202B1 (ja)
JP (1) JPS58181323A (ja)
DE (1) DE3381103D1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01180119A (ja) * 1988-01-12 1989-07-18 Yokogawa Electric Corp Ｄ／ａ変換装置
US4958155A (en) * 1989-01-31 1990-09-18 Zdzislaw Gulczynski Ultra fast digital-to-analog converter with independent bit current source calibration
US5153592A (en) * 1991-04-30 1992-10-06 Texas Instruments Incorporated 16 bit error-correcting digital-to-analog converter
US5182558A (en) * 1991-10-25 1993-01-26 Halliburton Geophysical Services, Inc. System for generating correction signals for use in forming low distortion analog signals
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
JPH07131347A (ja) * 1993-11-04 1995-05-19 Mitsubishi Electric Corp Ａ／ｄ変換器テスト回路及びｄ／ａ変換器テスト回路
US5446455A (en) * 1993-12-02 1995-08-29 Motorola Inc. Auto-calibrated current-mode digital-to-analog converter and method therefor
DE4408181A1 (de) * 1994-03-11 1995-09-14 Ant Nachrichtentech Verfahren zur Linearisierung von Unstetigkeiten in der Übertragungskennlinie eines D/A-Wandlers sowie Anordnung und Anwendung
US5583501A (en) * 1994-08-24 1996-12-10 Crystal Semiconductor Corporation Digital-to-analog converter with digital linearity correction
US5594439A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics
US5594612A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
US5894280A (en) * 1997-02-05 1999-04-13 Vlsi Technology, Inc. Digital to analog converter offset autocalibration system in a digital synthesizer integrated circuit
US6281827B1 (en) * 1999-04-22 2001-08-28 Onemore Inc. Method of converting digital signal to analog signal
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US7342681B2 (en) * 2001-07-13 2008-03-11 Transpacific Ip, Ltd High-speed calibration method and system for an image-capture apparatus
US7068193B2 (en) * 2002-09-26 2006-06-27 Analog Devices, Inc. Integrated digital calibration circuit and digital to analog converter (DAC)
TWI261444B (en) * 2004-10-08 2006-09-01 Mediatek Inc DC offset calibration apparatus
US7541953B2 (en) * 2005-12-23 2009-06-02 Alcatel-Lucent Usa Inc. Self-calibrating current source arrays
EP1985104A2 (en) 2006-02-14 2008-10-29 Casio Computer Co., Ltd. Server apparatuses, server control programs, and client apparatuses in a computer system
WO2012009133A1 (en) * 2010-07-15 2012-01-19 Analog Devices, Inc. Programmable linearity correction circuit for digital-to-analog converter
KR101282313B1 (ko) 2011-06-14 2013-07-04 김영기 착즙기
JP2013021599A (ja) 2011-07-13 2013-01-31 Renesas Electronics Corp データ処理システム
US8659457B2 (en) * 2012-03-06 2014-02-25 Xw, Llc. Self-compensating digital-to-analog converter and methods of calibration and operation thereof
US9203426B2 (en) * 2014-04-07 2015-12-01 Analog Devices Global Estimation of digital-to-analog converter static mismatch errors
US9762256B2 (en) * 2015-04-16 2017-09-12 Maxlinear, Inc. Digital-to-analog converter (DAC) with enhanced dynamic element matching (DEM) and calibration
TWI632778B (zh) * 2017-04-24 2018-08-11 瑞昱半導體股份有限公司 數位類比轉換器及其執行方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55100744A (en) * 1979-01-29 1980-07-31 Hitachi Ltd Da converter with correction circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217147A (en) * 1961-11-28 1965-11-09 Bell Telephone Labor Inc Cumulative type decoder
US4318085A (en) * 1978-06-01 1982-03-02 The Bendix Corporation Method and apparatus for conversion of signal information between analog and digital forms
US4336526A (en) * 1978-08-04 1982-06-22 Intersil, Inc. Successive approximation analog-to-digital converter using non-binary series
US4222107A (en) * 1979-01-22 1980-09-09 Burr-Brown Research Corporation Method and apparatus for automatically calibrating a digital to analog converter
US4272760A (en) * 1979-04-10 1981-06-09 Burr-Brown Research Corporation Self-calibrating digital to analog conversion system and method
US4338592A (en) * 1980-02-11 1982-07-06 Hybrid Systems Corporation High accuracy digital-to-analog converter and transient elimination system thereof
JPS56153832A (en) * 1980-04-30 1981-11-28 Nec Corp Digital to analog converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55100744A (en) * 1979-01-29 1980-07-31 Hitachi Ltd Da converter with correction circuit

Also Published As

Publication number Publication date
EP0092202B1 (en) 1990-01-10
JPS58181323A (ja) 1983-10-24
EP0092202A2 (en) 1983-10-26
EP0092202A3 (en) 1987-01-07
DE3381103D1 (de) 1990-02-15
US4835535A (en) 1989-05-30

Similar Documents

Publication Publication Date Title
JPH0454408B2 (ja)
US9991900B1 (en) Digital to analog (DAC) converter with current calibration
US6897794B2 (en) All-analog calibration of sting-DAC linearity: application to high voltage processes
US6191715B1 (en) System for calibration of a digital-to-analog converter
US4896155A (en) Method and apparatus for self-calibration of subranging A/D converter
JPH0254623A (ja) 多段アナログ・デジタル変換器
US4947172A (en) Digital-to-analog conversion circuit
WO1992000630A1 (en) A/d or d/a converter, a/d and d/a converter system and a calibration method thereof
US20020126033A1 (en) Analog/digital or digital/analog converter
US4857931A (en) Dual flash analog-to-digital converter
US4967197A (en) Error correction system for digital to analog converters
US5173698A (en) Flash analog-to-digital converter with integrating input stage
US20060109156A1 (en) Trimming resistance ladders in analog-digital converters
WO2004030031A9 (en) Integrated digital calibration circuit and digital to analog converter (dac)
JP4097796B2 (ja) Ｄａコンバータ及びそのｄａコンバータを用いた逐次比較型ａｄコンバータ
US4369432A (en) Auto-calibrated D-A converter
EP1872478B1 (en) Improved trim circuits and methodologies for data converters
US11038517B1 (en) Multiplying digital-to-analog converter (MDAC) with nonlinear calibration
JPS6161577B2 (ja)
US5041832A (en) Dual flash analog-to-digital converter
JP4746792B2 (ja) Ａ／ｄ変換装置
JPH0526372B2 (ja)
JPS5913418A (ja) 信号処理装置
JPS58117723A (ja) Ｄａ変換装置
US11757463B2 (en) Self-calibration of reference voltage drop in digital to analog converter