JPS5913418A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS5913418A JPS5913418A JP12117182A JP12117182A JPS5913418A JP S5913418 A JPS5913418 A JP S5913418A JP 12117182 A JP12117182 A JP 12117182A JP 12117182 A JP12117182 A JP 12117182A JP S5913418 A JPS5913418 A JP S5913418A
- Authority
- JP
- Japan
- Prior art keywords
- dac
- digital
- input
- adc
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入力レンジを拡大する信号処理装置に係υ、特
に単調性を保つことQできる入力レンジを拡大する信号
処理装置に関する。
に単調性を保つことQできる入力レンジを拡大する信号
処理装置に関する。
従来の入力レンジを拡大する信号処理装置は、Elec
tronムc ])esIgn 20. Septem
ber 27゜1978のp68〜76に開示されてい
るように、デジタル・アナログ変換器の最小ピットLS
Bを正確に’Fナログ・デジタル変換器のフルスケール
に一致させる必要があった。このため、デジタル・アナ
ログ変換器を構成する抵抗に高精度を必要とし、高価で
あるとともに、LSI化が困難であるというような欠点
があった。
tronムc ])esIgn 20. Septem
ber 27゜1978のp68〜76に開示されてい
るように、デジタル・アナログ変換器の最小ピットLS
Bを正確に’Fナログ・デジタル変換器のフルスケール
に一致させる必要があった。このため、デジタル・アナ
ログ変換器を構成する抵抗に高精度を必要とし、高価で
あるとともに、LSI化が困難であるというような欠点
があった。
本発明の目的は、高精度の抵抗を用いないで入力レンジ
を拡大することのできる信号処理装置を提供することに
ある。
を拡大することのできる信号処理装置を提供することに
ある。
本発明は、デジタル・アナログ変換器のバラツキをマイ
クロコンピュータによって補正することによシデジタル
・アナログ変換器を構成する抵抗に高精度の抵抗を用い
ないで入力レンジを拡大しようというものである。
クロコンピュータによって補正することによシデジタル
・アナログ変換器を構成する抵抗に高精度の抵抗を用い
ないで入力レンジを拡大しようというものである。
以F1本発明の実施例について説明する。
第1図には、本発明に係る信号処理装置の一実施例が示
されている。
されている。
図において、信号処理装置は、デジタル・アナログ変換
□器(以下、DACと称する)50、差動増幅器6、ア
ナログ・デジタル変換器(以下、ADCと称する)7、
マイクロコンピュータシステム(以下、Mcsと称する
)8よ多構成されている。前記DAC’50は2ビツト
構成の例で示されている。このDAC50は抵抗11〜
14で構成される分圧器、基準電源10.分圧点を選択
するスイッチ5で構成されている。スイッチ5はMC8
8からのデジタル信号20.21のアドレス状態によF
Jsl〜s4のいずれか1つがセレクトされてON状態
となる。また、差動増幅器6は入力信号3oとDAC5
0の出力との差を出方するものであシ、差動増@器6か
らの出力はADC7に入力されている。
□器(以下、DACと称する)50、差動増幅器6、ア
ナログ・デジタル変換器(以下、ADCと称する)7、
マイクロコンピュータシステム(以下、Mcsと称する
)8よ多構成されている。前記DAC’50は2ビツト
構成の例で示されている。このDAC50は抵抗11〜
14で構成される分圧器、基準電源10.分圧点を選択
するスイッチ5で構成されている。スイッチ5はMC8
8からのデジタル信号20.21のアドレス状態によF
Jsl〜s4のいずれか1つがセレクトされてON状態
となる。また、差動増幅器6は入力信号3oとDAC5
0の出力との差を出方するものであシ、差動増@器6か
らの出力はADC7に入力されている。
この構成によ、D、ADC50で得られるデジタル:j
t DADCは次式となる。
t DADCは次式となる。
DAna=K(Vni VDAC) ””(1)
ここで、K:変換係数 VrN:入力電圧 Vnhc: D A Cの出力電圧 ここで、入力電圧VINを全てデジタル量に変換するた
めKはADC7のフルスケールを全てのDAC50の入
力デジタル量に対して次式の条件が必要である。
ここで、K:変換係数 VrN:入力電圧 Vnhc: D A Cの出力電圧 ここで、入力電圧VINを全てデジタル量に変換するた
めKはADC7のフルスケールを全てのDAC50の入
力デジタル量に対して次式の条件が必要である。
ADCのフルスクール≧DACのI LSB 川・
・・(2)この結果、DAC50の出力電圧VDACを
前記MC8Bで制御すればADC7の入力をフルスケー
ル内で、基準電源1oの電圧VRHF以下の入力電圧V
ncをADC7でデジタル量に変換できる。
・・(2)この結果、DAC50の出力電圧VDACを
前記MC8Bで制御すればADC7の入力をフルスケー
ル内で、基準電源1oの電圧VRHF以下の入力電圧V
ncをADC7でデジタル量に変換できる。
この結果は、容易KMC88に取シ込むことができる。
以上の結果、入力レンジは最大、DAC50の出力状態
のとシうる数だけ拡大できる。例えば、第1図に示すよ
うに、DACが2b目の場合は4倍の入力レンジを拡大
できる。
のとシうる数だけ拡大できる。例えば、第1図に示すよ
うに、DACが2b目の場合は4倍の入力レンジを拡大
できる。
次に、ADCの出力データの信号処理方法について説明
する。
する。
入力電圧Vtptのデジタル量に’VxNハ(1)式よ
シ次式となる。
シ次式となる。
K−VtN”Dtac十に−Vnac ”・明”(3
)これよシ、入力電圧Vxwのデジタル量に’Vtwを
求めるためにはDACの出力電圧Vl)All!のデジ
タル量に’VDACが必要であることが分る。このK・
VDACが補正項であり、DACの出力状態の数だけの
データが必要である。
)これよシ、入力電圧Vxwのデジタル量に’Vtwを
求めるためにはDACの出力電圧Vl)All!のデジ
タル量に’VDACが必要であることが分る。このK・
VDACが補正項であり、DACの出力状態の数だけの
データが必要である。
第2図には補正データを求めるフローチャートが示され
ている。すなわち、ステップ100において、ADC7
の出力値DAD ctの取込みを行なう。
ている。すなわち、ステップ100において、ADC7
の出力値DAD ctの取込みを行なう。
次にステップ1゛01において、取込んだ値DADCI
がADC7のフルスケールFSと、このフルスケールF
Sから抵抗の最大バラツキεを差し引いた値の間にある
か否かを判定する。このステップ101において DAI)CI≧FB−ε ・・・・・・・・・・・
・川(4)を満足しないときは、ステップ102におい
て、差動増幅器6からの出力すなわち、ADC7の入力
′電圧を増加する。また、ステップ101において前記
(4)式を満足していると判定するとステップ103に
おいてDAC50の状態DDACを+1する。すなわち
、スイッチ5の例えばS2から83に抵抗値の切換をや
る。次にステップ104において、スイッチ5の切換後
のADC7の出力値DAnczの取込みを行なう。この
DADceの取込みが行われるとステップ105におい
て、DAC50の補正データC(DDAC)の計算を C(DDAC) =DAoH+C(DnAc−t )
DADC!・・・・・・・・・・・・・・・(5)よ
シ求める。
がADC7のフルスケールFSと、このフルスケールF
Sから抵抗の最大バラツキεを差し引いた値の間にある
か否かを判定する。このステップ101において DAI)CI≧FB−ε ・・・・・・・・・・・
・川(4)を満足しないときは、ステップ102におい
て、差動増幅器6からの出力すなわち、ADC7の入力
′電圧を増加する。また、ステップ101において前記
(4)式を満足していると判定するとステップ103に
おいてDAC50の状態DDACを+1する。すなわち
、スイッチ5の例えばS2から83に抵抗値の切換をや
る。次にステップ104において、スイッチ5の切換後
のADC7の出力値DAnczの取込みを行なう。この
DADceの取込みが行われるとステップ105におい
て、DAC50の補正データC(DDAC)の計算を C(DDAC) =DAoH+C(DnAc−t )
DADC!・・・・・・・・・・・・・・・(5)よ
シ求める。
次に、ステップ106において全てのDAC50の出力
状態の補正データが得られたかを判定する。
状態の補正データが得られたかを判定する。
第3図にはDAC50の補正計算を行うフローチャート
が示されている。すなわち、ステップ200において、
ADC7の出力値DADCノ取込を行ない、ステップ2
01において、この取込れた値DA o cO値がオー
バースケール(O8)か否かの判定を行なう。このステ
ップ201において、O8であると判定するとステップ
202において、取込値DADOがDoAcm**
に等しいかそれとも大きいかを判定し、大きくないと判
定するとステップ203においてDoacを1−1、す
なわち、DAC50の切換を行なう。
が示されている。すなわち、ステップ200において、
ADC7の出力値DADCノ取込を行ない、ステップ2
01において、この取込れた値DA o cO値がオー
バースケール(O8)か否かの判定を行なう。このステ
ップ201において、O8であると判定するとステップ
202において、取込値DADOがDoAcm**
に等しいかそれとも大きいかを判定し、大きくないと判
定するとステップ203においてDoacを1−1、す
なわち、DAC50の切換を行なう。
また、ステップ201においてオーバースヶ一ルでない
と判定すると、ステップ2o46ておいて、アンダース
ケールUSか否かを判定する。このステップ204にお
いてUSであると判定すると、ステップ205において
、DDAcの値が最小であるか否かを判定する。このス
テップ205においてDnaaO値が最小でないと判定
するとステップ206においてDDACの値を−1、す
なわち、DAC50の抵抗値を下げる。
と判定すると、ステップ2o46ておいて、アンダース
ケールUSか否かを判定する。このステップ204にお
いてUSであると判定すると、ステップ205において
、DDAcの値が最小であるか否かを判定する。このス
テップ205においてDnaaO値が最小でないと判定
するとステップ206においてDDACの値を−1、す
なわち、DAC50の抵抗値を下げる。
また、ステップ204において、USでないと判定する
とステップ207において、DAC5゜の補正#Jr算
を DATA=DADc+C(DDAe) +++++
m+1(6)の式に基づいて行なう。
とステップ207において、DAC5゜の補正#Jr算
を DATA=DADc+C(DDAe) +++++
m+1(6)の式に基づいて行なう。
したがって、本実施例によれば、DA、Cにょシ入カレ
ンジを拡大し、DACの出力をMC8で補正できるので
、DACを構成する抵抗に高精度を必要としない効果が
ある。更に、これにょシ、安価とな、D、LSI化が可
能となる効果がある。
ンジを拡大し、DACの出力をMC8で補正できるので
、DACを構成する抵抗に高精度を必要としない効果が
ある。更に、これにょシ、安価とな、D、LSI化が可
能となる効果がある。
第4図には、本発明の他の実施例が示されている。
本実施例が、第1図図示実施例と異なる点は、DACの
構成の点である。すなわち、DAC51は3ビツト構成
で示されている。このDAC51は圧力、歪、温度等、
物理量によって抵抗値が変化するセンサl〜4、前記セ
ンサ1,2と抵抗15で構成する分圧器、前記センサ3
,4と抵抗11〜14で構成する分圧器、基準電源10
、分圧点を選択するスイッチ5,35で構成している。
構成の点である。すなわち、DAC51は3ビツト構成
で示されている。このDAC51は圧力、歪、温度等、
物理量によって抵抗値が変化するセンサl〜4、前記セ
ンサ1,2と抵抗15で構成する分圧器、前記センサ3
,4と抵抗11〜14で構成する分圧器、基準電源10
、分圧点を選択するスイッチ5,35で構成している。
前記センサ1,3及び2.4のある物理量に対する抵抗
変化の極性はそれぞれが等しく、互いに逆方向とする。
変化の極性はそれぞれが等しく、互いに逆方向とする。
又、前記抵抗15の値及び前記抵抗11〜14の和の値
は測定する最大物理量のときのブリッジ出力電圧値と、
抵抗端の電圧降下が等しくなるよう選ぶ。前記スイッチ
5はMC88からのデジタル[6号20.21の状態に
よって81〜S4の接点のいずれか1つがON状態とな
る。
は測定する最大物理量のときのブリッジ出力電圧値と、
抵抗端の電圧降下が等しくなるよう選ぶ。前記スイッチ
5はMC88からのデジタル[6号20.21の状態に
よって81〜S4の接点のいずれか1つがON状態とな
る。
これによシ、ブリッジ出力にデスクリートな電圧差を加
えることができる。一方、スイッチ35はMC88から
デジタル信号22の状態によって86+86の接点のい
ずれかがON状態となる。
えることができる。一方、スイッチ35はMC88から
デジタル信号22の状態によって86+86の接点のい
ずれかがON状態となる。
これにより、ブリッジ出力にフルスケール相当の電圧差
を発生することができる。これは、負のブリッジ出力の
測定時に使用される。
を発生することができる。これは、負のブリッジ出力の
測定時に使用される。
以上の構成によ、9、MC8からのデジタル信号でブリ
ッジ出力に電圧差を加え、その結果を差動増幅器6で増
幅し、ADC7によりデジタル量に変換することができ
る。変換したデジタル量は本発明の一実施例と同様にし
て、MC88でブリッジ出力に対して単調性のあるデジ
タル量に信号処理することができる。
ッジ出力に電圧差を加え、その結果を差動増幅器6で増
幅し、ADC7によりデジタル量に変換することができ
る。変換したデジタル量は本発明の一実施例と同様にし
て、MC88でブリッジ出力に対して単調性のあるデジ
タル量に信号処理することができる。
したがって、本実施例によれば、ブリッジ内に抵抗によ
る分圧器を配置できるので、本発明の一実施例の効果と
ブリッジ出力を高精度にデジタル信号変換できる効果が
ある。
る分圧器を配置できるので、本発明の一実施例の効果と
ブリッジ出力を高精度にデジタル信号変換できる効果が
ある。
以上説明したように、本発明によれば、高精度の抵抗を
用いないで入力レンジを拡大することができる。
用いないで入力レンジを拡大することができる。
第゛1図は本発明の一実施例を示す図、第2図はデジタ
ル・アナログ変換器の補正データを得る70−を示す図
、第3図はデジタル・アナログ変換器の補正計算を行な
うフローを示す図、第4図は本発明の他の実施例を示す
図である。
ル・アナログ変換器の補正データを得る70−を示す図
、第3図はデジタル・アナログ変換器の補正計算を行な
うフローを示す図、第4図は本発明の他の実施例を示す
図である。
Claims (1)
- 1、入力アナログ信号とデジタル・アナログ変換器出力
の差をアナログ・ナニジタル変換器に入力して前記入力
アナログ信号をデジタル信号に変換する信号処理装置に
おいて、上記デジタル・アナログ変換器の最小ビットを
上記アナログ・デジタル変換器のフルスケールと等しい
か又は小さくすると共に前記デジタル・アナログ変換器
の特性のノ(ラツキヲマイクロコンピュータによって補
正することにより入力レンジを拡大するようにしたこと
を特徴とする信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12117182A JPS5913418A (ja) | 1982-07-14 | 1982-07-14 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12117182A JPS5913418A (ja) | 1982-07-14 | 1982-07-14 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5913418A true JPS5913418A (ja) | 1984-01-24 |
Family
ID=14804598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12117182A Pending JPS5913418A (ja) | 1982-07-14 | 1982-07-14 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5913418A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6118662A (ja) * | 1984-07-06 | 1986-01-27 | Kataoka Kikai Seisakusho:Kk | シート巻取機 |
US4693431A (en) * | 1985-12-31 | 1987-09-15 | Hiroshi Kataoka | Winding shaft for sheet rewinder |
JPH03276921A (ja) * | 1990-03-27 | 1991-12-09 | Matsushita Electric Works Ltd | 基準電圧調整回路 |
JPH07312553A (ja) * | 1994-05-19 | 1995-11-28 | Nec Corp | A/d変換回路 |
JP2007008486A (ja) * | 2005-06-28 | 2007-01-18 | Yoshino Kogyosho Co Ltd | 合成樹脂製ボトル型容器 |
US8915403B2 (en) | 2009-12-09 | 2014-12-23 | Kao Corporation | Fixed-amount discharge squeeze container |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49111571A (ja) * | 1973-02-22 | 1974-10-24 | ||
JPS52135657A (en) * | 1976-05-10 | 1977-11-12 | Iwatsu Electric Co Ltd | A/d converter |
JPS55100742A (en) * | 1979-01-29 | 1980-07-31 | Advantest Corp | Analog-to-digital converter |
-
1982
- 1982-07-14 JP JP12117182A patent/JPS5913418A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49111571A (ja) * | 1973-02-22 | 1974-10-24 | ||
JPS52135657A (en) * | 1976-05-10 | 1977-11-12 | Iwatsu Electric Co Ltd | A/d converter |
JPS55100742A (en) * | 1979-01-29 | 1980-07-31 | Advantest Corp | Analog-to-digital converter |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6118662A (ja) * | 1984-07-06 | 1986-01-27 | Kataoka Kikai Seisakusho:Kk | シート巻取機 |
JPH0230981B2 (ja) * | 1984-07-06 | 1990-07-10 | Kataoka Kikai Seisakusho Kk | |
US4693431A (en) * | 1985-12-31 | 1987-09-15 | Hiroshi Kataoka | Winding shaft for sheet rewinder |
JPH03276921A (ja) * | 1990-03-27 | 1991-12-09 | Matsushita Electric Works Ltd | 基準電圧調整回路 |
JPH07312553A (ja) * | 1994-05-19 | 1995-11-28 | Nec Corp | A/d変換回路 |
JP2007008486A (ja) * | 2005-06-28 | 2007-01-18 | Yoshino Kogyosho Co Ltd | 合成樹脂製ボトル型容器 |
US8915403B2 (en) | 2009-12-09 | 2014-12-23 | Kao Corporation | Fixed-amount discharge squeeze container |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4222107A (en) | Method and apparatus for automatically calibrating a digital to analog converter | |
US6288664B1 (en) | Autoranging analog to digital conversion circuitry | |
US4970514A (en) | Calibration method for redundant A/D and D/A converters with a weighted network | |
US20080043810A1 (en) | Temperature sensor providing a temperature signal in digital form | |
CN205179023U (zh) | 一种sar-a/d变换器 | |
JPS5873231A (ja) | Ad変換装置 | |
TWI462489B (zh) | 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法 | |
JPS5913418A (ja) | 信号処理装置 | |
KR20180032710A (ko) | 하이브리드 칩 내장형 cmos 온도 센서 및 이의 온도 측정 방법 | |
CN108426648B (zh) | Cmos温度测量电路 | |
Jovanović et al. | NTC thermistor nonlinearity compensation using Wheatstone bridge and novel dual-stage single-flash piecewise-linear ADC | |
JPH0262123A (ja) | 直並列型a/d変換器 | |
JP3953592B2 (ja) | ロードセルのスパン温度補償装置 | |
JP2000068830A (ja) | Daコンバータ及びそのdaコンバータを用いた逐次比較型adコンバータ | |
Lukić et al. | A compact and cost-effective linearization circuit used for angular position sensors | |
CN115931178A (zh) | 一种基于bjt的智能温度传感器的校正方法 | |
JPS62218813A (ja) | 圧力検出装置 | |
US20210203339A1 (en) | Multiplying digital-to-analog converter (mdac) with nonlinear calibration | |
US20200252073A1 (en) | TECHNIQUES TO IMPROVE LINEARITY OF R-2R LADDER DIGITAL-TO-ANALOG CONVERTERS (DACs) | |
JPH06334523A (ja) | アナログ−ディジタル変換装置 | |
JPH0338779B2 (ja) | ||
CN112781743B (zh) | 一种应用于SoC的CMOS温度传感器电路及其工作方法 | |
Schagin et al. | Method for Correcting the Non-linear of Sensors in Medical Equipment | |
JPS58117723A (ja) | Da変換装置 | |
JP3351167B2 (ja) | バッテリ電圧測定装置 |