JPH06334523A - アナログ−ディジタル変換装置 - Google Patents
アナログ−ディジタル変換装置Info
- Publication number
- JPH06334523A JPH06334523A JP11867593A JP11867593A JPH06334523A JP H06334523 A JPH06334523 A JP H06334523A JP 11867593 A JP11867593 A JP 11867593A JP 11867593 A JP11867593 A JP 11867593A JP H06334523 A JPH06334523 A JP H06334523A
- Authority
- JP
- Japan
- Prior art keywords
- range
- conversion
- signal
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 高分解能が必要で、かつ、変換速度が比較的
ゆるやかなアナログ−ディジタル変換を行なうアナログ
−ディジタル変換装置に関し、簡単な構成で、安価に高
分解能が得られるアナログ−ディジタル変換装置を提供
することを目的とする。 【構成】 差動増幅器３により入力アナログ信号と変換
レンジに応じた基準信号との差分を得これをＡ／Ｄ変換
器４によりディジタル信号に変換し、制御装置５に供給
する。制御装置５によりその差分に応じたディジタル信
号に応じて基準信号を制御すると共にディジタル信号と
変換レンジとに応じて出力ディジタル信号を生成する。
ゆるやかなアナログ−ディジタル変換を行なうアナログ
−ディジタル変換装置に関し、簡単な構成で、安価に高
分解能が得られるアナログ−ディジタル変換装置を提供
することを目的とする。 【構成】 差動増幅器３により入力アナログ信号と変換
レンジに応じた基準信号との差分を得これをＡ／Ｄ変換
器４によりディジタル信号に変換し、制御装置５に供給
する。制御装置５によりその差分に応じたディジタル信
号に応じて基準信号を制御すると共にディジタル信号と
変換レンジとに応じて出力ディジタル信号を生成する。
Description
【０００１】
【産業上の利用分野】本発明はアナログ−ディジタル変
換装置に係り、特に、高分解能が必要で、かつ、変換速
度が比較的ゆるやかなアナログ−ディジタル変換を行な
うアナログ−ディジタル変換装置に関する。
換装置に係り、特に、高分解能が必要で、かつ、変換速
度が比較的ゆるやかなアナログ−ディジタル変換を行な
うアナログ−ディジタル変換装置に関する。
【０００２】
【従来の技術】気圧に応じて高度を計測する高度計が各
方面で用いられている。このような高度計にはマイクロ
コンピュータ等が用いられており、圧力センサにより得
た気圧に応じたアナログ信号はディジタル信号に変換さ
れた後にディジタル処理される。
方面で用いられている。このような高度計にはマイクロ
コンピュータ等が用いられており、圧力センサにより得
た気圧に応じたアナログ信号はディジタル信号に変換さ
れた後にディジタル処理される。
【０００３】このような高度計で正確な高度を知るため
には気圧の分解能を向上させる必要がある。このため、
気圧に応じたアナログ信号をディジタル信号に変換する
アナログ−ディジタル変換回路を高分解能での変換が行
なえる様に回路やＣＰＵで構成する必要があった。
には気圧の分解能を向上させる必要がある。このため、
気圧に応じたアナログ信号をディジタル信号に変換する
アナログ−ディジタル変換回路を高分解能での変換が行
なえる様に回路やＣＰＵで構成する必要があった。
【０００４】図４に従来の一例のブロック図を示す。端
子Ｔ1 は入力端子で、例えば、気圧センサより気圧に応
じたアナログ信号が供給される。
子Ｔ1 は入力端子で、例えば、気圧センサより気圧に応
じたアナログ信号が供給される。
【０００５】端子Ｔ1 に供給されたアナログ信号は例え
ば、８ビットのアナログ−ディジタル（Ａ／Ｄ）変換器
１に供給される。アナログ−ディジタル変換器１は供給
されたアナログ信号を８ビットのディジタル信号に変換
してＣＰＵ（中央処理装置）２に供給する。
ば、８ビットのアナログ−ディジタル（Ａ／Ｄ）変換器
１に供給される。アナログ−ディジタル変換器１は供給
されたアナログ信号を８ビットのディジタル信号に変換
してＣＰＵ（中央処理装置）２に供給する。
【０００６】ＣＰＵ２では供給された８ビットのディジ
タル信号を処理して例えば高度等を求める。
タル信号を処理して例えば高度等を求める。
【０００７】このように、従来のＡ／Ｄ変換器１では入
力されたアナログ信号をそのまま、ディジタル信号に変
換して出力していた。
力されたアナログ信号をそのまま、ディジタル信号に変
換して出力していた。
【０００８】このため、Ａ／Ｄ変換器１の分解能に応じ
た分解能でアナログ信号がディジタル信号に変換されて
いた。
た分解能でアナログ信号がディジタル信号に変換されて
いた。
【０００９】
【発明が解決しようとする課題】しかるに、従来のアナ
ログ−ディジタル変換装置ではその装置の分解能に応じ
た性能しか得られず、もっと高分解能での変換を行なう
場合には高分解能Ａ／ＤコンバータＩＣを使用するか、
高精度の回路でＡ／Ｄコンバータを構成しなければなら
ない為、回路コストが高くなってしまい、また、高分解
能Ａ／ＤコンバータＩＣなどを用いた場合、そのＡ／Ｄ
コンバータＩＣがＮビットのディジタル信号を出力する
とすると２N の分解能を有することになり、必要とする
分解能がこれより大幅に異なると、不必要に分解能が細
かくなりすぎてしまう等の問題点があった。
ログ−ディジタル変換装置ではその装置の分解能に応じ
た性能しか得られず、もっと高分解能での変換を行なう
場合には高分解能Ａ／ＤコンバータＩＣを使用するか、
高精度の回路でＡ／Ｄコンバータを構成しなければなら
ない為、回路コストが高くなってしまい、また、高分解
能Ａ／ＤコンバータＩＣなどを用いた場合、そのＡ／Ｄ
コンバータＩＣがＮビットのディジタル信号を出力する
とすると２N の分解能を有することになり、必要とする
分解能がこれより大幅に異なると、不必要に分解能が細
かくなりすぎてしまう等の問題点があった。
【００１０】本発明は上記の点に鑑みてなされたもの
で、簡単な構成で、安価に高分解能が得られるアナログ
−ディジタル変換装置を提供することを目的とする。
で、簡単な構成で、安価に高分解能が得られるアナログ
−ディジタル変換装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明はアナログ信号を
ディジタル信号に変換するアナログ−ディジタル変換装
置において、基準信号を発生する基準信号発生手段と、
前記アナログ信号及び前記基準信号発生手段から基準信
号を供給され、前記アナログ信号と、前記基準信号との
差分を検出する差分検出手段と、前記差分検出手段で検
出された差分信号が供給され、前記差分信号をディジタ
ル信号に変換するアナログ−ディジタル変換手段と、前
記アナログ−ディジタル変換手段で変換されたディジタ
ル信号を供給され、前記ディジタル信号に応じて前記基
準信号発生手段を制御して、前記基準信号発生手段の出
力基準信号を制御することにより前記アナログ信号の前
記ディジタル信号への変換範囲を制御すると共に前記変
換範囲及び前記ディジタル信号から出力ディジタル信号
を生成する制御手段とを有する。
ディジタル信号に変換するアナログ−ディジタル変換装
置において、基準信号を発生する基準信号発生手段と、
前記アナログ信号及び前記基準信号発生手段から基準信
号を供給され、前記アナログ信号と、前記基準信号との
差分を検出する差分検出手段と、前記差分検出手段で検
出された差分信号が供給され、前記差分信号をディジタ
ル信号に変換するアナログ−ディジタル変換手段と、前
記アナログ−ディジタル変換手段で変換されたディジタ
ル信号を供給され、前記ディジタル信号に応じて前記基
準信号発生手段を制御して、前記基準信号発生手段の出
力基準信号を制御することにより前記アナログ信号の前
記ディジタル信号への変換範囲を制御すると共に前記変
換範囲及び前記ディジタル信号から出力ディジタル信号
を生成する制御手段とを有する。
【００１２】
【作用】入力アナログ信号は差分検出手段に供給され、
基準信号発生手段から供給された基準信号との差分が検
出される。その差分がＡ／Ｄ変換手段に供給され、Ａ／
Ｄ変換手段の分解能でディジタル信号に変換され制御手
段に供給される。
基準信号発生手段から供給された基準信号との差分が検
出される。その差分がＡ／Ｄ変換手段に供給され、Ａ／
Ｄ変換手段の分解能でディジタル信号に変換され制御手
段に供給される。
【００１３】制御手段は供給されたディジタル信号に応
じて基準信号発生手段を制御し、基準信号を設定すると
共に供給されたディジタル信号及び基準信号を設定する
ための変換レンジ制御信号に基づいて出力すべき分解能
のディジタル信号を得る。
じて基準信号発生手段を制御し、基準信号を設定すると
共に供給されたディジタル信号及び基準信号を設定する
ための変換レンジ制御信号に基づいて出力すべき分解能
のディジタル信号を得る。
【００１４】このとき、アナログ信号と基準信号の差分
がＡ／Ｄ変換手段の変換範囲内に治まるように基準信号
が設定され、アナログ信号レベルによらずディジタル信
号が得られ、Ａ／Ｄ変換手段の出力ディジタル信号及び
基準信号を設定する変換レンジ制御信号に基づいてＡ／
Ｄ変換手段の分解能以上の分解能のディジタル信号を得
られる。
がＡ／Ｄ変換手段の変換範囲内に治まるように基準信号
が設定され、アナログ信号レベルによらずディジタル信
号が得られ、Ａ／Ｄ変換手段の出力ディジタル信号及び
基準信号を設定する変換レンジ制御信号に基づいてＡ／
Ｄ変換手段の分解能以上の分解能のディジタル信号を得
られる。
【００１５】また、このとき、変換レンジの設定の仕
方、つまり基準信号の設定の仕方により、分解能を自由
に設定できる。
方、つまり基準信号の設定の仕方により、分解能を自由
に設定できる。
【００１６】
【実施例】図１は本発明の一実施例のブロック図を示
す。端子Ｔ11は入力端子で、アナログ信号が供給され
る。
す。端子Ｔ11は入力端子で、アナログ信号が供給され
る。
【００１７】端子Ｔ11は差動増幅器３の−入力端子Ｔ12
に接続され、供給されたアナログ信号を差動増幅器３に
供給する。差動増幅器３の他の入力端子Ｔ13は基準信号
発生器６に接続され、基準信号発生器６から基準信号が
供給される。
に接続され、供給されたアナログ信号を差動増幅器３に
供給する。差動増幅器３の他の入力端子Ｔ13は基準信号
発生器６に接続され、基準信号発生器６から基準信号が
供給される。
【００１８】差動増幅器３はオペアンプ等より構成さ
れ、入力端子Ｔ12に供給されたアナロク信号と、入力端
子Ｔ13に供給された基準信号との差分に応じた差分信号
を生成する。差動増幅器３で生成された差分信号は８ビ
ットアナログ−ディジタル（Ａ／Ｄ）変換器４に供給さ
れる。
れ、入力端子Ｔ12に供給されたアナロク信号と、入力端
子Ｔ13に供給された基準信号との差分に応じた差分信号
を生成する。差動増幅器３で生成された差分信号は８ビ
ットアナログ−ディジタル（Ａ／Ｄ）変換器４に供給さ
れる。
【００１９】８ビットＡ／Ｄ変換器４は差動増幅器３か
ら供給されたアナログ信号を８ビットのディジタル信号
に変換する。８ビットＡ／Ｄ変換器４で変換されたディ
ジタル信号は制御装置５に供給される。
ら供給されたアナログ信号を８ビットのディジタル信号
に変換する。８ビットＡ／Ｄ変換器４で変換されたディ
ジタル信号は制御装置５に供給される。
【００２０】制御装置５はマイクロコンピュータ等より
なり、８ビットＡ／Ｄ変換器４から供給されたディジタ
ル信号に応じて例えば８ビットの変換レンジ制御信号を
生成し、基準信号発生器６に供給すると共に、８ビット
Ａ／Ｄ変換器４から供給されたディジタル信号及び内部
で生成された変換レンジ制御信号に基づいて出力ディジ
タル信号として必要とするビット数（例えば１２ビッ
ト）のディジタル信号を生成し、出力端子Ｔ14より１２
ビットの高分解能の出力ディジタルデータとしてＣＰＵ
等の処理装置（図示せず）に出力する。なお、制御装置
５を処理装置内に構成し、サブルーチンとして処理する
構成としてもよい。。
なり、８ビットＡ／Ｄ変換器４から供給されたディジタ
ル信号に応じて例えば８ビットの変換レンジ制御信号を
生成し、基準信号発生器６に供給すると共に、８ビット
Ａ／Ｄ変換器４から供給されたディジタル信号及び内部
で生成された変換レンジ制御信号に基づいて出力ディジ
タル信号として必要とするビット数（例えば１２ビッ
ト）のディジタル信号を生成し、出力端子Ｔ14より１２
ビットの高分解能の出力ディジタルデータとしてＣＰＵ
等の処理装置（図示せず）に出力する。なお、制御装置
５を処理装置内に構成し、サブルーチンとして処理する
構成としてもよい。。
【００２１】基準信号発生器６は例えばＲ−２Ｒのラダ
ー抵抗によるディジタル−アナログ変換器よりなり、制
御装置５から供給される例えば８ビットの変換レンジ制
御信号をアナログ信号に変換することにより変換レンジ
に応じたレベルの基準信号を生成し、差動増幅器３に供
給する。基準信号発生器６の出力基準信号は次に制御装
置５の動作を説明する。図２に制御装置５の動作説明図
を示す。
ー抵抗によるディジタル−アナログ変換器よりなり、制
御装置５から供給される例えば８ビットの変換レンジ制
御信号をアナログ信号に変換することにより変換レンジ
に応じたレベルの基準信号を生成し、差動増幅器３に供
給する。基準信号発生器６の出力基準信号は次に制御装
置５の動作を説明する。図２に制御装置５の動作説明図
を示す。
【００２２】先ず、変換準備処理としてステップＳ１で
レンジ切替回数を１にセットし、第１のＡ／Ｄ入力を行
なうステップＳ２で、８ビットＡ／Ｄ変換器４から供給
されるディジタルデータを制御装置５内に取り込む。
レンジ切替回数を１にセットし、第１のＡ／Ｄ入力を行
なうステップＳ２で、８ビットＡ／Ｄ変換器４から供給
されるディジタルデータを制御装置５内に取り込む。
【００２３】次に、第１レンジ過大判定を行なうステッ
プＳ３で取り込まれたディジタルデータがレンジ内変換
上限を上回るか否かが判断される。ステップＳ３で取り
込まれたディジタルデータがレンジ内変換上限ｍａｘを
上回っていなければ、第１レンジ過小判定を行なうステ
ップＳ４で、取り込まれたディジタルデータが変換下限
ｍｉｎ下回っているか否かが判断される。
プＳ３で取り込まれたディジタルデータがレンジ内変換
上限を上回るか否かが判断される。ステップＳ３で取り
込まれたディジタルデータがレンジ内変換上限ｍａｘを
上回っていなければ、第１レンジ過小判定を行なうステ
ップＳ４で、取り込まれたディジタルデータが変換下限
ｍｉｎ下回っているか否かが判断される。
【００２４】ステップＳ３で取り込まれたディジタルデ
ータが変換上限ｍａｘを下り、かつ、ステップＳ４で取
り込まれたディジタルデータが変換下限ｍｉｎを上回っ
た場合は入力データ換算処理を行なうステップＳ５で取
り込まれたディジタルデータ及びそのディジタルデータ
を取り込んだときのレンジ基準値（変換レンジ制御信
号）に基づいて取り込まれたディジタルデータを必要と
する分解能の変換値に換算する。
ータが変換上限ｍａｘを下り、かつ、ステップＳ４で取
り込まれたディジタルデータが変換下限ｍｉｎを上回っ
た場合は入力データ換算処理を行なうステップＳ５で取
り込まれたディジタルデータ及びそのディジタルデータ
を取り込んだときのレンジ基準値（変換レンジ制御信
号）に基づいて取り込まれたディジタルデータを必要と
する分解能の変換値に換算する。
【００２５】このときの換算は次式により換算される。
【００２６】 ＲＡＤ＝ＲＲＥＮ＋（ＡＤＤ−ＲＮ0 ）…（１） ここで、 ＲＡＤ：求めるＡ／Ｄ変換値 ＲＲＥＮ：レンジ基準値 ＡＤＤ：８ビットＡ／Ｄ変換値 ＲＮ0 ：レンジ基準アドレス（０〜２５５） 第１レンジ過大判定ステップＳ３で、８ビットＡ／Ｄ変
換値が上限ｍａｘを上回った場合には、以下の様な８ビ
ットＡ／Ｄ変換範囲の切り替え処理を行なう。まず、過
大入力判定ステップＳ６で、８ビットＡ／Ｄ変換値が正
常切替可能上限ＬＩＭ．Ｕを下回るか否かが判断され
る。ステップＳ６で８ビットＡ／Ｄ変換値が正常切替可
能上限ＬＩＭ．Ｕを下回った場合には、第２正常切替準
備処理ステップＳ７で、レンジ切替回数をクリアし、正
常切替可能上限ＬＩＭ．Ｕを上回った場合には前記正常
切替準備処理ステップＳ７を実行しないでステップＳ８
に移行する。
換値が上限ｍａｘを上回った場合には、以下の様な８ビ
ットＡ／Ｄ変換範囲の切り替え処理を行なう。まず、過
大入力判定ステップＳ６で、８ビットＡ／Ｄ変換値が正
常切替可能上限ＬＩＭ．Ｕを下回るか否かが判断され
る。ステップＳ６で８ビットＡ／Ｄ変換値が正常切替可
能上限ＬＩＭ．Ｕを下回った場合には、第２正常切替準
備処理ステップＳ７で、レンジ切替回数をクリアし、正
常切替可能上限ＬＩＭ．Ｕを上回った場合には前記正常
切替準備処理ステップＳ７を実行しないでステップＳ８
に移行する。
【００２７】ステップＳ８は１レンジアップ処理ステッ
プで、８ビットＡ／Ｄ変換範囲を１レンジ分上に変更す
る。この変換範囲の変更は基準信号発生器６への変換レ
ンジ制御信号を切り替えることにより行なう。レンジ切
り替え終了後、第２Ａ／Ｄ入力ステップＳ９で、新たな
Ａ／Ｄ範囲でのＡ／Ｄ変換値を取込む。次に第２レンジ
過小判定ステップＳ１０で取り込まれた値がレンジ内変
換上限値ｍａｘを上回るか否かが、判断される。ここ
で、Ａ／Ｄ変換値が上限値ｍａｘ未満であれば正常切替
判定ステップＳ１１に進み、上限値ｍａｘ以上であれば
再度ステップＳ８に戻り１レンジアップを行ないステッ
プＳ９，Ｓ１０を実行する。
プで、８ビットＡ／Ｄ変換範囲を１レンジ分上に変更す
る。この変換範囲の変更は基準信号発生器６への変換レ
ンジ制御信号を切り替えることにより行なう。レンジ切
り替え終了後、第２Ａ／Ｄ入力ステップＳ９で、新たな
Ａ／Ｄ範囲でのＡ／Ｄ変換値を取込む。次に第２レンジ
過小判定ステップＳ１０で取り込まれた値がレンジ内変
換上限値ｍａｘを上回るか否かが、判断される。ここ
で、Ａ／Ｄ変換値が上限値ｍａｘ未満であれば正常切替
判定ステップＳ１１に進み、上限値ｍａｘ以上であれば
再度ステップＳ８に戻り１レンジアップを行ないステッ
プＳ９，Ｓ１０を実行する。
【００２８】正常切替判定ステップＳ１１は、Ａ／Ｄ変
換範囲の切替が正常に行なわれたか否かをレンジ切替回
数で判断し、もし切替回数が１ならば正常切替と判定
し、レンジ基準値更新処理ステップＳ１２を実行した
後、入力データ換算処理ステップＳ５に進む。
換範囲の切替が正常に行なわれたか否かをレンジ切替回
数で判断し、もし切替回数が１ならば正常切替と判定
し、レンジ基準値更新処理ステップＳ１２を実行した
後、入力データ換算処理ステップＳ５に進む。
【００２９】また、切替回数が１より多いならば、範囲
外切替と判定し、レンジ基準値仮設定処理ステップＳ１
３を実行し、入力データ換算処理Ｓ５に進む。
外切替と判定し、レンジ基準値仮設定処理ステップＳ１
３を実行し、入力データ換算処理Ｓ５に進む。
【００３０】第１レンジ過小判定ステップＳ４で、８ビ
ットＡ／Ｄ変換値が下限ｍｉｎを下回った場合には以下
の様な８ビットＡ／Ｄ変換範囲の切替え処理を行なう。
ットＡ／Ｄ変換値が下限ｍｉｎを下回った場合には以下
の様な８ビットＡ／Ｄ変換範囲の切替え処理を行なう。
【００３１】まず、過小入力判定ステップＳ１４で８ビ
ットＡ／Ｄ変換値が正常切替可能下限ＬＩＭ．Ｌを上回
ったか否かが判断される。ステップＳ１４で８ビットＡ
／Ｄ変換値が正常切替可能下限ＬＩＭ．Ｌを上回った場
合には第３正常切替準備処理ステップＳ１５で、レンジ
切替回数をクリアし、正常切替可能下限ＬＩＭ．Ｌを下
回った場合には正常切替準備ステップＳ１５を実行しな
いでステップＳ１６に移行する。
ットＡ／Ｄ変換値が正常切替可能下限ＬＩＭ．Ｌを上回
ったか否かが判断される。ステップＳ１４で８ビットＡ
／Ｄ変換値が正常切替可能下限ＬＩＭ．Ｌを上回った場
合には第３正常切替準備処理ステップＳ１５で、レンジ
切替回数をクリアし、正常切替可能下限ＬＩＭ．Ｌを下
回った場合には正常切替準備ステップＳ１５を実行しな
いでステップＳ１６に移行する。
【００３２】ステップＳ１６は１レンジダウン処理ステ
ップで８ビットＡ／Ｄ変換範囲を１レンジ分下に変更す
る。この変換範囲の変更は基準信号発生器６への変換レ
ンジ制御信号を切替えることにより行なう。
ップで８ビットＡ／Ｄ変換範囲を１レンジ分下に変更す
る。この変換範囲の変更は基準信号発生器６への変換レ
ンジ制御信号を切替えることにより行なう。
【００３３】レンジ切替え終了後、第２Ａ／Ｄ入力ステ
ップＳ１７で新たなＡ／Ｄ範囲でのＡ／Ｄ変換値を取り
込む。次に第２レンジ過大判定ステップＳ１８で取り込
まれた値がレンジ内変換下限値ｍｉｎを下回るか否かが
判断される。
ップＳ１７で新たなＡ／Ｄ範囲でのＡ／Ｄ変換値を取り
込む。次に第２レンジ過大判定ステップＳ１８で取り込
まれた値がレンジ内変換下限値ｍｉｎを下回るか否かが
判断される。
【００３４】ここで、Ａ／Ｄ変換値が下限値ｍｉｎ未満
であれば、正常切替判定ステップＳ１１に進み、下限ｍ
ｉｎ以下であれば再度ステップＳ１６に戻り、１レンジ
ダウンを行ないステップＳ１７，Ｓ１８を実行する。
であれば、正常切替判定ステップＳ１１に進み、下限ｍ
ｉｎ以下であれば再度ステップＳ１６に戻り、１レンジ
ダウンを行ないステップＳ１７，Ｓ１８を実行する。
【００３５】ここで、レンジ基準値更新処理ステップＳ
１２及び仮のレンジ基準値設定処理ステップＳ１３につ
いて説明する。図３にその動作説明図を示す。同図中、
７はレンジｎ、８はレンジｎ−１、９はレンジｎ−２、
１０はレンジｎ−３、１１は入力アナログ信号を示す。
１２及び仮のレンジ基準値設定処理ステップＳ１３につ
いて説明する。図３にその動作説明図を示す。同図中、
７はレンジｎ、８はレンジｎ−１、９はレンジｎ−２、
１０はレンジｎ−３、１１は入力アナログ信号を示す。
【００３６】レンジ基準値更新処理ステップＳ１２は、
正常なレンジ切り替（８ビットＡ／Ｄ変換範囲の切り替
え）が行なわれた場合に、レンジ基準値を更新する処理
で以下の様に行なわれる。
正常なレンジ切り替（８ビットＡ／Ｄ変換範囲の切り替
え）が行なわれた場合に、レンジ基準値を更新する処理
で以下の様に行なわれる。
【００３７】例えば、Ａ／Ｄ変換される信号入力（以下
入力と略す）がｅからｆに変化すると、レンジｎ−１の
Ａ／Ｄ変換値data１は下限ｍｉｎ≧data１＞正常切替可
能下限ＬＩＭ．Ｌとなりレンジ（ｎ−１）８からレンジ
（ｎ−２）９に正常に切り替わる。
入力と略す）がｅからｆに変化すると、レンジｎ−１の
Ａ／Ｄ変換値data１は下限ｍｉｎ≧data１＞正常切替可
能下限ＬＩＭ．Ｌとなりレンジ（ｎ−１）８からレンジ
（ｎ−２）９に正常に切り替わる。
【００３８】この時のレンジ（ｎ−２）９のＡ／Ｄ変換
値data２は先のdata１と同じ入力により得られた値であ
り、この２つの値から換算されるＡ／Ｄ変換値ＲＡＤは
等しくなければならない。
値data２は先のdata１と同じ入力により得られた値であ
り、この２つの値から換算されるＡ／Ｄ変換値ＲＡＤは
等しくなければならない。
【００３９】よって前述の換算式（１）により得られる
data２の換算値がdata１の換算値と等しくなる様にレン
ジ（ｎ−２）９のレンジ基準値ＲＮ0 （ｎ−２）を更新
する。
data２の換算値がdata１の換算値と等しくなる様にレン
ジ（ｎ−２）９のレンジ基準値ＲＮ0 （ｎ−２）を更新
する。
【００４０】以上の処理を行なうことにより、図１の基
準信号発生器６の出力誤差により、８ビットＡ／Ｄ変換
範囲が多少ズレてもレンジ（ｎ−１）８とレンジ（ｎ−
２）９とでデータの授受を行なう為、その誤差を吸収で
きる構成とされている。
準信号発生器６の出力誤差により、８ビットＡ／Ｄ変換
範囲が多少ズレてもレンジ（ｎ−１）８とレンジ（ｎ−
２）９とでデータの授受を行なう為、その誤差を吸収で
きる構成とされている。
【００４１】レンジ基準値仮設定処理ステップＳ１３は
外乱ノイズ等でレンジ切替時にデータの受け渡しが出来
ない場合に前もって各レンジ毎に定めてある仮の基準値
を設定する処理である。
外乱ノイズ等でレンジ切替時にデータの受け渡しが出来
ない場合に前もって各レンジ毎に定めてある仮の基準値
を設定する処理である。
【００４２】例えば、今、入力アドレス信号１１が突然
ｅからｈに急変したとすると、ｈはレンジ（ｎ−１）８
の下限ｍｉｎを下回ったので、レンジ（ｎ−２）９に切
替わるが、入力ｈがレンジ（ｎ−１）８の変換限界値Ｌ
ＩＭ．Ｌをも下回っている為、入力ｈに対するレンジ
（ｎ−１）８のＡ／Ｄ変換値は無効データとなる。よっ
て、両レンジ間で共通する入力が無い為、データの授受
が不能となり、切替え誤差吸収機能も無効となってしま
う。このために仮の基準値を設定する必要がでてくる。
ｅからｈに急変したとすると、ｈはレンジ（ｎ−１）８
の下限ｍｉｎを下回ったので、レンジ（ｎ−２）９に切
替わるが、入力ｈがレンジ（ｎ−１）８の変換限界値Ｌ
ＩＭ．Ｌをも下回っている為、入力ｈに対するレンジ
（ｎ−１）８のＡ／Ｄ変換値は無効データとなる。よっ
て、両レンジ間で共通する入力が無い為、データの授受
が不能となり、切替え誤差吸収機能も無効となってしま
う。このために仮の基準値を設定する必要がでてくる。
【００４３】この仮の基準値は、理想動作した場合に設
定されるべき値である為、正常なレンジ切替動作で設定
される値との差は、動作誤差分だけである。
定されるべき値である為、正常なレンジ切替動作で設定
される値との差は、動作誤差分だけである。
【００４４】仮の基準値はその後正常レンジ切替時に新
たに更新されるまでの間の仮の値となる。
たに更新されるまでの間の仮の値となる。
【００４５】また、同様の誤差により、各レンジ間が連
続しない範囲に設定される恐れがあるが、この不具合
は、隣接するレンジをオーバーラップさせそこにヒステ
リシス（隣接するレンジのｍａｘ−ｍｉｎ間）を設ける
ことで予防している。これらの働きによって誤差が吸収
される基準信号発生器６をＲ−２Ｒのラダー抵抗による
Ｄ／Ａ変換器の様な安価な回路で構成しても、精度上大
きな誤差は生じない。
続しない範囲に設定される恐れがあるが、この不具合
は、隣接するレンジをオーバーラップさせそこにヒステ
リシス（隣接するレンジのｍａｘ−ｍｉｎ間）を設ける
ことで予防している。これらの働きによって誤差が吸収
される基準信号発生器６をＲ−２Ｒのラダー抵抗による
Ｄ／Ａ変換器の様な安価な回路で構成しても、精度上大
きな誤差は生じない。
【００４６】したがって、基準値の更新処理は仮の基準
値を有するレンジからの移行時には行なわれない。
値を有するレンジからの移行時には行なわれない。
【００４７】以上のように本実施例によれば、要求され
る高分解能のＡ／Ｄ変換範囲を、変換範囲の上・下端が
必ず、次の変換範囲の一部と重り合うように、いくつか
の８ビットＡ／Ｄ変換範囲に分割し、かつ、その分割さ
れた８ビットＡ／Ｄ変換範囲を移行する場合には互いの
交換範囲間で変換データの引き継ぎを行なうことによ
り、変換範囲分割の誤差やバラツキが吸収されるため、
回路指度が必要なく安価に高分解能のＡ／Ｄ変換機能が
得られる。
る高分解能のＡ／Ｄ変換範囲を、変換範囲の上・下端が
必ず、次の変換範囲の一部と重り合うように、いくつか
の８ビットＡ／Ｄ変換範囲に分割し、かつ、その分割さ
れた８ビットＡ／Ｄ変換範囲を移行する場合には互いの
交換範囲間で変換データの引き継ぎを行なうことによ
り、変換範囲分割の誤差やバラツキが吸収されるため、
回路指度が必要なく安価に高分解能のＡ／Ｄ変換機能が
得られる。
【００４８】
【発明の効果】上述の如く、本発明によれば、予め分割
された変換レンジに応じて基準信号を切替え、入力アナ
ログ信号との差分が常に一定となるように制御しつつ、
Ａ／Ｄ変換を行ない、それにより得たディジタル信号と
変換レンジに応じた変換レンジ制御信号とより出力ディ
ジタル信号を換算することにより、実際のＡ／Ｄ変換手
段の分解能よりも変換レンジ数倍の分解能を得ることが
でき、比較的簡単な回路構成で、高分解能のＡ／Ｄ変換
が可能となるため、安価に高分解能のＡ／Ｄ変換装置が
得られると共に、変換レンジの設定の仕方により必要と
するだけの分解能が得られる等の特長を有する。
された変換レンジに応じて基準信号を切替え、入力アナ
ログ信号との差分が常に一定となるように制御しつつ、
Ａ／Ｄ変換を行ない、それにより得たディジタル信号と
変換レンジに応じた変換レンジ制御信号とより出力ディ
ジタル信号を換算することにより、実際のＡ／Ｄ変換手
段の分解能よりも変換レンジ数倍の分解能を得ることが
でき、比較的簡単な回路構成で、高分解能のＡ／Ｄ変換
が可能となるため、安価に高分解能のＡ／Ｄ変換装置が
得られると共に、変換レンジの設定の仕方により必要と
するだけの分解能が得られる等の特長を有する。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一実施例の制御装置の動作説明図であ
る。
る。
【図３】本発明の一実施例の動作説明図である。
【図４】従来の一例のブロック図である。
【符号の説明】 ３ 差動増幅器 ４ ８ビットＡ／Ｄ変換器 ５ 制御装置 ６ 基準信号発生器 Ｔ11 入力端子 Ｔ12 出力端子
Claims (1)
- 【請求項１】 アナログ信号をディジタル信号に変換す
るアナログ−ディジタル変換装置において、 基準信号を発生する基準信号発生手段と、 前記アナログ信号及び前記基準信号発生手段から基準信
号が供給され、前記アナログ信号と、前記基準信号との
差分を検出する差分検出手段と、 前記差分検出手段で検出された差分信号を供給され、前
記差分信号をディジタル信号に変換するアナログ−ディ
ジタル変換手段と、 前記アナログ−ディジタル変換手段で変換されたディジ
タル信号を供給され、前記ディジタル信号に応じて前記
基準信号発生手段を制御して、前記基準信号発生手段の
出力基準信号を制御することにより前記アナログ信号の
前記ディジタル信号への変換範囲を制御すると共に前記
変換範囲及び前記ディジタル信号から出力ディジタル信
号を生成する制御手段とを有することを特徴とするアナ
ログ−ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11867593A JPH06334523A (ja) | 1993-05-20 | 1993-05-20 | アナログ−ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11867593A JPH06334523A (ja) | 1993-05-20 | 1993-05-20 | アナログ−ディジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334523A true JPH06334523A (ja) | 1994-12-02 |
Family
ID=14742427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11867593A Pending JPH06334523A (ja) | 1993-05-20 | 1993-05-20 | アナログ−ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334523A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
| US7591165B2 (en) | 2006-03-29 | 2009-09-22 | Tekscan Incorporated | Control circuit for sensor array and related methods |
| JP2010081190A (ja) * | 2008-09-25 | 2010-04-08 | Yokogawa Electric Corp | 信号処理装置 |
| JP2014098614A (ja) * | 2012-11-14 | 2014-05-29 | Renesas Electronics Corp | 温度センサおよび半導体装置 |
| US8860593B2 (en) | 2011-04-22 | 2014-10-14 | Renesas Electric Corporation | Data processing system |
| US9831890B2 (en) | 2015-12-07 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device, power supply device and control method for semiconductor device |
| CN113044019A (zh) * | 2019-12-26 | 2021-06-29 | 现代摩比斯株式会社 | 用于控制制动系统压力的装置和方法 |
-
1993
- 1993-05-20 JP JP11867593A patent/JPH06334523A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
| US7591165B2 (en) | 2006-03-29 | 2009-09-22 | Tekscan Incorporated | Control circuit for sensor array and related methods |
| JP2010081190A (ja) * | 2008-09-25 | 2010-04-08 | Yokogawa Electric Corp | 信号処理装置 |
| US8860593B2 (en) | 2011-04-22 | 2014-10-14 | Renesas Electric Corporation | Data processing system |
| US9065467B2 (en) | 2011-04-22 | 2015-06-23 | Renesas Electronics Corporation | Data processing system |
| US9337858B2 (en) | 2011-04-22 | 2016-05-10 | Renesas Electronics Corporation | Data processing system |
| JP2014098614A (ja) * | 2012-11-14 | 2014-05-29 | Renesas Electronics Corp | 温度センサおよび半導体装置 |
| US9831890B2 (en) | 2015-12-07 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device, power supply device and control method for semiconductor device |
| CN113044019A (zh) * | 2019-12-26 | 2021-06-29 | 现代摩比斯株式会社 | 用于控制制动系统压力的装置和方法 |
| CN113044019B (zh) * | 2019-12-26 | 2023-08-15 | 现代摩比斯株式会社 | 用于控制制动系统压力的装置和方法 |
| US11754459B2 (en) | 2019-12-26 | 2023-09-12 | Hyundai Mobis Co., Ltd. | Apparatus and method for controlling pressure of braking system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4222107A (en) | Method and apparatus for automatically calibrating a digital to analog converter | |
| JPH06334523A (ja) | アナログ−ディジタル変換装置 | |
| US4706767A (en) | Dual-range analog-to-digital convertor | |
| JPS6229318A (ja) | Ａ／ｄ変換方法およびａ／ｄ変換器 | |
| JPH0262123A (ja) | 直並列型ａ／ｄ変換器 | |
| US6304203B1 (en) | Successive approximation AD converter and microcomputer incorporating the same | |
| US5034745A (en) | Data acquisition with vernier control | |
| JP3610707B2 (ja) | 磁気測定器 | |
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| JPS5817407B2 (ja) | 零調装置 | |
| EP0103468A2 (en) | Analog to digital conversion system | |
| JP3499674B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| JP3049852B2 (ja) | 逐次変換型ａｄ変換器 | |
| JPH0915272A (ja) | 電圧測定回路 | |
| JPH0526372B2 (ja) | ||
| JPS62231874A (ja) | ステアリングセンサの０点補正方法 | |
| Jacobsen | The building blocks of a smart sensor for distributed control networks | |
| JPS6066112A (ja) | デ−タ表示装置 | |
| JP3154311B2 (ja) | 入力変換表示装置 | |
| JPS58186841A (ja) | 対数変換装置 | |
| JPH01229521A (ja) | 雑音抑圧回路 | |
| JPS6126962Y2 (ja) | ||
| JP2976447B2 (ja) | Ｄ／ａコンバータ | |
| JPH09246968A (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| CN112600558A (zh) | 一种模数转换的线性度校正方法和装置 |