JPS6229318A - Ａ／ｄ変換方法およびａ／ｄ変換器 - Google Patents
Ａ／ｄ変換方法およびａ／ｄ変換器Info
- Publication number
- JPS6229318A JPS6229318A JP60167491A JP16749185A JPS6229318A JP S6229318 A JPS6229318 A JP S6229318A JP 60167491 A JP60167491 A JP 60167491A JP 16749185 A JP16749185 A JP 16749185A JP S6229318 A JPS6229318 A JP S6229318A
- Authority
- JP
- Japan
- Prior art keywords
- value
- conversion
- interval
- digital value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分で〕
この発明は、直線補間を行なうＡ／Ｄ変換方法２よびそ
の〜の変換器に関するものである。
の〜の変換器に関するものである。
従来、Ａ／Ｄ変換器は計測、制御分野に広く使用されて
いる。最近では特にディジタル・オーディオ等への応用
が実用化されており、ＡＡ変換器の精度及び分解能が特
に高いものが要求されている。
いる。最近では特にディジタル・オーディオ等への応用
が実用化されており、ＡＡ変換器の精度及び分解能が特
に高いものが要求されている。
そこで、高精度のめ変換器として逐次比較方式Ａ／Ｄ変
換器が挙げられる。逐次比較方式勺変換器は入力信号を
サンプルホールドし、一方でデジタル信号を逐次デジタ
ル−アナログ変換器（以下。
換器が挙げられる。逐次比較方式勺変換器は入力信号を
サンプルホールドし、一方でデジタル信号を逐次デジタ
ル−アナログ変換器（以下。
Ｄ／Ａ変換器と称す）に出力する。Ｄ／Ａ変換器により
変換されたアナログ信号と上述のサンプルホールド信号
とを比較器により比較し、この比較器の出力が反転した
時点で、比較用のアナログ信号がＤ／Ａ変換器によりＤ
／Ａ変換される前のデジタル信号を出力用の信号として
出力する。このようなめ変換器はＤ／Ａ変換器等を用い
ているので構成が複雑となるばかりか、非常に高価なも
のとなる。
変換されたアナログ信号と上述のサンプルホールド信号
とを比較器により比較し、この比較器の出力が反転した
時点で、比較用のアナログ信号がＤ／Ａ変換器によりＤ
／Ａ変換される前のデジタル信号を出力用の信号として
出力する。このようなめ変換器はＤ／Ａ変換器等を用い
ているので構成が複雑となるばかりか、非常に高価なも
のとなる。
価格が低置なめ変換器としてはコンデンサの充電もしく
は放電を利用して脚変換を行なうヤΦ変換器例えばシン
グルスロープ方式Ａ／Ｄ変換器等が挙げられる。
は放電を利用して脚変換を行なうヤΦ変換器例えばシン
グルスロープ方式Ａ／Ｄ変換器等が挙げられる。
しかし、このようなＡ／Ｄ変換器は分解能は高いものの
、アナログ入力に対するデジタル出力の直線性が悪く精
度が劣る問題点があった。例えば。
、アナログ入力に対するデジタル出力の直線性が悪く精
度が劣る問題点があった。例えば。
第７図に示したように、直線Ｃ□が理想の入出力特性で
あるが、実際にはアナログ人力Ｖ工、に対するＡ／Ｄ変
換したデジタル出力ＭＯＵＴは曲線Ｃ２で示したように
直線Ｃ１とはかけはなれてしまい、ん勺変換の精度が非
常に劣ってしｆう。この非直線性誤差は、種々の原因が
あり１例えばオフセット誤差、利得誤差等が挙げられる
。この非直線性誤差を最小にするためにオフセット誤差
と利得誤差をＯにすることも可能であるが、０にしても
他の誤差により曲線Ｃ３で示すように理想的な特注を示
す直線Ｃ１に近似させることは難かしい。このように非
直線性誤差を非常に小さくすることは困難であり、しか
も、非直線性誤差を非常に小さくするようにＡ／Ｄ変換
器の回路構成を改良する程、ＮΦ変換器自体の価格が高
くなりしかも回路構成が複雑化するなどの問題点があっ
た。
あるが、実際にはアナログ人力Ｖ工、に対するＡ／Ｄ変
換したデジタル出力ＭＯＵＴは曲線Ｃ２で示したように
直線Ｃ１とはかけはなれてしまい、ん勺変換の精度が非
常に劣ってしｆう。この非直線性誤差は、種々の原因が
あり１例えばオフセット誤差、利得誤差等が挙げられる
。この非直線性誤差を最小にするためにオフセット誤差
と利得誤差をＯにすることも可能であるが、０にしても
他の誤差により曲線Ｃ３で示すように理想的な特注を示
す直線Ｃ１に近似させることは難かしい。このように非
直線性誤差を非常に小さくすることは困難であり、しか
も、非直線性誤差を非常に小さくするようにＡ／Ｄ変換
器の回路構成を改良する程、ＮΦ変換器自体の価格が高
くなりしかも回路構成が複雑化するなどの問題点があっ
た。
この発明は、入出力特性の直線性が悪く精度の劣る廉価
なにΦ変換器を用いても、このＡ／Ｄ変換器を利用して
信号処理することにより高精度なＡ／Ｄ変換を行ないう
るＡ／Ｄ変換方法およびん０変換器を得ることを目的と
する。
なにΦ変換器を用いても、このＡ／Ｄ変換器を利用して
信号処理することにより高精度なＡ／Ｄ変換を行ないう
るＡ／Ｄ変換方法およびん０変換器を得ることを目的と
する。
上記目的を達成するために、この発明は、所定範囲のア
ナログ電圧の所定数の分圧を内ＲＡ／Ｄ変換器によりに
■変換したＡ／Ｄ変換値とこのＡ／Ｄ変換値に対応させ
被測定電圧をＡ／Ｄ変換する際に出力用デジタル値を演
算するために用いるデジタルデータとを予め記憶してお
ぎ、前記被測定電圧をＡ／Ｄ変換して入力デジタル値と
し、前記Ａ／Ｄ変換値により区分された区間の内いずれ
の区間が前記入力デジタル値を含むか前記Ａ／Ｄ変換値
を順次に前記入力デジタル値と比較判定して抽出し、前
記入力デジタル値が前記比較判定結果により抽出された
当該区間を定めているＡ／Ｄ変換値である一対の区間値
のいずれに近いかを比較判定し、この比較判定結果によ
り判定された前記区間値の１つに対応した前記分圧の１
つをＡ／Ｄ変換して共通区間値として更新し、この更新
した前記共通区間値と前記入力デジタル値との大きさを
比較判定し、この比較判定結果により前記入力デジタル
値の属する区間を定め、前記共通区間値と対になった前
記定められた区間値の１つに対応した前記分圧の１つを
Ａ／Ｄ変換して更新し、前記定められた区間の前記更新
した区間値に対応した前記デジタルデータの内の所要デ
ータを読出し、前記更新した区間値、前記所要データお
よび前記入力デジタル値に基づいて直線補間による比例
関係により前記入力デジタル値に対応する前記出力用の
デジタル値を演算してデジタル信号として出力するもの
である。
ナログ電圧の所定数の分圧を内ＲＡ／Ｄ変換器によりに
■変換したＡ／Ｄ変換値とこのＡ／Ｄ変換値に対応させ
被測定電圧をＡ／Ｄ変換する際に出力用デジタル値を演
算するために用いるデジタルデータとを予め記憶してお
ぎ、前記被測定電圧をＡ／Ｄ変換して入力デジタル値と
し、前記Ａ／Ｄ変換値により区分された区間の内いずれ
の区間が前記入力デジタル値を含むか前記Ａ／Ｄ変換値
を順次に前記入力デジタル値と比較判定して抽出し、前
記入力デジタル値が前記比較判定結果により抽出された
当該区間を定めているＡ／Ｄ変換値である一対の区間値
のいずれに近いかを比較判定し、この比較判定結果によ
り判定された前記区間値の１つに対応した前記分圧の１
つをＡ／Ｄ変換して共通区間値として更新し、この更新
した前記共通区間値と前記入力デジタル値との大きさを
比較判定し、この比較判定結果により前記入力デジタル
値の属する区間を定め、前記共通区間値と対になった前
記定められた区間値の１つに対応した前記分圧の１つを
Ａ／Ｄ変換して更新し、前記定められた区間の前記更新
した区間値に対応した前記デジタルデータの内の所要デ
ータを読出し、前記更新した区間値、前記所要データお
よび前記入力デジタル値に基づいて直線補間による比例
関係により前記入力デジタル値に対応する前記出力用の
デジタル値を演算してデジタル信号として出力するもの
である。
また、この発明の他の発明は所定のスパンのアナログ電
圧を所定数だけ分圧して出力する分圧手段と、被測定電
圧および前記分圧のいずれか１つの電圧を入力した選択
信号により出力するスイッチ手段と、このスイッチ手段
により出力されるアナログ電圧をＮ勺変換するＡ／Ｄ変
換手段と、前記選択信号を出力するスイッチ選択手段と
、前記分圧に対して比例関係を有し且つ前記分圧に対応
したデジタルデータと前記分圧を前記め変換手段により
Ａ／Ｄ変換したＡ／Ｄ変換値とを対応させて予め記憶し
ているメモリ手段と、前記スイッチ選択手段の入出力側
、前記め変換手段の出力側および前記メモリ手段に接続
され前記メモリ手段からデータを読出したり前記メモリ
手段にデータを格納することが可能なメモリ制御手段と
、前記スイッチ選択手段と前記メモリ制御手段に接続さ
れ前記被測定電圧を前記め変換器によりＡ／Ｄ変換した
入力デジタル値と入力した前記Ａ／Ｄ変換値との太き石
を比較判定して前記ｐｊＤ変換値により区分された区間
の内前記入力デジタル値の属する当該区間を割出し前記
入力デジタル値が当該区間の上限もしくは下限の区間値
のいずれに近いかを比較判定する比較判定手段と、前記
スイッチ選択手段と前記メモリ制御手段に接続され前記
比較判定結果により前記Ａ／Ｄ変換器によりＡ／Ｄ変換
して更新した１つの区間値と前記入力デジタル値との犬
きを比較判定して前記入力デジタル値が属する区間を定
める区間判定手段と、前記メモリ制御手段に接続され前
記定められた区間の更新された一対の区間値とこの区間
値に対応する前記デジタルデータの所要のデータとに基
づいて直線補間による比例関係により前記デジタル値に
対応する出力用デジタル値を演算してデジタル信号とし
て出力する演算手段とを備えたものである。
圧を所定数だけ分圧して出力する分圧手段と、被測定電
圧および前記分圧のいずれか１つの電圧を入力した選択
信号により出力するスイッチ手段と、このスイッチ手段
により出力されるアナログ電圧をＮ勺変換するＡ／Ｄ変
換手段と、前記選択信号を出力するスイッチ選択手段と
、前記分圧に対して比例関係を有し且つ前記分圧に対応
したデジタルデータと前記分圧を前記め変換手段により
Ａ／Ｄ変換したＡ／Ｄ変換値とを対応させて予め記憶し
ているメモリ手段と、前記スイッチ選択手段の入出力側
、前記め変換手段の出力側および前記メモリ手段に接続
され前記メモリ手段からデータを読出したり前記メモリ
手段にデータを格納することが可能なメモリ制御手段と
、前記スイッチ選択手段と前記メモリ制御手段に接続さ
れ前記被測定電圧を前記め変換器によりＡ／Ｄ変換した
入力デジタル値と入力した前記Ａ／Ｄ変換値との太き石
を比較判定して前記ｐｊＤ変換値により区分された区間
の内前記入力デジタル値の属する当該区間を割出し前記
入力デジタル値が当該区間の上限もしくは下限の区間値
のいずれに近いかを比較判定する比較判定手段と、前記
スイッチ選択手段と前記メモリ制御手段に接続され前記
比較判定結果により前記Ａ／Ｄ変換器によりＡ／Ｄ変換
して更新した１つの区間値と前記入力デジタル値との犬
きを比較判定して前記入力デジタル値が属する区間を定
める区間判定手段と、前記メモリ制御手段に接続され前
記定められた区間の更新された一対の区間値とこの区間
値に対応する前記デジタルデータの所要のデータとに基
づいて直線補間による比例関係により前記デジタル値に
対応する出力用デジタル値を演算してデジタル信号とし
て出力する演算手段とを備えたものである。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例の回路構成を示し。
図において、１は電源、２および３は電源１と接地との
間に直列接続された抵抗およびツェナーダイオードであ
り、両者の接続点ａは定電位Ｖｚに一定に保たれている
。４ ．４．、・・・、４ｍは接地とａ点との間に直列
接続された略等しい抵抗値を有する分圧用抵抗、５はア
ナログマルチプレクサであり、内部スイッチＳ０．Ｓｌ
、Ｓ２．・・・、Ｓｍを有している。なお、この抵抗４
．４．、・・・４ｍは必ずしも等しくなくてもよい。
間に直列接続された抵抗およびツェナーダイオードであ
り、両者の接続点ａは定電位Ｖｚに一定に保たれている
。４ ．４．、・・・、４ｍは接地とａ点との間に直列
接続された略等しい抵抗値を有する分圧用抵抗、５はア
ナログマルチプレクサであり、内部スイッチＳ０．Ｓｌ
、Ｓ２．・・・、Ｓｍを有している。なお、この抵抗４
．４．、・・・４ｍは必ずしも等しくなくてもよい。
スイッチＳ。の一端はアナログ信号の被測定電圧ＶＩＮ
を入力する入力端子６に接続され、スイッチＳ１の一端
は接地され、スイッチＳ２．Ｓ、、・・・、Ｓｍは分圧
用抵抗４ ．４．、・・・、４ｍの高圧側に夫々接続さ
こ れている。スイッチＳ。！ Ｓ ｌ ＋ Ｓ ２１・・
・、Ｓｍの他端はマルチプレクサ５の出力側として共通
に接続されている。７は調整モード時に用いる出力端子
、８は調整モード時に出力端子７に接続されるデジポル
、９は入力電圧とデジタル変換値との直線性の精度が劣
るＡ／Ｄ変換器であり、出力端子７およびＡ／Ｄ変換器
９の入力側はマルチプレクサ５の出力側に接続されてい
る。１０はリードオンリメモリ１１に格納されたプログ
ラムの手順に従って動作する中央処理装置（以下、ＣＰ
Ｕと称す）。
を入力する入力端子６に接続され、スイッチＳ１の一端
は接地され、スイッチＳ２．Ｓ、、・・・、Ｓｍは分圧
用抵抗４ ．４．、・・・、４ｍの高圧側に夫々接続さ
こ れている。スイッチＳ。！ Ｓ ｌ ＋ Ｓ ２１・・
・、Ｓｍの他端はマルチプレクサ５の出力側として共通
に接続されている。７は調整モード時に用いる出力端子
、８は調整モード時に出力端子７に接続されるデジポル
、９は入力電圧とデジタル変換値との直線性の精度が劣
るＡ／Ｄ変換器であり、出力端子７およびＡ／Ｄ変換器
９の入力側はマルチプレクサ５の出力側に接続されてい
る。１０はリードオンリメモリ１１に格納されたプログ
ラムの手順に従って動作する中央処理装置（以下、ＣＰ
Ｕと称す）。
１２はＣＰＵ１０が処理するときに用いる各種データを
格納するためのバッテリーでバンクアップされたランダ
ムアクセスメモリ（以下、ＲＡＭと称す）である。１３
は調整モード時にデータを入力するためのキーボード、
１４は調整モード時にキーボード１３に接続されて使用
される入力端子。
格納するためのバッテリーでバンクアップされたランダ
ムアクセスメモリ（以下、ＲＡＭと称す）である。１３
は調整モード時にデータを入力するためのキーボード、
１４は調整モード時にキーボード１３に接続されて使用
される入力端子。
１５はキーボード１３のデータを入力端子１４を介して
入力するためのＩ１０ボート、１６はアナログマルチプ
レクサ５のスイッチＳ。１ｓ１１ｓ２１・・・、Ｓｍの
選択用の選択信号出力用のＩ１０ポート、１７はル勺変
換器９の出力信号の入力用のＩ１０ボート、１８はめ変
換器９用の、しΦ変換指示信号出力用の■んボートであ
る。ＣＰＵ ｊ Ｏ、ＲＯＭ１１、ＲＡＭ１２および
Ｉ１０ボート１５〜１８は共通のパスライン１９等で接
続されて信号処理装置を構成している。
入力するためのＩ１０ボート、１６はアナログマルチプ
レクサ５のスイッチＳ。１ｓ１１ｓ２１・・・、Ｓｍの
選択用の選択信号出力用のＩ１０ポート、１７はル勺変
換器９の出力信号の入力用のＩ１０ボート、１８はめ変
換器９用の、しΦ変換指示信号出力用の■んボートであ
る。ＣＰＵ ｊ Ｏ、ＲＯＭ１１、ＲＡＭ１２および
Ｉ１０ボート１５〜１８は共通のパスライン１９等で接
続されて信号処理装置を構成している。
第２図は調整モード時の手順を示すフロー図。
第３図は調整モード後、ＣＰＵ１０が被測定電圧Ｖ工Ｎ
を、し勺変換する際に行なう手順を示すフローチャート
、第４図は直線補間の説明図である。第５図は第１図の
ＣＰＵ１０とＲＯＭ １１との内容を機能別に１とめた
一例の構成図であり、図において、６０はＲＡＭ １２
から必要なデータを読出すメモリ読出し制御手段、６１
はメモリ読出し制御手段６０により読出されたデータの
大小の比較判定を行なうＩＷＩの比較判定手段、６２は
第１の比較判定手段６１の出力信号を入力しデータの差
をとる差分手段、６３は差分手段６２の出力を入力して
差分同士の大小の比較判定を行なう＠２の比較判定手段
、６４は同じくメモリ読出し制御手段６０により読出さ
れたデータの大小の比較判定を行なう区間判定手段とし
ての第３の比較判定手段である。６５は第２の比較判定
手段６３もしくは第３の比較判定手段６４から出力され
る比較判定信号に基づいてＩ１０ボート１６を介してア
ナログマルチプレクサ５にスイッチ選択用の選択信号を
出力するスイッチ選択手段、６６はメモリ格納手段であ
り、Ａ／Ｄ変換器９から出力されるデジタル信号をＩ１
０ボート１７を介して取入れてスイッチ選択手段６５か
ら出力される選択信号に基づいてＲＡＭ１２に格納する
と共にその格納位置たとえばアドレス信号をメモリ読出
し制御手段６０にも出力する。６γは演算手段であり、
メモリ読出し制御手段６０によりＲＡＭ １２から読
出された演算用のデータを堰込んで所定の演算式に従っ
て演算を行ない真の出力用のデジタル信号をうる。なお
、メモリ読出し制御手段６０とメモリ格納手段６６とか
らメモリ制御手段が、また、第１の比較判定手段６１、
差分手段６２および第２の比較判定手段６３とから比較
判定手段が夫々構成されている。
を、し勺変換する際に行なう手順を示すフローチャート
、第４図は直線補間の説明図である。第５図は第１図の
ＣＰＵ１０とＲＯＭ １１との内容を機能別に１とめた
一例の構成図であり、図において、６０はＲＡＭ １２
から必要なデータを読出すメモリ読出し制御手段、６１
はメモリ読出し制御手段６０により読出されたデータの
大小の比較判定を行なうＩＷＩの比較判定手段、６２は
第１の比較判定手段６１の出力信号を入力しデータの差
をとる差分手段、６３は差分手段６２の出力を入力して
差分同士の大小の比較判定を行なう＠２の比較判定手段
、６４は同じくメモリ読出し制御手段６０により読出さ
れたデータの大小の比較判定を行なう区間判定手段とし
ての第３の比較判定手段である。６５は第２の比較判定
手段６３もしくは第３の比較判定手段６４から出力され
る比較判定信号に基づいてＩ１０ボート１６を介してア
ナログマルチプレクサ５にスイッチ選択用の選択信号を
出力するスイッチ選択手段、６６はメモリ格納手段であ
り、Ａ／Ｄ変換器９から出力されるデジタル信号をＩ１
０ボート１７を介して取入れてスイッチ選択手段６５か
ら出力される選択信号に基づいてＲＡＭ１２に格納する
と共にその格納位置たとえばアドレス信号をメモリ読出
し制御手段６０にも出力する。６γは演算手段であり、
メモリ読出し制御手段６０によりＲＡＭ １２から読
出された演算用のデータを堰込んで所定の演算式に従っ
て演算を行ない真の出力用のデジタル信号をうる。なお
、メモリ読出し制御手段６０とメモリ格納手段６６とか
らメモリ制御手段が、また、第１の比較判定手段６１、
差分手段６２および第２の比較判定手段６３とから比較
判定手段が夫々構成されている。
次に、この実施例の動作について説明する。
まず、調整モード時について述べる。この調整モード時
においては、デジポル８が出力端子７に接続され、キー
ボード１３は入力端子１４に接伏される。調整者はキー
ボード１３によりマルチプレクサ５のスイッチＳｉを選
択して所定時間だけオンさせる（ステップ２０）。スイ
ッチＳ１がオンすることにより１分圧Ｖｉがデジポル８
に入力すると共に〜０変換器９にも入力する。ＣＰＵ
１０は、マルチプレクサ５のこの指定を認識し、め変換
指示信号を０変換器９に出力してＡ／Ｄ変換を実行させ
、入力電圧Ｖｉに対応するＡ／Ｄ変換値ＭｉをＡ／Ｄ変
換器９から受けてＲＡＭ１２に格納する。一方、調整者
はスイッチＳｔをオンにしたときデジポル８に表示され
る電圧Ｖｔを読取り、キーボード１３の指定によりマル
チプレクサ５のスイッチＳｍをオンにしたときの電圧Ｖ
ｉ＝Ｖｍ＝Ｖｚをデジポル８で読取り、電圧比デジタル
値められた電圧比デジタル値Ｎｉはキーボード１３によ
り入力されてＲＡＭ １２内に格納される（ステップ
２２）。調整者はｉ：＝１ 、２ 、・・・２用迄行な
ったかの判断を行ない１行なっていないと判断すれば長
テンプ２０に戻り、上述と同じ動作を行なう。これをＣ
ＰＵ１０をもって会話型に構成することも可能である。
においては、デジポル８が出力端子７に接続され、キー
ボード１３は入力端子１４に接伏される。調整者はキー
ボード１３によりマルチプレクサ５のスイッチＳｉを選
択して所定時間だけオンさせる（ステップ２０）。スイ
ッチＳ１がオンすることにより１分圧Ｖｉがデジポル８
に入力すると共に〜０変換器９にも入力する。ＣＰＵ
１０は、マルチプレクサ５のこの指定を認識し、め変換
指示信号を０変換器９に出力してＡ／Ｄ変換を実行させ
、入力電圧Ｖｉに対応するＡ／Ｄ変換値ＭｉをＡ／Ｄ変
換器９から受けてＲＡＭ１２に格納する。一方、調整者
はスイッチＳｔをオンにしたときデジポル８に表示され
る電圧Ｖｔを読取り、キーボード１３の指定によりマル
チプレクサ５のスイッチＳｍをオンにしたときの電圧Ｖ
ｉ＝Ｖｍ＝Ｖｚをデジポル８で読取り、電圧比デジタル
値められた電圧比デジタル値Ｎｉはキーボード１３によ
り入力されてＲＡＭ １２内に格納される（ステップ
２２）。調整者はｉ：＝１ 、２ 、・・・２用迄行な
ったかの判断を行ない１行なっていないと判断すれば長
テンプ２０に戻り、上述と同じ動作を行なう。これをＣ
ＰＵ１０をもって会話型に構成することも可能である。
Ｎ１（ｉ＝１．２．・・・＋ｍ）をすでＫＲＡＭ１２内
に格納したと判断した場合法ステソゲに進む。調整者が
キーボード１３によりテーブル表作成の命令をＣＰＵｌ
０に与えると、ＲＡＭ １２内に格納されている変換
値Ｍｉ（ｉ＝１ ＋ ２ ＋ ”’ ＋ ｍ ）および
電圧比Ｎｉ （ｉ＝１．２゜・・・＋ｍ）を順次に並び
変えてＲＡＭ １２内に（Ｍｉ。
に格納したと判断した場合法ステソゲに進む。調整者が
キーボード１３によりテーブル表作成の命令をＣＰＵｌ
０に与えると、ＲＡＭ １２内に格納されている変換
値Ｍｉ（ｉ＝１ ＋ ２ ＋ ”’ ＋ ｍ ）および
電圧比Ｎｉ （ｉ＝１．２゜・・・＋ｍ）を順次に並び
変えてＲＡＭ １２内に（Ｍｉ。
Ｎｔ）のテーブル表を作成する。これにより、調整モー
ドが完了され、完了時点においてはデジポル８２よびキ
ーボード１３が出力端子７２よび入力端子１４から取外
される。
ドが完了され、完了時点においてはデジポル８２よびキ
ーボード１３が出力端子７２よび入力端子１４から取外
される。
次に、Ａ／Ｄ変換モードについて述べる。まず。
アナログ量の被測定電圧ＶＩＮが入力端子６に印加され
る。ＣＰＵ１０は不図示の手段により開始信１−人力し
たのでマルチプレクサ５に選択信号を出してスイッチＳ
。を所定時間だけオンにする（ステップ３０）。これに
より、被測定電圧ＶＸＮはＡ／Ｄ変換器９によりめ変換
されて入力デジタル値Ｍ工ＮとなりＲＡＭ１２内に格納
される（ステップ３１）。
る。ＣＰＵ１０は不図示の手段により開始信１−人力し
たのでマルチプレクサ５に選択信号を出してスイッチＳ
。を所定時間だけオンにする（ステップ３０）。これに
より、被測定電圧ＶＸＮはＡ／Ｄ変換器９によりめ変換
されて入力デジタル値Ｍ工ＮとなりＲＡＭ１２内に格納
される（ステップ３１）。
ＣＰＵ１０はこの入力デジタル値ＭＩＮが調整モードも
しくは後述のように更新されたモードで区分したいずれ
の区間［Ｍｉ、Ｍｉ＋１）に入るかを求める（ステップ
３２）。このステップ３２については、メモリ読出し制
御手段６０はＲＡＭ１２内に格納されているめ変換値Ｍ
。＋ Ｍ １＋ 、＝ ｒ Ｍｍを大きさ例えば小さい
方から順次に取出す。この取出されたＡ／Ｄ変換値例え
ばＭｌは第１の比較判定手段６１により入力デジタル値
ＭＩＮと比較判定され、Ｊｌ）Ｍｉならば次の値Ｍ ｉ
＋１と比較判定される。ここで、ＭｘＮ＜ Ｍｉ＋１
であり、その大小関係は逆転するので、第１の比較判定
手段６１はＭｉ＜ＭｘＮ＜Ｍ であることを比較判
定し。
しくは後述のように更新されたモードで区分したいずれ
の区間［Ｍｉ、Ｍｉ＋１）に入るかを求める（ステップ
３２）。このステップ３２については、メモリ読出し制
御手段６０はＲＡＭ１２内に格納されているめ変換値Ｍ
。＋ Ｍ １＋ 、＝ ｒ Ｍｍを大きさ例えば小さい
方から順次に取出す。この取出されたＡ／Ｄ変換値例え
ばＭｌは第１の比較判定手段６１により入力デジタル値
ＭＩＮと比較判定され、Ｊｌ）Ｍｉならば次の値Ｍ ｉ
＋１と比較判定される。ここで、ＭｘＮ＜ Ｍｉ＋１
であり、その大小関係は逆転するので、第１の比較判定
手段６１はＭｉ＜ＭｘＮ＜Ｍ であることを比較判
定し。
ｉ ＋ １
求めていた区間は（Ｍｉ、Ｍｉ＋、：ｌであることがわ
かる。
かる。
第１の比較判定手段６１は入力デジタル値Ｍ工Ｎ。
区分下限値Ｍ１および区分上限値Ｍ を差分子ｉ＋１
段６２に出力する。差分手段６２は１Ｍｉ＋□−Ｍ工Ｎ
１およびｌ ＭＩＨ−Ｍｉ ｌ の夫々の差をとって第
２の比較判定手段６３に出力する。第２の比較判定手段
６３ではＩＭ、＋１−Ｍ工Ｎｌ＞ＩＭ工Ｈ−Ｍｉｌが成
立するか否かの比較判定を行なう（ステップ３３）。
１およびｌ ＭＩＨ−Ｍｉ ｌ の夫々の差をとって第
２の比較判定手段６３に出力する。第２の比較判定手段
６３ではＩＭ、＋１−Ｍ工Ｎｌ＞ＩＭ工Ｈ−Ｍｉｌが成
立するか否かの比較判定を行なう（ステップ３３）。
つまり、入力デジタル値ＭＩＮは区分下限値Ｍｉ寄りか
１区分上限値Ｍｉ＋１寄りかの判定が行なわれるわけで
ある。
１区分上限値Ｍｉ＋１寄りかの判定が行なわれるわけで
ある。
ステップ３３で肯定判定が行なわれれば、入力デジタル
値ＭＩＮは区分下限値Ｍｉ寄りなので、スイッチ選択手
段６５はマルチプレクサ５のスイッチＳｔを一定時間オ
ンにする。これにより、アナログ信号ｖ１がＡ／Ｄ変換
器９によりＡ／Ｄ変換されて変換値Ｍｉ′となる。この
Ｍ１′はメモリ格納手段６６により読込まれてＲＡＭ
１２内に格納される（ステップ３４）。
値ＭＩＮは区分下限値Ｍｉ寄りなので、スイッチ選択手
段６５はマルチプレクサ５のスイッチＳｔを一定時間オ
ンにする。これにより、アナログ信号ｖ１がＡ／Ｄ変換
器９によりＡ／Ｄ変換されて変換値Ｍｉ′となる。この
Ｍ１′はメモリ格納手段６６により読込まれてＲＡＭ
１２内に格納される（ステップ３４）。
メモリ読出し制御手段６０はＲＡＭ１２から今格納した
変換値Ｍｉと入力デジタル値ＭＩＮとを読出して第３の
比較判定手段６４に出力する。第３の比較判定手段６４
はＭｌ′≦ＭＩＮであるか否かの比較判定を行なう（ス
テップ３５）ｏ即ち、ＭＩＮが区分（Ｍｉ、Ｍｉ＋□〕
内に有りとのステップ３２における判定の検証が行なわ
れる。
変換値Ｍｉと入力デジタル値ＭＩＮとを読出して第３の
比較判定手段６４に出力する。第３の比較判定手段６４
はＭｌ′≦ＭＩＮであるか否かの比較判定を行なう（ス
テップ３５）ｏ即ち、ＭＩＮが区分（Ｍｉ、Ｍｉ＋□〕
内に有りとのステップ３２における判定の検証が行なわ
れる。
ステップ３５で肯定判定が行なわれれば、変換値Ｍｉと
して更新用変換値ＭｉがＲＡＭ１２に格納される（ステ
ップ３６）。次に％第３の比較判定手段６４の判定結果
を入力したスイッチ選択手段６５はマルチプレクサ５の
スイッチＳｉ＋１を所定時間だけオンさせる。これによ
り、アナログ信号ｖｉ＋１が〜０変換器９によりＡ／Ｄ
変換されて変換値Ｍ （ｉ＋ｘ ）’となる。メモリ格
納手段６６はこノＲ換値Ｍ （ｉ＋１ ）’を読込んで
変換値Ｍｉ＋１として更新用変換値Ｍ（Ｉ＋１）′をＲ
ＡＭ １２内に格納する（ステップ３７．ステップ３
８）。メモリ格納手段６６が変換値Ｍｉ’、Ｍ （１−
１−１）’をＲＡＭ１２に格納する際に、指定したアド
レス信号をメモリ読出し制御手段６０にも与えるので、
ディジタル変換値ＭＩＮは区分〔Ｍｉ２Ｍｉ＋１〕内に
あることがわかる（ステップ３９）。ここで、第４図を
見てもわかるように、横軸にめ変換値Ｍを、縦軸に電圧
比デジタル値Ｎをとっである。変換値Ｍ ｉに対応する
電圧比デジタル値はＮｉであり、変換値Ｍｉ ＋ １
に対応する電圧比デジタル値はＮ、＋１である。また
、入力デジタル値ＭＩＮに対応する入カミ正比デジタル
値ＮＩＮは直線Ａ上にあるので、これをＮＩＮとすれば
次式の直線補間式が成立する。
して更新用変換値ＭｉがＲＡＭ１２に格納される（ステ
ップ３６）。次に％第３の比較判定手段６４の判定結果
を入力したスイッチ選択手段６５はマルチプレクサ５の
スイッチＳｉ＋１を所定時間だけオンさせる。これによ
り、アナログ信号ｖｉ＋１が〜０変換器９によりＡ／Ｄ
変換されて変換値Ｍ （ｉ＋ｘ ）’となる。メモリ格
納手段６６はこノＲ換値Ｍ （ｉ＋１ ）’を読込んで
変換値Ｍｉ＋１として更新用変換値Ｍ（Ｉ＋１）′をＲ
ＡＭ １２内に格納する（ステップ３７．ステップ３
８）。メモリ格納手段６６が変換値Ｍｉ’、Ｍ （１−
１−１）’をＲＡＭ１２に格納する際に、指定したアド
レス信号をメモリ読出し制御手段６０にも与えるので、
ディジタル変換値ＭＩＮは区分〔Ｍｉ２Ｍｉ＋１〕内に
あることがわかる（ステップ３９）。ここで、第４図を
見てもわかるように、横軸にめ変換値Ｍを、縦軸に電圧
比デジタル値Ｎをとっである。変換値Ｍ ｉに対応する
電圧比デジタル値はＮｉであり、変換値Ｍｉ ＋ １
に対応する電圧比デジタル値はＮ、＋１である。また
、入力デジタル値ＭＩＮに対応する入カミ正比デジタル
値ＮＩＮは直線Ａ上にあるので、これをＮＩＮとすれば
次式の直線補間式が成立する。
メモリ読出し制御手段６０はＲＡＭ １２から入カデ
ジタル値ＭＩＮ、区分下限値Ｍｌ、区分上限値Ｍｉ＋１
、区分下限値Ｍｉに対応する電圧比デジタル値Ｎｉ、区
分上限値Ｍ に対応する電圧比デｉ＋１ ジタル値Ｎ を読出して演算手段６７に送出す１−１
−す る。演算手段６７は上述のデータを受けて＋１１式に従
って演算を行ない入力電圧比デジタル値ＮＩＮを演算す
る（ステップ５４）。
ジタル値ＭＩＮ、区分下限値Ｍｌ、区分上限値Ｍｉ＋１
、区分下限値Ｍｉに対応する電圧比デジタル値Ｎｉ、区
分上限値Ｍ に対応する電圧比デｉ＋１ ジタル値Ｎ を読出して演算手段６７に送出す１−１
−す る。演算手段６７は上述のデータを受けて＋１１式に従
って演算を行ない入力電圧比デジタル値ＮＩＮを演算す
る（ステップ５４）。
ステップ３５で否定判定が第３の比較判定手段６４によ
り行なわれた場合には、入力デジタル値ＭＩＮは区間（
Ｍｉｒ’ｉ＋１〕にあるとの判定が間違っており、入力
デジタル値ＭＩＮは区間［Ｍｉ。
り行なわれた場合には、入力デジタル値ＭＩＮは区間（
Ｍｉｒ’ｉ＋１〕にあるとの判定が間違っており、入力
デジタル値ＭＩＮは区間［Ｍｉ。
Ｍｉ＋１〕の前の区間ＣＭ、−１，Ｍｉ）にあるとの判
定が行なわれたことになる。そこで、変換値Ｍｉとして
更新用変換値Ｍｉ′がＲＡＭ １２内に格納される（
ステップ４０）。次に、スイッチ５ｉ−１を所定時間オ
ンしてＡ／Ｄ変換器９から変換値Ｍ（ｉ 、／を読込み
、ＲＡＭ １２に変換値Ｍ１−１として更新用Ｒ換値
Ｍ（ｉ−１）’を格納する。入力デジタル値Ｍ工Ｎは区
間［’Ｍｉ １１Ｍｔ：］にありと判断される（ステッ
プ４３）。直線補間式により入力電圧比デジタル値ＮＩ
Ｎが演算される（ステップ５４）。
定が行なわれたことになる。そこで、変換値Ｍｉとして
更新用変換値Ｍｉ′がＲＡＭ １２内に格納される（
ステップ４０）。次に、スイッチ５ｉ−１を所定時間オ
ンしてＡ／Ｄ変換器９から変換値Ｍ（ｉ 、／を読込み
、ＲＡＭ １２に変換値Ｍ１−１として更新用Ｒ換値
Ｍ（ｉ−１）’を格納する。入力デジタル値Ｍ工Ｎは区
間［’Ｍｉ １１Ｍｔ：］にありと判断される（ステッ
プ４３）。直線補間式により入力電圧比デジタル値ＮＩ
Ｎが演算される（ステップ５４）。
この時に用いる直線補間式は下式のようになる。
ステップ３３において、第２の比較判定手段６３が否定
判定した場合には、入力デジタル値Ｍ工、は区分上限値
Ｍ 寄りにあることが判定される。
判定した場合には、入力デジタル値Ｍ工、は区分上限値
Ｍ 寄りにあることが判定される。
ｉ十１
第２の比較判定手段６３より判定結果を入力したスイッ
チ選択手段６５はスイッチＳ を所定時間だけオンす
る。これにより、アナログ電圧■ｉ＋１はめ変換器９に
よりめ変換されて変換値Ｍ（１＋１）’となり、この変
換値Ｍ（ｉ−ｚ）’はメモリ格納手段６６を介してＲＡ
Ｍ１２内に格納される（ステップ４４）。入力デジタル
値ＭＩＮと変換値Ｍ（ｉ＋１）’とがメモリ読出し制御
手段６０によりＲＡＭ１２から読出されて第３の比較判
定手段６４に送出される。第３の比較判定手段６４では
Ｍ ｘ ＩＭ （ｉ−Ｈ）’であるか否かの判定を行な
う（ステップ４５）。
チ選択手段６５はスイッチＳ を所定時間だけオンす
る。これにより、アナログ電圧■ｉ＋１はめ変換器９に
よりめ変換されて変換値Ｍ（１＋１）’となり、この変
換値Ｍ（ｉ−ｚ）’はメモリ格納手段６６を介してＲＡ
Ｍ１２内に格納される（ステップ４４）。入力デジタル
値ＭＩＮと変換値Ｍ（ｉ＋１）’とがメモリ読出し制御
手段６０によりＲＡＭ１２から読出されて第３の比較判
定手段６４に送出される。第３の比較判定手段６４では
Ｍ ｘ ＩＭ （ｉ−Ｈ）’であるか否かの判定を行な
う（ステップ４５）。
即ち、この判定は、ＭＩＮが区間［Ｍ １１ Ｍｉ−４
−１］内にあるとのステップ３２での先の判定が正しい
か否かの検証である。
−１］内にあるとのステップ３２での先の判定が正しい
か否かの検証である。
ステップ４５において肯定判定が行なわれた場合は先の
判定が正しいとの検証が行なわれたことになる。変換値
Ｍｉ＋１として更新用変換値”（ｉ十Ｂ’をＲＡＭ
１２内に格納する（ステップ４６）０次に、スイッチＳ
ｉを所定時間オンさせて、め変換器９による更新用変換
値Ｍｉ′を読込んで、変換値ＭｉとしてＲＡＭ １２
内に格納する（ステップ４７、ステップ４８ン。入力デ
ジタル値ＭＩＮは区間［Ｍｉ、Ｍｉ＋１Ｅ内にあると判
断される（ステップ４９）。＋１１式の直線補間式が用
いられて演算手段６Ｔにより入力電圧比デジタル値ＮＩ
Ｈの演算が行なわれる（ステップ５４〕。
判定が正しいとの検証が行なわれたことになる。変換値
Ｍｉ＋１として更新用変換値”（ｉ十Ｂ’をＲＡＭ
１２内に格納する（ステップ４６）０次に、スイッチＳ
ｉを所定時間オンさせて、め変換器９による更新用変換
値Ｍｉ′を読込んで、変換値ＭｉとしてＲＡＭ １２
内に格納する（ステップ４７、ステップ４８ン。入力デ
ジタル値ＭＩＮは区間［Ｍｉ、Ｍｉ＋１Ｅ内にあると判
断される（ステップ４９）。＋１１式の直線補間式が用
いられて演算手段６Ｔにより入力電圧比デジタル値ＮＩ
Ｈの演算が行なわれる（ステップ５４〕。
ステップ４５において否定判定が行なわれたとぎには先
のステップ３２における判定が間違いであることが判明
した。従って、 ＭＩＮは区間〔Ｍｉ。
のステップ３２における判定が間違いであることが判明
した。従って、 ＭＩＮは区間〔Ｍｉ。
Ｍｉ＋１１より上の区間ＣＭ、＋１．Ｍ、＋２Ｅ内にあ
ることが判定されたことになる。更新用変換値Ｍ（ｉ＋
、）は変換値Ｍ（ｉ−Ｈ）としてＲＡＭ１２内に格納さ
れる（ステップ５０）。次に、スイッチＳｉ＋２を所定
時間オンさせて、ＩＶＤ変換器９により変換値Ｍ（ｉ＋
２）’を出力させ、この更新用変換値Ｍ（ｉ＋２）’を
読込んで変換値Ｍ１＋２としてＲＡＭ １２内に格納す
る（ステップ５１．ステップ５２）。
ることが判定されたことになる。更新用変換値Ｍ（ｉ＋
、）は変換値Ｍ（ｉ−Ｈ）としてＲＡＭ１２内に格納さ
れる（ステップ５０）。次に、スイッチＳｉ＋２を所定
時間オンさせて、ＩＶＤ変換器９により変換値Ｍ（ｉ＋
２）’を出力させ、この更新用変換値Ｍ（ｉ＋２）’を
読込んで変換値Ｍ１＋２としてＲＡＭ １２内に格納す
る（ステップ５１．ステップ５２）。
入力デジタル値Ｍ工Ｎは区間〔Ｍｌ ＋ １ ＋ Ｍｉ
＋ ２ 〕内にありと判断される（ステップ５３）。
＋ ２ 〕内にありと判断される（ステップ５３）。
直線補間式により入力デジタル値に対応する入力電圧比
デジタル値ＮＸＮが演算手段６７により演算される（ス
テップ５４）。この直線補間式は下式のようになる。
デジタル値ＮＸＮが演算手段６７により演算される（ス
テップ５４）。この直線補間式は下式のようになる。
・・・・・・ （３）
ステップ５４において被測定電圧ＶＩＨに対応する正確
な電圧比デジタル値ＮＩＮが演算された後、変換用最大
デジタル値がメモリ読出し制御手段６０によりＲＡＭ１
２から読出されて演算手段６Ｔに出力される。演算手段
６γはさらに入力電圧比デジタルＮ工Ｎに変換用最大デ
ジタル値ＭＭＡＸを掛算し、小数点以下切上げ、もしく
は切下げ等を行なって被測定電圧ＶＩＮに対する真のデ
ジタル値ＭＯＵＴとして出力する。なお、この出力デジ
タル値ＭｏＵＴはＣＰＵ１０に、ｔ、ｖＲＡＭ１２内に
格納し、外部から要求があった時に読出して出力するよ
う、にしてもよいし、ＣＰＵ １０から直接Ｉ１０ポ
ート１５を介して端子１４に接続されたデジタル表示器
等により表示してもよい。この一連のＡ／Ｄ変換モード
を繰返して行なうことにより所望のＡ／Ｄ変換を繰返し
て行なうことができる。
な電圧比デジタル値ＮＩＮが演算された後、変換用最大
デジタル値がメモリ読出し制御手段６０によりＲＡＭ１
２から読出されて演算手段６Ｔに出力される。演算手段
６γはさらに入力電圧比デジタルＮ工Ｎに変換用最大デ
ジタル値ＭＭＡＸを掛算し、小数点以下切上げ、もしく
は切下げ等を行なって被測定電圧ＶＩＮに対する真のデ
ジタル値ＭＯＵＴとして出力する。なお、この出力デジ
タル値ＭｏＵＴはＣＰＵ１０に、ｔ、ｖＲＡＭ１２内に
格納し、外部から要求があった時に読出して出力するよ
う、にしてもよいし、ＣＰＵ １０から直接Ｉ１０ポ
ート１５を介して端子１４に接続されたデジタル表示器
等により表示してもよい。この一連のＡ／Ｄ変換モード
を繰返して行なうことにより所望のＡ／Ｄ変換を繰返し
て行なうことができる。
第６図はこの発明の他の一実施例を示し１図において、
同一符号は同一部分を示し、７０はデジポル８の出力を
入カレ入力端子１４に演算結果を出力するマイクロコン
ピュータであり、調整モード時にデジポル８の出力を入
力して電圧比デジタル値Ｎ１（ｔ＝１．２・・・ｔ ｍ
）を逐次に演算してＣＰＵ１０側に出力する。即ち、
調整モード時において、＄１の実施例では調整者が電圧
比デジタル値Ｎｉを一々計算してキーボードにより入力
したが、この実施例では調整を自動的に行なってしまう
。その他の構成およびＡ／Ｄ変換方法については第１の
実施例と同じである。
同一符号は同一部分を示し、７０はデジポル８の出力を
入カレ入力端子１４に演算結果を出力するマイクロコン
ピュータであり、調整モード時にデジポル８の出力を入
力して電圧比デジタル値Ｎ１（ｔ＝１．２・・・ｔ ｍ
）を逐次に演算してＣＰＵ１０側に出力する。即ち、
調整モード時において、＄１の実施例では調整者が電圧
比デジタル値Ｎｉを一々計算してキーボードにより入力
したが、この実施例では調整を自動的に行なってしまう
。その他の構成およびＡ／Ｄ変換方法については第１の
実施例と同じである。
な：ｊ？、上記実施例において、ステップ３６とステッ
プ４０は１つのステップとしてステップ３４とステップ
３５との間に介在させてもよい。筐た、ステップ４６と
ステップ５０を１つのステップとしてステップ４４とス
テップ４５との間に介在させてもよいことは勿論である
。
プ４０は１つのステップとしてステップ３４とステップ
３５との間に介在させてもよい。筐た、ステップ４６と
ステップ５０を１つのステップとしてステップ４４とス
テップ４５との間に介在させてもよいことは勿論である
。
なお、上記各実施例では電圧比デジタル値ＮｉをＲＡＭ
ｊ２に予め格納したが、この発明はこの他にも予め理想
的なＡ／Ｄ変換の直線性を有する入出力特性図表を作成
するかもしくはこの特性図表の関係をマイクロコンピュ
ータに記憶させておき、デジポルで読取った電圧Ｖｉ（
ｉ＝１．２．・・・。
ｊ２に予め格納したが、この発明はこの他にも予め理想
的なＡ／Ｄ変換の直線性を有する入出力特性図表を作成
するかもしくはこの特性図表の関係をマイクロコンピュ
ータに記憶させておき、デジポルで読取った電圧Ｖｉ（
ｉ＝１．２．・・・。
ｍ）に対応するデジタル値を特性図表からもしくはマイ
クロコンピュータの演算から割出してデジタル値Ｄ ｔ
（ｉ ＝ １ 、２ 、− 、 ｍ ）を出して、Ｄ
Ｉをキーボードもしくはマイクロコンピュータにより入
力し、ＣＰＵによりＲＡＭ内に（Ｄｌ、Ｍｉ）（但り、
、 ｉ＝ｔ 、 ２ 、・・・＋ ｍ ）のテーブル
表を作成しておく。このようにすれば直線補開式により
直接出力デジタル値ＭＯＵＴを演算できる。例えば入力
デジタル値Ｍ工Ｎが区間（Ｍ Ｄｒ Ｍ Ｕ：］にある
と上述のようにして判定され、ＭＤに対応するＤｉをＤ
Ｄとし、ＭＵに対応するＤｉをＤＵとすると。
クロコンピュータの演算から割出してデジタル値Ｄ ｔ
（ｉ ＝ １ 、２ 、− 、 ｍ ）を出して、Ｄ
Ｉをキーボードもしくはマイクロコンピュータにより入
力し、ＣＰＵによりＲＡＭ内に（Ｄｌ、Ｍｉ）（但り、
、 ｉ＝ｔ 、 ２ 、・・・＋ ｍ ）のテーブル
表を作成しておく。このようにすれば直線補開式により
直接出力デジタル値ＭＯＵＴを演算できる。例えば入力
デジタル値Ｍ工Ｎが区間（Ｍ Ｄｒ Ｍ Ｕ：］にある
と上述のようにして判定され、ＭＤに対応するＤｉをＤ
Ｄとし、ＭＵに対応するＤｉをＤＵとすると。
となる。（４）式の演算をステップ５４２よび同５５の
代りに１ステツプで行なえばよい。
代りに１ステツプで行なえばよい。
以上説明したように、この発明によれば、精度の劣るし
かも低置なＡ／Ｄ変換器を利用しても直線補間を利用し
た較正を行なうことにより、非直線性誤差を非常に小き
くすることができしかもＡ／Ｄ変換する毎に直線補間に
利用するＡ／Ｄ変換した区間上限値２よび区間下限値を
更新するので経年変化および温度変化にも十分対応した
精度の高いＡ／Ｄ変換を行なうことができる効果を有す
るものである。
かも低置なＡ／Ｄ変換器を利用しても直線補間を利用し
た較正を行なうことにより、非直線性誤差を非常に小き
くすることができしかもＡ／Ｄ変換する毎に直線補間に
利用するＡ／Ｄ変換した区間上限値２よび区間下限値を
更新するので経年変化および温度変化にも十分対応した
精度の高いＡ／Ｄ変換を行なうことができる効果を有す
るものである。
第１図はこの発明の一実施例を示す回路構成図。
第２図は調整モードによりデータを第１図に示したＲＡ
Ｍに予め格納する手順を示すフロー図、第３図は第１図
に示したＣＰＵの手順を示すフローチャート、第４図は
直線補間の状態を示す説明図。 第５図は第１図に示したＣＰＵの機能別に構成した一例
のブロック図、第６図はこの発明の他の一実施例を示す
回路構成図、第７図は従来のＡ／Ｄ変換器の入出力特性
を示す図である。 図において、１は電源、２は抵抗、３はツェナーダイオ
ード、４□、４５．・・・、４ｍは分圧用抵抗、５はア
ナログマルチプレクサ、Ｓｏ−Ｓｍは内部スイッチ、７
はＡ／Ｄ変換器、１０はＣＰＵ、１１はＲＯＭ、１２は
ＲＡＭ、１５〜１８はＩ１０ポート、６０はメモリ読出
し制御手段、６１は第１の比較判定手段、６２は差分手
段、６３は第２の比較判足手段、６４は第３の比較判定
手段（区間判定手段）、６５はスイッチ選択手段、６６
はメモリ格納手段。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 山武ハネウェル株式会社１′Ｔ、−・
１ 代理人 弁理士 １） 澤 博 昭“（外
２名）−−− 第４図 Ｍ２ ＭＩＮ Ｍ２・Ｉ Ｍ□ 第５図 （１７）かう
（１６）へ、第６図 第７図 ＩＮ − 手続補正書（方式） ％式％ １、事件の表示 特願昭６０−１６７４９１号２、
発明の名称 Ａ／Ｄ変換方法およびＡ／Ｄ変換器 ３、補正をする者 事件との関係 特許出願人 名 称 （６６６）山武ノ・ネウエル株式会社４
、代 理 人 郵便番号 １０５住 所 東
京都港区西新橋１丁目４番１０号第３森ビル３階 １補正命令の日付 昭和６０年１０月２９日 ６、補正の対象 （１）Ｈ書の発明の名称の欄 （２）明７！ＩＩ書の発明の名称の一欄７、補正の内容 （１）別砥の通シ願書の発明の名称を補正する。 （２）明Ｍｆｉ書の発明の名称をｒ Ａ／Ｄ変換方法お
よびＡ／Ｄ変換器」と補正する。 以上
Ｍに予め格納する手順を示すフロー図、第３図は第１図
に示したＣＰＵの手順を示すフローチャート、第４図は
直線補間の状態を示す説明図。 第５図は第１図に示したＣＰＵの機能別に構成した一例
のブロック図、第６図はこの発明の他の一実施例を示す
回路構成図、第７図は従来のＡ／Ｄ変換器の入出力特性
を示す図である。 図において、１は電源、２は抵抗、３はツェナーダイオ
ード、４□、４５．・・・、４ｍは分圧用抵抗、５はア
ナログマルチプレクサ、Ｓｏ−Ｓｍは内部スイッチ、７
はＡ／Ｄ変換器、１０はＣＰＵ、１１はＲＯＭ、１２は
ＲＡＭ、１５〜１８はＩ１０ポート、６０はメモリ読出
し制御手段、６１は第１の比較判定手段、６２は差分手
段、６３は第２の比較判足手段、６４は第３の比較判定
手段（区間判定手段）、６５はスイッチ選択手段、６６
はメモリ格納手段。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 山武ハネウェル株式会社１′Ｔ、−・
１ 代理人 弁理士 １） 澤 博 昭“（外
２名）−−− 第４図 Ｍ２ ＭＩＮ Ｍ２・Ｉ Ｍ□ 第５図 （１７）かう
（１６）へ、第６図 第７図 ＩＮ − 手続補正書（方式） ％式％ １、事件の表示 特願昭６０−１６７４９１号２、
発明の名称 Ａ／Ｄ変換方法およびＡ／Ｄ変換器 ３、補正をする者 事件との関係 特許出願人 名 称 （６６６）山武ノ・ネウエル株式会社４
、代 理 人 郵便番号 １０５住 所 東
京都港区西新橋１丁目４番１０号第３森ビル３階 １補正命令の日付 昭和６０年１０月２９日 ６、補正の対象 （１）Ｈ書の発明の名称の欄 （２）明７！ＩＩ書の発明の名称の一欄７、補正の内容 （１）別砥の通シ願書の発明の名称を補正する。 （２）明Ｍｆｉ書の発明の名称をｒ Ａ／Ｄ変換方法お
よびＡ／Ｄ変換器」と補正する。 以上
Claims (2)
- （１）所定範囲のアナログ電圧の所定数の分圧を内蔵Ａ
／Ｄ変換器によりＡ／Ｄ変換したＡ／Ｄ変換値とこのＡ
／Ｄ変換値に対応させ被測定電圧をＡ／Ｄ変換する際に
出力用デジタル値を演算するために用いるデジタルデー
タとを予め記憶しておき、前記被測定電圧をＡ／Ｄ変換
して入力デジタル値とし、前記Ａ／Ｄ変換値により区分
された区間の内いずれの区間が前記入力デジタル値を含
むか前記Ａ／Ｄ変換値を順次に前記入力デジタル値と比
較判定し、前記入力デジタル値が前記比較判定結果によ
り抽出された当該区間を定めているＡ／Ｄ変換値である
一対の区間値のいずれに近いかを比較判定し、この比較
判定結果により判定された前記区間値の１つに対応した
前記分圧の１つをＡ／Ｄ変換して共通区間値として更新
し、この更新した前記共通区間値と前記入力デジタル値
との大きさを比較判定し、この比較判定結果により前記
入力デジタル値の属する区間を定め、前記共通区間値と
対になつた前記定められた区間値の１つに対応した前記
分圧の１つをＡ／Ｄ変換して更新し、前記定められた区
間の前記更新した区間値に対応した前記デジタルデータ
の内の所要データを読出し、前記更新した区間値、前記
所要データおよび前記入力デジタル値に基づいて直線補
間による比例関係により前記入力デジタル値に対応する
前記出力用のデジタル値を演算してデジタル信号として
出力することを特徴とするＡ／Ｄ変換方法。 - （２）所定のスパンのアナログ電圧を所定数だけ分圧し
て出力する分圧手段と、被測定電圧および前記分圧のい
ずれか１つの電圧を入力した選択信号により出力するス
イッチ手段と、このスイッチ手段により出力されるアナ
ログ電圧をＡ／Ｄ変換するＡ／Ｄ変換手段と、前記選択
信号を出力するスイッチ選択手段と、前記分圧に対して
比例関係を有し且つ前記分圧に対応したデジタルデータ
と前記分圧を前記Ａ／Ｄ変換手段によりＡ／Ｄ変換した
Ａ／Ｄ変換値とを対応させて予め記憶しているメモリ手
段と、前記スイッチ選択手段の入出力側、前記Ａ／Ｄ変
換手段の出力側および前記メモリ手段に接続され前記メ
モリ手段からデータを読出したり前記メモリ手段にデー
タを格納することが可能なメモリ制御手段と、前記スイ
ッチ選択手段と前記メモリ制御手段に接続され前記被測
定電圧を前記Ａ／Ｄ変換器によりＡ／Ｄ変換した入力デ
ジタル値と入力した前記Ａ／Ｄ変換値との大きさを比較
判定して前記Ａ／Ｄ変換値により区分された区間の内前
記入力デジタル値の属する当該区間を割出し前記入力デ
ジタル値が当該区間の上限もしくは下限の区間値のいず
れに近いかを比較判定する比較判定手段と、前記スイッ
チ選択手段と前記メモリ制御手段に接続され前記比較判
定結果により前記Ａ／Ｄ変換器によりＡ／Ｄ変換して更
新した１つの区間値と前記入力デジタル値との大きさを
比較判定して前記入力デジタル値が属する区間を定める
区間判定手段と、前記メモリ制御手段に接続され前記定
められた区間の更新された一対の区間値とこの区間値に
対応する前記デジタルデータの所要のデータとに基づい
て直線補間による比例関係により前記デジタル値に対応
する出力用デジタル値を演算してデジタル信号として出
力する演算手段とを備えたＡ／Ｄ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60167491A JPS6229318A (ja) | 1985-07-31 | 1985-07-31 | Ａ／ｄ変換方法およびａ／ｄ変換器 |
| US06/887,855 US4721944A (en) | 1985-07-31 | 1986-07-21 | Analog-to-digital conversion method and an analog-to-digital converter utilizing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60167491A JPS6229318A (ja) | 1985-07-31 | 1985-07-31 | Ａ／ｄ変換方法およびａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6229318A true JPS6229318A (ja) | 1987-02-07 |
Family
ID=15850663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60167491A Pending JPS6229318A (ja) | 1985-07-31 | 1985-07-31 | Ａ／ｄ変換方法およびａ／ｄ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4721944A (ja) |
| JP (1) | JPS6229318A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457826A (en) * | 1987-08-28 | 1989-03-06 | Anritsu Meter | A/d converter |
| JPH02504459A (ja) * | 1988-05-23 | 1990-12-13 | ヒユーズ・エアクラフト・カンパニー | 較正付きサブレンジアナログデジタル変換器 |
| JPH03276968A (ja) * | 1989-09-19 | 1991-12-09 | Ikegami Tsushinki Co Ltd | 非線形量子化回路の誤差補正方法および回路 |
| WO2007074673A1 (ja) * | 2005-12-28 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | アナログデジタル変換装置とそれを用いた車両用電源装置 |
| JP2009055484A (ja) * | 2007-08-28 | 2009-03-12 | Panasonic Electric Works Co Ltd | Ａ／ｄ変換ユニット |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3709805A1 (de) * | 1987-03-25 | 1988-10-13 | Kloeckner Moeller Elektrizit | Verarbeitungsmodul zur erfassung analoger eingangsgroessen, insbesondere fuer mikroprozessorsysteme und speicherprogrammierbare steuerungen |
| US5341089A (en) * | 1992-03-27 | 1994-08-23 | Tandy Corporation | Voltage to decibel converter having partial table lookup |
| JP3979358B2 (ja) * | 2003-07-22 | 2007-09-19 | 株式会社デンソー | Ａ／ｄ変換出力データの非直線性補正装置 |
| US7310058B2 (en) * | 2005-07-13 | 2007-12-18 | Texas Instruments (India) Private Limited Texas Instruments Incorporated | Reducing the time to convert an analog input sample to a digital code in an analog to digital converter (ADC) |
| US7443330B2 (en) * | 2006-06-08 | 2008-10-28 | Monolithic Power Systems, Inc. | Method of 1-bit hysteretic control in N-bit A/D conversion |
| KR20080083404A (ko) * | 2007-03-12 | 2008-09-18 | 삼성전자주식회사 | 전자장치 및 그 제어방법 |
| CN102624390A (zh) * | 2012-03-28 | 2012-08-01 | 东南大学 | 基于制约竞争计数码的高速并联a/d转换器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127419A (ja) * | 1983-01-12 | 1984-07-23 | Hitachi Ltd | Ａｄ変換器 |
| JPS59212023A (ja) * | 1983-05-18 | 1984-11-30 | Hitachi Ltd | Ａｄ変換器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4338589A (en) * | 1979-02-13 | 1982-07-06 | Hewlett-Packard Company | Autocalibration of compressed A/D converter |
| US4300203A (en) * | 1979-10-19 | 1981-11-10 | Beckman Instruments, Inc. | Method and means for operating logarithmic circuits |
| JPS5753145A (en) * | 1980-09-16 | 1982-03-30 | Sony Tektronix Corp | Calibrator for analogue-digital converter |
-
1985
- 1985-07-31 JP JP60167491A patent/JPS6229318A/ja active Pending
-
1986
- 1986-07-21 US US06/887,855 patent/US4721944A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127419A (ja) * | 1983-01-12 | 1984-07-23 | Hitachi Ltd | Ａｄ変換器 |
| JPS59212023A (ja) * | 1983-05-18 | 1984-11-30 | Hitachi Ltd | Ａｄ変換器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457826A (en) * | 1987-08-28 | 1989-03-06 | Anritsu Meter | A/d converter |
| JPH02504459A (ja) * | 1988-05-23 | 1990-12-13 | ヒユーズ・エアクラフト・カンパニー | 較正付きサブレンジアナログデジタル変換器 |
| JPH03276968A (ja) * | 1989-09-19 | 1991-12-09 | Ikegami Tsushinki Co Ltd | 非線形量子化回路の誤差補正方法および回路 |
| WO2007074673A1 (ja) * | 2005-12-28 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | アナログデジタル変換装置とそれを用いた車両用電源装置 |
| JP2007180972A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | アナログデジタル変換装置とそれを用いた車両用電源装置 |
| JP2009055484A (ja) * | 2007-08-28 | 2009-03-12 | Panasonic Electric Works Co Ltd | Ａ／ｄ変換ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| US4721944A (en) | 1988-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4222107A (en) | Method and apparatus for automatically calibrating a digital to analog converter | |
| US4272760A (en) | Self-calibrating digital to analog conversion system and method | |
| US5361067A (en) | Digital linearization calibration for analog to digital converter | |
| JPS6229318A (ja) | Ａ／ｄ変換方法およびａ／ｄ変換器 | |
| US5870041A (en) | Analog-to-digital converter with digital compensation | |
| US4835535A (en) | Digital-to-analog converting apparatus equipped with calibrating function | |
| JPS62206455A (ja) | 電圧測定器用分圧器 | |
| JP3244212B2 (ja) | ディジタル測定器 | |
| JP2000201074A (ja) | Ａ／ｄ変換回路 | |
| JPH03179919A (ja) | アナログディジタル変換装置 | |
| JP2870764B2 (ja) | 自動校正機能付電流測定装置 | |
| US6549149B2 (en) | Method and device for detecting signals | |
| JPH09119853A (ja) | センサーの出力値の補正方法および装置 | |
| JPS59133728A (ja) | Ａ／ｄ変換器 | |
| JPS6259492B2 (ja) | ||
| JPS5913418A (ja) | 信号処理装置 | |
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| JPH07151612A (ja) | 測温抵抗体を用いた温度測定装置 | |
| JPH01316025A (ja) | アナログ−ディジタル変換器 | |
| JP2000162251A (ja) | 電圧測定装置及び電圧測定方法 | |
| JP2000338142A (ja) | デジタル測定方法と装置 | |
| KR910000429Y1 (ko) | 디지탈 전압측정기 | |
| JPS5830176Y2 (ja) | マルチレンジ計測器のゼロ点自動補正式レンジ切換装置 | |
| JPS6333377Y2 (ja) | ||
| JPH05227028A (ja) | アナログ・ディジタル変換回路 |