JPH01316025A - アナログ−ディジタル変換器 - Google Patents
アナログ−ディジタル変換器Info
- Publication number
- JPH01316025A JPH01316025A JP31120388A JP31120388A JPH01316025A JP H01316025 A JPH01316025 A JP H01316025A JP 31120388 A JP31120388 A JP 31120388A JP 31120388 A JP31120388 A JP 31120388A JP H01316025 A JPH01316025 A JP H01316025A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- constant current
- correction
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 239000006185 dispersion Substances 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は直並列型アナログ−ディジタル（Ａ／Ｄ）コン
バータに関し、特にその精度を自己補正するＡ／Ｄコン
バータに関する。
バータに関し、特にその精度を自己補正するＡ／Ｄコン
バータに関する。
従来用いられていた直並列型Ａ／Ｄコンバータは第３図
に示した構成になっていた。すなわちアナ冒グ入力信号
のある瞬時値をサンプルホールド回路１でサンプリング
し、保持する。この保持されたアナログ入力を第一の並
列型Ａ／Ｄコンバータ（以下Ａ／ＤＩと略す）２により
上位ｍビットをＡ／Ｄ変換するとともにＡ／Ｄ１のディ
ジタル出力をＤ／Ａコンバータ３８によりＤ／Ａ変換し
、先のサンプルホールド回路１で一定に保持されたアナ
ラグ入力とＤ／Ａコンバータ３８より出力されたアナロ
グ信号との差を差動増幅回路３によりとる。差動増幅回
路３からの出力は第２の並列型Ａ／Ｄコンバータ（以下
Ａ／Ｄ２と略す）４により下位ｎビットをＡ／Ｄ変換さ
せる。Ａ／Ｄ １ 。
に示した構成になっていた。すなわちアナ冒グ入力信号
のある瞬時値をサンプルホールド回路１でサンプリング
し、保持する。この保持されたアナログ入力を第一の並
列型Ａ／Ｄコンバータ（以下Ａ／ＤＩと略す）２により
上位ｍビットをＡ／Ｄ変換するとともにＡ／Ｄ１のディ
ジタル出力をＤ／Ａコンバータ３８によりＤ／Ａ変換し
、先のサンプルホールド回路１で一定に保持されたアナ
ラグ入力とＤ／Ａコンバータ３８より出力されたアナロ
グ信号との差を差動増幅回路３によりとる。差動増幅回
路３からの出力は第２の並列型Ａ／Ｄコンバータ（以下
Ａ／Ｄ２と略す）４により下位ｎビットをＡ／Ｄ変換さ
せる。Ａ／Ｄ １ 。
Ａ／Ｄ２の出力から（ｍ＋ｎ）ビットのディジタル出力
が得られる。以下同様にして、次のアナログ入力信号の
瞬時値をサンプリング保持することにより、次のＡ／Ｄ
変換動作を行なう。
が得られる。以下同様にして、次のアナログ入力信号の
瞬時値をサンプリング保持することにより、次のＡ／Ｄ
変換動作を行なう。
また、このような直並列型Ａ／Ｄコンバータに含まれる
Ｄ／Ａコンバータの出力回路の一例を第４図に示した。
Ｄ／Ａコンバータの出力回路の一例を第４図に示した。
′すなわち（ｍ＋ｎ）ビットの精度をもった定電流源を
必要個数並べ入力のディジタル信号に応じて、定電流源
の下に設けた差動回路を必要個数ＯＮさせるものである
。
必要個数並べ入力のディジタル信号に応じて、定電流源
の下に設けた差動回路を必要個数ＯＮさせるものである
。
第３図、第４図において、１はサンプルホールド回路、
２はｍビットのＡ／ＤコンバータＡ／Ｄ１．３は増１ｍ
回路、４はｎビットのＡ／ＤコンバータＡ／Ｄ２．３８
はＤ／Ａコンバータ、４２〜４４は定電流源回路、４５
〜５０は差動回路、３９〜４１．５１は抵抗である。
２はｍビットのＡ／ＤコンバータＡ／Ｄ１．３は増１ｍ
回路、４はｎビットのＡ／ＤコンバータＡ／Ｄ２．３８
はＤ／Ａコンバータ、４２〜４４は定電流源回路、４５
〜５０は差動回路、３９〜４１．５１は抵抗である。
前述した従来のＡ／Ｄコンバータの精度は内蔵されるＤ
／Ａコンバータの精度に依存するところが大きい。しか
し第４図を見るとわかるように従来のＤ／Ａコンバータ
の出力回路における定電流源の相対精度は拡散状況及び
レイアウトによって決まってしまいできあがったものに
対してその相対精度は固定であり補正することができな
いという欠点がある。
／Ａコンバータの精度に依存するところが大きい。しか
し第４図を見るとわかるように従来のＤ／Ａコンバータ
の出力回路における定電流源の相対精度は拡散状況及び
レイアウトによって決まってしまいできあがったものに
対してその相対精度は固定であり補正することができな
いという欠点がある。
本発明は、従来の問題点を改善するための直並列型Ａ／
Ｄコンバータを提供するものである。つまり、本発明は
内部に補正回路付きＤ／Ａコンバータとその補正回路を
制御させるための回路及びスイッチを有することを特徴
とする。また、前記補正回路付きＤ／Ａコンバータは、
補正の手段として、その出力回路の定電流源において、
基本となる定電流回路を設け、それと同一の電流値をも
つ定電流源を必要個数並列に並べ、その定電流源の上に
基本となる定電流回路に有する抵抗と同一の抵抗値をも
つ抵抗と、その抵抗に対してｌ／１０はどの小さい抵抗
値をもつ補正用抵抗を補正の範囲に応じて必要個数直列
に並べ、その補正用抵抗に並列に、その補正用抵抗を制
御させるスイッチ回路を有することを特徴としている。
Ｄコンバータを提供するものである。つまり、本発明は
内部に補正回路付きＤ／Ａコンバータとその補正回路を
制御させるための回路及びスイッチを有することを特徴
とする。また、前記補正回路付きＤ／Ａコンバータは、
補正の手段として、その出力回路の定電流源において、
基本となる定電流回路を設け、それと同一の電流値をも
つ定電流源を必要個数並列に並べ、その定電流源の上に
基本となる定電流回路に有する抵抗と同一の抵抗値をも
つ抵抗と、その抵抗に対してｌ／１０はどの小さい抵抗
値をもつ補正用抵抗を補正の範囲に応じて必要個数直列
に並べ、その補正用抵抗に並列に、その補正用抵抗を制
御させるスイッチ回路を有することを特徴としている。
本発明の実施例として第１，２図を参照しつつ説明する
。
。
第１，２図は本発明の実施例であり、第３，４図と同一
のものには同一番号をふり説明を省略する。第１，２図
において５は補正回路付きＤ／Ａ。
のものには同一番号をふり説明を省略する。第１，２図
において５は補正回路付きＤ／Ａ。
６はＤ／Ａ補正制御回路、７〜９はスイッチ、１０〜１
３は定電流源回路、１４〜１９はスイッチ回路、２０〜
２５は差動回路、２６，３３〜３５は基本抵抗、２７〜
３２は基本抵抗に比べその１／１０はどの小さい抵抗値
をもった補正用抵抗、３６〜３７は抵抗である。
３は定電流源回路、１４〜１９はスイッチ回路、２０〜
２５は差動回路、２６，３３〜３５は基本抵抗、２７〜
３２は基本抵抗に比べその１／１０はどの小さい抵抗値
をもった補正用抵抗、３６〜３７は抵抗である。
本発明は直並列型Ａ／Ｄコンバータにおいてその内部に
補正回路付きＤ／Ａコンバータとその補正回路を制御さ
せるための回路及びスイッチを有することを特徴として
いる。また前記補正回路付きＤ／Ａコンバータは補正の
手段としてその出力回路の定電流源において、基本とな
る定電流回路を設け、それと同一の電流値をもつ定電流
源を必要個数並列に並べ、その定電流源の上に基本とな
る定電流回路に有する抵抗と同一の抵抗値をもつ抵抗と
、その抵抗に対して１／１０はどの小さい抵抗値をもつ
補正用抵抗を補正の範囲に応じて必要個数直列に並べ、
その補正用抵抗に並列に、その補正用抵抗を制御させる
スイッチ回路を有することを特徴としている。
補正回路付きＤ／Ａコンバータとその補正回路を制御さ
せるための回路及びスイッチを有することを特徴として
いる。また前記補正回路付きＤ／Ａコンバータは補正の
手段としてその出力回路の定電流源において、基本とな
る定電流回路を設け、それと同一の電流値をもつ定電流
源を必要個数並列に並べ、その定電流源の上に基本とな
る定電流回路に有する抵抗と同一の抵抗値をもつ抵抗と
、その抵抗に対して１／１０はどの小さい抵抗値をもつ
補正用抵抗を補正の範囲に応じて必要個数直列に並べ、
その補正用抵抗に並列に、その補正用抵抗を制御させる
スイッチ回路を有することを特徴としている。
以下に本発明の一実施例による動作を説明する。
本発明のＡ／Ｄコンバータを通常のＡ／Ｄコンバータと
して動作させる場合はスイッチの８をＯＮさせる。その
ときスイッチ７はａ側にしておき９はＯＦＦさせておく
。次に従来通りアナログ入力６一 信号をサンプルホールド回路１にとり入れサンプリング
保持する。保持されたアナログ入力を第一の並列型Ａ／
ＤコンバータＡ／Ｄ１により上位ｍビットをＡ／Ｄ変換
するとともにＡ／Ｄ１のディジタル出力をＤ／Ａコンバ
ータ５によりＤ／Ａ変換し、前述のサンプルホールド１
の出力とＤ／Ａコンバータ５より出力されたアナログ信
号との差を差動増幅回路３によりとる。差動増幅回路３
の出力は第２の並列型Ａ／ＤコンバータＡ／Ｄ２により
下位ｎビットをＡ／’Ｄ変換させる。Ａ／Ｄ１、Ａ／Ｄ
２の出力から（ｍ ＋ ｎ ）ビットのディジタル出力
を得る。これは第３図に示す従来のＤ／Ａコンバータと
全く同じ動作である。
して動作させる場合はスイッチの８をＯＮさせる。その
ときスイッチ７はａ側にしておき９はＯＦＦさせておく
。次に従来通りアナログ入力６一 信号をサンプルホールド回路１にとり入れサンプリング
保持する。保持されたアナログ入力を第一の並列型Ａ／
ＤコンバータＡ／Ｄ１により上位ｍビットをＡ／Ｄ変換
するとともにＡ／Ｄ１のディジタル出力をＤ／Ａコンバ
ータ５によりＤ／Ａ変換し、前述のサンプルホールド１
の出力とＤ／Ａコンバータ５より出力されたアナログ信
号との差を差動増幅回路３によりとる。差動増幅回路３
の出力は第２の並列型Ａ／ＤコンバータＡ／Ｄ２により
下位ｎビットをＡ／’Ｄ変換させる。Ａ／Ｄ１、Ａ／Ｄ
２の出力から（ｍ ＋ ｎ ）ビットのディジタル出力
を得る。これは第３図に示す従来のＤ／Ａコンバータと
全く同じ動作である。
また、Ｄ／Ａコンバータ５の補正を行なう場合はスイッ
チ８をＯＦＦさせ、スイッチ７をｂ側にし９をＯＮさせ
る。まずｖｌに電圧をあたえ、定電流源１０〜１３をＯ
Ｎさせる。このとき定電流源の上にある基本抵抗に対し
て１／１０はどの小さい抵抗値をもつ補正用抵抗を制御
させるスイッチ回路１４〜１９は１５，１７．１９のみ
ＯＮさせておく。基本となる定電流源１０の出力電圧は
Ｖ、。、は差動増幅回路３にとり入れる。次に定電流源
１０と同一電流値であるべき定電流源１１の電流をとり
出すために差動回路２０に７２以上の電圧をあたえ差動
回路２０をＯＮさせその出力電圧を差動増幅回路３にと
り入れる。定電流源１０による出力電圧と定電流源１１
による出力電圧との差を差動増幅回路３によりとる。差
動増幅回路からの出力はＡ／ＤコンバータＡ／Ｄ２（図
中番号４）によりＡ／Ｄ変換させる。Ａ／Ｄ２により出
力されたディジタル信号はＤ／Ａ補正制御回路に取り入
れられる。Ｄ／Ａ補正制御回路は、入力されたディジタ
ル信号によって補正用抵抗２７゜２８に並列に設けた補
正抵抗の制御スイッチ１４゜１５のどれをＯＮ、ＯＦＦ
させるかの信号を出力させる。その出力信号を得て必要
個数の制御スイッチ１４．１５のいずれかをＯＮ、ＯＦ
Ｆさせ定電流源１０と１１の電流比を１＝１に近づける
。
チ８をＯＦＦさせ、スイッチ７をｂ側にし９をＯＮさせ
る。まずｖｌに電圧をあたえ、定電流源１０〜１３をＯ
Ｎさせる。このとき定電流源の上にある基本抵抗に対し
て１／１０はどの小さい抵抗値をもつ補正用抵抗を制御
させるスイッチ回路１４〜１９は１５，１７．１９のみ
ＯＮさせておく。基本となる定電流源１０の出力電圧は
Ｖ、。、は差動増幅回路３にとり入れる。次に定電流源
１０と同一電流値であるべき定電流源１１の電流をとり
出すために差動回路２０に７２以上の電圧をあたえ差動
回路２０をＯＮさせその出力電圧を差動増幅回路３にと
り入れる。定電流源１０による出力電圧と定電流源１１
による出力電圧との差を差動増幅回路３によりとる。差
動増幅回路からの出力はＡ／ＤコンバータＡ／Ｄ２（図
中番号４）によりＡ／Ｄ変換させる。Ａ／Ｄ２により出
力されたディジタル信号はＤ／Ａ補正制御回路に取り入
れられる。Ｄ／Ａ補正制御回路は、入力されたディジタ
ル信号によって補正用抵抗２７゜２８に並列に設けた補
正抵抗の制御スイッチ１４゜１５のどれをＯＮ、ＯＦＦ
させるかの信号を出力させる。その出力信号を得て必要
個数の制御スイッチ１４．１５のいずれかをＯＮ、ＯＦ
Ｆさせ定電流源１０と１１の電流比を１＝１に近づける
。
すなわち例えば基本となる抵抗２６．３３〜３５の抵抗
値を１とおいた場合その１／１０の大きさの抵抗値をも
つ抵抗を補正用抵抗として基本となる定電流源１０に対
して相対精度を必要とする定電流源１１〜１３に直列に
２７〜３２を設け、その補正用抵抗を制御させるスイッ
チ回路１４〜１９のうち１５，１７．１９のみＯＮさせ
ておく。モして差動増幅回路２０をＯＮさせ定電流源１
０と１１を比較しその比が定電流源１０に対して１１が
１：１．１だった場合その差をＤ／Ａ補正制御回路にと
り入れ、Ｄ／Ａ補正制御回路からは差分の０．１だけの
補正用抵抗をＯＮさせる信号を出力する。それによって
補正用抵抗に並列に設けられた制御スイッチ１５をＯＦ
Ｆさせ１４をＯＮさせる。
値を１とおいた場合その１／１０の大きさの抵抗値をも
つ抵抗を補正用抵抗として基本となる定電流源１０に対
して相対精度を必要とする定電流源１１〜１３に直列に
２７〜３２を設け、その補正用抵抗を制御させるスイッ
チ回路１４〜１９のうち１５，１７．１９のみＯＮさせ
ておく。モして差動増幅回路２０をＯＮさせ定電流源１
０と１１を比較しその比が定電流源１０に対して１１が
１：１．１だった場合その差をＤ／Ａ補正制御回路にと
り入れ、Ｄ／Ａ補正制御回路からは差分の０．１だけの
補正用抵抗をＯＮさせる信号を出力する。それによって
補正用抵抗に並列に設けられた制御スイッチ１５をＯＦ
Ｆさせ１４をＯＮさせる。
このようにして基本となる定電流源１０とそれと相対比
が必要な定電流源１１との相対比をとることができる。
が必要な定電流源１１との相対比をとることができる。
そして、次に同様にして定電流源１０と１２を比較しそ
の差に応じた制御スイッチ１６゜１７をＯＮ、ＯＦＦさ
せる。この動作を必要個数の定電流源について行なうこ
とによって必要個数すべての電流比の相対精度を高める
ことができる。
の差に応じた制御スイッチ１６゜１７をＯＮ、ＯＦＦさ
せる。この動作を必要個数の定電流源について行なうこ
とによって必要個数すべての電流比の相対精度を高める
ことができる。
このような制御を行う制御回路６は例えばマイクロコン
ピュータを用いて容易に実現できる。
ピュータを用いて容易に実現できる。
第２図では、補正用抵抗を相対精度がほしい定電流源に
対して２つずつ直列に設けたがこれは、補正の範囲に応
じて必要個数並べればよい。またこの抵抗にたとえば０
．１倍、０．０５倍というような重み付けを行ってもよ
い。このようにすると、補正の範囲に比べ、補正用抵抗
の必要個数を少くすることができる。
対して２つずつ直列に設けたがこれは、補正の範囲に応
じて必要個数並べればよい。またこの抵抗にたとえば０
．１倍、０．０５倍というような重み付けを行ってもよ
い。このようにすると、補正の範囲に比べ、補正用抵抗
の必要個数を少くすることができる。
第５図、第６図は本発明の第２の実施例である。
第６図において５２〜５４は定電流源回路、５５〜６０
はスイッチ回路、６１〜６３は基本抵抗、６４〜６９は
基本抵抗に比べその１／１０はどの小さい抵抗値をもっ
た補正用抵抗、７０〜７５は差動回路、７６は抵抗であ
る。この実施例ではＡ／Ｄ変換をさせる動作及び定電流
源を補正させる動作は実施例１と同様であるが、基本と
なる定電流源回路をはぶき新たに基準電圧をとり込む。
はスイッチ回路、６１〜６３は基本抵抗、６４〜６９は
基本抵抗に比べその１／１０はどの小さい抵抗値をもっ
た補正用抵抗、７０〜７５は差動回路、７６は抵抗であ
る。この実施例ではＡ／Ｄ変換をさせる動作及び定電流
源を補正させる動作は実施例１と同様であるが、基本と
なる定電流源回路をはぶき新たに基準電圧をとり込む。
Ｖ ｒ ＊ ｆ端子を設けたことにより外部から基準電
圧をあたえそれに対して定電流源による出力電圧を比較
していくため定電流源の相対精度及び絶対精度を高−１
〇− めるという効果がある。
圧をあたえそれに対して定電流源による出力電圧を比較
していくため定電流源の相対精度及び絶対精度を高−１
〇− めるという効果がある。
以上説明したように本発明は、直並列型Ａ／Ｄコンバー
タの内部に補正回路付きＤ／Ａコンバータとその補正回
路を制御させるための回路及びスイッチを有し、また前
記補正回路付きＤ／Ａコンバータにおいて、補正の手段
としてその出力回路の定電流源において、基本となる定
電流回路を設け、それと同一の電流値をもつ定電流源を
必要個数並列に列べ、その定電流源の上に基本となる定
電流源回路に有する抵抗と同一の抵抗値をもつ抵抗と、
その抵抗に対して１／１０はどの小さい抵抗値をもつ補
正用抵抗を補正の範囲に応じて必要個数直列に並べ、そ
の補正用抵抗に並列にその補正用抵抗を制御させるスイ
ッチ回路を有することにより、Ａ／Ｄ変換を行なう前及
びＡ／Ｄコンバータが動作していない時間に内蔵するＤ
／Ａコンバータの精度を整えることができる。これによ
り今までその精度を拡散及びレイアウト状況に依存して
いたものが拡散及びレイアウトによる相対精度のバラツ
キを逐次定電流源回路を比較して相対精度をとることに
より無視することができるだけではなく使用する時によ
り周囲温度の差より生ずる相対精度のバラツキをも無視
することができより精度の高いＡ／Ｄコンバータを提供
することができる効果がある。
タの内部に補正回路付きＤ／Ａコンバータとその補正回
路を制御させるための回路及びスイッチを有し、また前
記補正回路付きＤ／Ａコンバータにおいて、補正の手段
としてその出力回路の定電流源において、基本となる定
電流回路を設け、それと同一の電流値をもつ定電流源を
必要個数並列に列べ、その定電流源の上に基本となる定
電流源回路に有する抵抗と同一の抵抗値をもつ抵抗と、
その抵抗に対して１／１０はどの小さい抵抗値をもつ補
正用抵抗を補正の範囲に応じて必要個数直列に並べ、そ
の補正用抵抗に並列にその補正用抵抗を制御させるスイ
ッチ回路を有することにより、Ａ／Ｄ変換を行なう前及
びＡ／Ｄコンバータが動作していない時間に内蔵するＤ
／Ａコンバータの精度を整えることができる。これによ
り今までその精度を拡散及びレイアウト状況に依存して
いたものが拡散及びレイアウトによる相対精度のバラツ
キを逐次定電流源回路を比較して相対精度をとることに
より無視することができるだけではなく使用する時によ
り周囲温度の差より生ずる相対精度のバラツキをも無視
することができより精度の高いＡ／Ｄコンバータを提供
することができる効果がある。
通常ｍ＋ｎビット精度のＤ／Ａコンバータを補正するに
はｍ＋ｎビット以上の高精度のＡ／Ｄコンバータ又はＤ
／Ａコンバータと差動増幅器によって誤差をあらかじめ
計測しておく必要があるのに対し本発明では高精度のＡ
／ＤコンバータもＤ／Ａコンバータも必要とせず、した
がって集積回路に内蔵するのにきわめて適している。
はｍ＋ｎビット以上の高精度のＡ／Ｄコンバータ又はＤ
／Ａコンバータと差動増幅器によって誤差をあらかじめ
計測しておく必要があるのに対し本発明では高精度のＡ
／ＤコンバータもＤ／Ａコンバータも必要とせず、した
がって集積回路に内蔵するのにきわめて適している。
第１図、第２図は本発明の実施例であり、第３図、第４
図は従来例である。第５図、第６図は第２の実施例であ
る。 図中で番号１はサンプルホールド回路、２はｍピッ）Ａ
／Ｄコンバーク、３は増幅回路、４はｎピッ）Ａ／Ｄコ
ンバータ、５は補正回路付きＤ／Ａコンバータ、６はＤ
／Ａ補正制御回路、７〜９はスイッチ、１０〜１３．４
２〜４４．５２〜５４は定電流回路、１４〜１９．５５
〜６０は制御スイッチ回路、２６．３３〜３５．３９〜
４１．６１〜６３は基本抵抗、２７〜３２．６４〜６９
は補正用抵抗、２０〜２５．４５〜５０．７０〜７５は
差動回路、３６，５１，７６は抵抗である。 代理人 弁理士 内 原 音
図は従来例である。第５図、第６図は第２の実施例であ
る。 図中で番号１はサンプルホールド回路、２はｍピッ）Ａ
／Ｄコンバーク、３は増幅回路、４はｎピッ）Ａ／Ｄコ
ンバータ、５は補正回路付きＤ／Ａコンバータ、６はＤ
／Ａ補正制御回路、７〜９はスイッチ、１０〜１３．４
２〜４４．５２〜５４は定電流回路、１４〜１９．５５
〜６０は制御スイッチ回路、２６．３３〜３５．３９〜
４１．６１〜６３は基本抵抗、２７〜３２．６４〜６９
は補正用抵抗、２０〜２５．４５〜５０．７０〜７５は
差動回路、３６，５１，７６は抵抗である。 代理人 弁理士 内 原 音
Claims (1)
- サンプルホールド回路と該サンプルホールド回路の出力
をアナログ−ディジタル変換する第１のＡ／Ｄコンバー
タと、該第１のＡ／Ｄコンバータの出力をディジタル−
アナログ変換するＤ／Ａコンバータと、該Ｄ／Ａコンバ
ータの出力と前記サンプルホールド回路の出力との差電
圧を得るアナログ減算回路と、該アナログ減算回路の出
力をアナログ−ディジタル変換する第２のＡ／Ｄコンバ
ータとを有し前記第１及び第２のＡ／Ｄコンバータの出
力を必要に応じて演算して出力とする直並列型アナログ
−ディジタル変換器において、前記Ｄ／Ａコンバータは
互いに略等しい複数個の電流源からなり、かかる各電流
源に対しその電流を変化させる回路手段を付加し前記Ｄ
／Ａコンバータの出力もしくは基準出力を前記アナログ
減算回路の入力に導出する手段と、かかる手段の出力と
前記Ｄ／Ａコンバータの各電流源のそれぞれ１ケづつと
を比較し、前記第２のコンバータの出力によって前記電
流を変化させる回路手段を制御するロジック回路からな
ることを特徴とするアナログ−ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31120388A JPH01316025A (ja) | 1988-03-22 | 1988-12-09 | アナログ−ディジタル変換器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6783388 | 1988-03-22 | ||
| JP63-67833 | 1988-03-22 | ||
| JP31120388A JPH01316025A (ja) | 1988-03-22 | 1988-12-09 | アナログ−ディジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01316025A true JPH01316025A (ja) | 1989-12-20 |
Family
ID=26409038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31120388A Pending JPH01316025A (ja) | 1988-03-22 | 1988-12-09 | アナログ−ディジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01316025A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539406A (en) * | 1993-07-02 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Series-parallel type A-D converter for realizing high speed operation and low power consumption |
| JP2006324733A (ja) * | 2005-05-17 | 2006-11-30 | Shimadzu Corp | アナログ・デジタル変換器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167112A (ja) * | 1983-03-14 | 1984-09-20 | Hitachi Ltd | デイジタル・アナログ変換器 |
| JPS59207732A (ja) * | 1983-05-11 | 1984-11-24 | Yokogawa Hokushin Electric Corp | ２ステツプ型ａｄ変換器 |
-
1988
- 1988-12-09 JP JP31120388A patent/JPH01316025A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167112A (ja) * | 1983-03-14 | 1984-09-20 | Hitachi Ltd | デイジタル・アナログ変換器 |
| JPS59207732A (ja) * | 1983-05-11 | 1984-11-24 | Yokogawa Hokushin Electric Corp | ２ステツプ型ａｄ変換器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539406A (en) * | 1993-07-02 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Series-parallel type A-D converter for realizing high speed operation and low power consumption |
| JP2006324733A (ja) * | 2005-05-17 | 2006-11-30 | Shimadzu Corp | アナログ・デジタル変換器 |
| JP4661344B2 (ja) * | 2005-05-17 | 2011-03-30 | 株式会社島津製作所 | アナログ・デジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744021B2 (ja) | 差分形アナログ・ディジタル変換器及びアナログ・ディジタル変換方法 | |
| US4709225A (en) | Self-calibration method for capacitors in a monolithic integrated circuit | |
| US4222107A (en) | Method and apparatus for automatically calibrating a digital to analog converter | |
| EP0809889B1 (en) | Analog-to-digital conversion with multiple charge redistribution conversions | |
| JPH02155457A (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器 | |
| JPS61164338A (ja) | 多重演算型ｄ／ａ変換器 | |
| JP2714999B2 (ja) | アナログ／デジタル変換器 | |
| JPH0423450B2 (ja) | ||
| JP3857450B2 (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
| RU2335844C2 (ru) | Аналого-цифровой преобразователь и способ его калибровки | |
| CN115099182B (zh) | 分段cdac桥接电容整数化设计方法及模数转换器 | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US4837572A (en) | Digital-to-analog converter | |
| US4811017A (en) | Digital-to-analog converter | |
| JPH0262123A (ja) | 直並列型ａ／ｄ変換器 | |
| JPH01316025A (ja) | アナログ−ディジタル変換器 | |
| JP2000068830A (ja) | Ｄａコンバータ及びそのｄａコンバータを用いた逐次比較型ａｄコンバータ | |
| US5041832A (en) | Dual flash analog-to-digital converter | |
| JP4497705B2 (ja) | 改良された比率計式出力電圧の安定性をもった電位差計式デジタル−アナログ変換器 | |
| JPS59133728A (ja) | Ａ／ｄ変換器 | |
| JPS5913418A (ja) | 信号処理装置 | |
| US5099241A (en) | Dual flash analog-to-digital converter | |
| JP2004080238A (ja) | Ｄ／ａコンバータ及び自動補正方法 | |
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 |