JPH087700Y2 - ヒステリシスをもつ比較回路のオフセット調整回路 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ この考案は、ヒステリシスをもつ比較回路のオフセッ
ト調整回路についてのものである。

［従来の技術］ 次に、ヒステリシスをもつ比較回路の構成を第２図に
示す。第２図の20はヒステリシスをもつ比較回路であ
り、５と６は抵抗、７は比較器、V_refは比較電圧、V_xは
入力電圧である。

第２図で、比較器７は比較電圧V_refと入力電圧V_xを入
力とし、入力電圧V_xが比較電圧V_refより高いときに、
「Ｈ」レベルの出力判定電圧V_oを出力し、低いときに
「Ｌ」レベルの出力判定電圧V_oを出力するものである。
また、比較器７の比較電圧V_refに、出力判定電圧V_oを抵
抗６を介して帰還させることにより、入出力特性にヒス
テリシスをもたせている。

ここで、第２図の抵抗５の抵抗値をR_i、抵抗６の抵抗
値をR_f、比較器７の出力判定電圧をV_oとすると、比較器
７の負入力端子電圧V_Aは、比較電圧V_refに対し、V_ref−
｛V_ref・R_f／（R_i＋R_f）＋V_o・R_i／（R_i＋R_f）｝の誤差
が生じる。

一般に、この誤差を解消するために、オフセット調整
回路を設けて調整する。次に、第２図の比較回路20にオ
フセット調整回路を接続した場合の構成を第３図に示
す。第３図の30はオフセット調整回路であり、オフセッ
ト調整回路30は演算増幅器１と可変抵抗２で構成され
る。可変抵抗２は、演算増幅器１の図示を省略したオフ
セット調整端子に接続され、比較回路20のオフセット誤
差を可変抵抗２で調整する。

［考案が解決しようとする課題］ 前述の式によれば、V_ref＝OVのとき、V_Aは−V_o・R_i／
（R_i＋R_f）の一定誤差となるので、可変抵抗２で調整す
ることができる。しかし、V_ref＝Ｏでないときは、比較
電圧V_refのレベルによって誤差が変化し、ヒステリシス
をもつ比較回路のオフセットを調整することができない
という問題がある。

この考案は、ヒステリシスをもつ比較回路20に対し、
比較電圧V_refのレベルによる誤差を生じないオフセット
調整回路の提供を目的とする。

［課題を解決するための手段］ この目的を達成するため、この考案は、比較電圧とし
て抵抗５を介して入力される電圧と入力電圧V_xを比較器
７に入力して比較し、判定電圧V_oを出力するとともに、
出力判定電圧V_oを抵抗６を介して前記電圧に帰還させ、
入出力特性にヒステリシスを持たせた比較回路20の前段
に、比較電圧V_refを正入力端子に接続し、可変抵抗２で
電圧を調整する演算増幅器１と、演算増幅器１の出力を
入力とする抵抗５と同じ抵抗値の抵抗４と、抵抗４と直
列に接続する抵抗６と同じ抵抗値の抵抗３を設け、抵抗
４と抵抗３の接続点を演算増幅器１の負入力端子に接続
するとともに、抵抗３から補正用電圧V_Bを演算増幅器１
に入力するオフセット調整回路10を備える。

［作用］ 次に、この考案による比較回路のオフセット調整回路
の構成図を第１図に示す。第１図の10はオフセット調整
回路、３と４は抵抗であり、その他は第３図と同じであ
る。すなわち、第１図は第３図のオフセット調整回路30
の演算増幅器１の出力に抵抗３・４を直列に接続し、直
列に接続された抵抗の他の一端から補正用電圧を入力す
るとともに、抵抗３と抵抗４の接続点から演算増幅器１
の負入力端子に接続し、抵抗３から補正用電圧を演算増
幅器１に加えるものである。

第１図で、ヒステリシスをもつ比較回路20の抵抗５の
抵抗値をR_i、抵抗６の抵抗値をR_f、比較器７の出力判定
電圧をV_o、比較器７の負入力端子電圧をV_A、演算増幅器
１の出力電圧をV_opとすると、比較器７の負入力端子電
圧V_Aは次式で求められる。

V_A＝｛V_op・R_f／（R_i＋R_f）＋V_o・R_i／（R_i＋R_f）｝
………（１） したがって、V_opに対するV_Aの誤差をΔV_A1とすると、 ΔV_A1＝V_op−V_A ＝V_op−｛V_op・R_f／（R_i＋R_f）＋V_o・R_i／（R_i＋
R_f）｝ ………（２） ここで、オフセット調整回路10の抵抗３の抵抗値を
R₁、抵抗４の抵抗値をR₂、補正用印加電圧をV_Bとし、演
算増幅器１の正入力端子に比較電圧V_refを加えると、演
算増幅器１の出力電圧V_opは、 V_op＝V_ref・（R₁＋R₂）／R₁−V_B・R₂／R₁ ………
（３） となる。

（１）式、（３）式から、比較電圧V_refに対するV_Aの
誤差ΔV_A2は、次式で得られる。

ΔV_A2＝V_ref−［｛（R₁＋R₂）／R₁｝×｛R_f／（R_i＋
R_f）｝・V_ref−｛R_f／（R_i＋R_f）｝×（R₂／R₁）・V_B＋
｛R₁／（R_i＋R_f）｝・V_o］ ここで、R₁＝R_f、R₂＝R₁に設定すると、（４）式は、 ΔV_A2＝｛R₂／（R₁＋R₂）｝×（V_B−V_o） ………（５） となり、補正用電圧V_Bと演算増幅器１の可変抵抗２によ
り、比較電圧V_refのレベルに関係なく、オフセットの調
整をする事ができる。

［実施例］ 例えば、抵抗５の抵抗値R_i＝47Ω、抵抗６の抵抗値R_f
＝10kΩ、出力判定電圧V_o＝−1.3V、演算増幅器１の出
力電圧V_op＝1Vとすると、V_opに対するV_Aの誤差ΔV
_A1は、（２）式から、 ΔV_A1＝1V−｛1V・19kΩ÷（47Ω＋10kΩ）＋（−1.3
V）・47Ω÷（47Ω＋10kΩ）｝＝10.8mVとなり、出力電
圧が1Vに対し、10.8mVの誤差が生じる。

これに対し、オフセット調整回路10を設け、抵抗３の
抵抗値R₁＝10kΩ、抵抗４の抵抗値R₂＝47Ωとし、補正
用印加電圧V_B＝−1.3Vとし、演算増幅器１の正入力端子
に比較電圧V_ref＝1Vを加えると、V_refに対するV_Aの誤差
ΔV_A2は（４）式、（５）式により、 ΔV_A2＝｛47Ω／（47Ω＋10kΩ）｝・｛−1.3V−（−1.
3V）｝＝OVとなり、誤差が生じなくなる。また、例えば
V_B＝−2Vとすると、 ΔV_A＝｛47Ω／（47Ω＋10kΩ）｝×｛−2V−（−1.3
V）｝＝−3.3mV となるが、比較電圧V_refのレベルに関係がないので可変
抵抗２で調整し、ΔV_A2＝OVにする事により、誤差は生
じなくなる。

［考案の効果］ この考案によれば、抵抗R_iと抵抗R_fにより決定される
ヒステリシスをもつ比較回路に対して、オフセット調整
回路は比較電圧V_refを入力し、可変抵抗で電圧を調整す
る演算増幅器を備え、演算増幅器の出力は、抵抗R_iと同
じ抵抗値の抵抗４を接続し、さらに直列に抵抗R_fと同じ
抵抗値の抵抗３を接続し、抵抗４と抵抗３の接続点を演
算増幅器の負入力端子に接続するとともに、抵抗３から
補正用電圧V_Bを演算増幅器に入力しているので、比較電
圧のレベルによる誤差を生じないオフセット調整回路を
提供することができる。

【図面の簡単な説明】

第１図はこの考案による比較回路のオフセット調整回路
の構成図、第２図はヒステリシスをもつ比較回路の構成
図、第３図は第２図の比較回路20にオフセット調整回路
をつけた従来回路である。 １……演算増幅器、２……可変抵抗、３〜６……抵抗、
７……比較器、10……この考案によるオフセット調整回
路、20……ヒステリシスをもつ比較回路、30……従来技
術によるオフセット調整回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】比較電圧として第１の抵抗（５）を介して
   入力される電圧と入力電圧V_Xを比較器（７）に入力して
   比較し、判定電圧V_oを出力するとともに、前記出力判定
   電圧V_oを第２の抵抗（６）を介して前記電圧に帰還さ
   せ、入出力特性にヒステリシスを持たせた比較回路（2
   0）の前段に、 比較電圧V_refを正入力端子に接続し、可変抵抗（２）で
   電圧を調整する演算増幅器（１）と、 演算増幅器（１）の出力を入力とする第１の抵抗（５）
   と同じ抵抗値の第３の抵抗（４）と、 第３の抵抗（４）と直列に接続する第２の抵抗（６）と
   同じ抵抗値の第４の抵抗（３）を設け、 第３の抵抗（４）と第４の抵抗（３）の接続点を演算増
   幅器（１）の負入力端子に接続するとともに、第４の抵
   抗（３）から補正用電圧V_Bを演算増幅器（１）に入力す
   るオフセット調整回路（10）を備えることを特徴とする
   ヒステリシスをもつ比較回路のオフセット調整回路。