JP3901938B2 - ビデオagc回路 - Google Patents
ビデオagc回路 Download PDFInfo
- Publication number
- JP3901938B2 JP3901938B2 JP2000352527A JP2000352527A JP3901938B2 JP 3901938 B2 JP3901938 B2 JP 3901938B2 JP 2000352527 A JP2000352527 A JP 2000352527A JP 2000352527 A JP2000352527 A JP 2000352527A JP 3901938 B2 JP3901938 B2 JP 3901938B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- video signal
- circuit
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
本発明はCATVシステムの送信機などに使用されるビデオAGC回路に関する。
【0002】
【従来の技術】
従来のビデオAGC回路を図4に従って説明する。図4において、合成ビデオ信号(以下、ビデオ信号という)が入力される反転増幅器21はオペアンプによって構成され、その出力端は第一の差動増幅器22の非反転入力端(+)に接続される。反転増幅器21に入力されるビデオ信号は図5に示すような正極性の波形を有し、ペデスタルレベルが0ボルトとなるように設定され、同期信号(SY)がマイナス側に位置する。第一の差動増幅器22の反転入力端(−)は接地される。
【0003】
第一の差動増幅器22の次段には二つの入力端を有する乗算器23が設けられ、一方の入力端に第一の差動増幅器22の出力端が接続される。また、乗算器23の次段には二つの入力端を有する加算器24が設けられ、加算器24の次段には利得が1のバッファアンプ25が設けられる。そして、乗算器23の出力端が加算器24の一方の入力端に接続される。また、バッファアンプ25の出力端と乗算器23の他方の入力端との間に負帰還回路26が接続される。
【0004】
負帰還回路26は反転増幅器となる第二の差動増幅器27、帰還用増幅器28を有し、第二の差動増幅器27の出力端が乗算器23の他方の入力端に接続され、帰還用増幅器28の入力端がバッファアンプ25の出力端に接続される。また、帰還用増幅器28の出力端が第一の分圧回路29を介して第二の差動増幅器27の反転入力端に接続される。第二の差動増幅器27の非反転入力端は接地される。
【0005】
一方、互いに異なる極性の電圧(+B/−B)が両端に加えられた第二の分圧回路30が設けられ、この分圧回路30内の可変抵抗器30aから得られる分圧電圧が抵抗31を介して加算器24の他方の入力端に入力される。たま、バッファアンプ25の出力端と加算器24の他方の入力端との間に抵抗32が接続される。抵抗31、32は第三の分圧回路を構成する。
【0006】
前述した第一の差動増幅器22、乗算器23、加算器24、バッファアンプ25及び第二の差動増幅器27は1パッケージの集積回路内に構成されている。
【0007】
以上の構成において、バッファアンプ25からはペデスタルレベルが0ボルトなり、極性が反転した(負極性となった)ビデオ信号が出力さる(出力ビデオ信号という)。出力ビデオ信号は第三の分圧回路をなす抵抗32を介して加算器24の他方の入力端に入力されるが、その直流レベルは第二の分圧回路30によって設定された分圧電圧により決まる。そして、この分圧電圧と第三の分圧回路の分圧比(抵抗31と32とによる分圧比)とによって出力ビデオ信号の振幅(ピーク・ピーク値)がある所定値(通常1ボルト)となるように設定される。また、出力ビデオ信号が帰還用増幅器28、第一の分圧回路29、第二の差動増幅器27を直列に介して乗算器23に負帰還されるが、この負帰還量は同期信号の大きさに対応する。その結果、出力ビデオ信号の振幅が所定値を維持するように制御される。
【0008】
【発明が解決しようとする課題】
しかし、反転増幅器21を介して乗算器22に入力されるビデオ信号の振幅が大きく変化した場合(0.5ボルト〜2.0ボルト)、出力ビデオ信号の振幅も若干の範囲で変化する。この変化は第一の差動増幅器22乃至バッファアンプ25等の特性ばらつきによるものであり、その変化の大きさは個々の集積回路(第一の差動増幅器22乃至バッファアンプ25)によって異なってくる。その結果、出力ビデオ信号の振幅(同期信号も含めた全体)が変化するだけでなく、図6に示すように、ペデスタルレベルが0ボルト以上に上昇する場合がある(反対の場合もある)。このレベル変化の程度も個々の集積回路によって異なってくる。
【0009】
すると、0ボルトから同期信号のピークまでの電圧(E)が同期信号のみの大きさよりも大きくなり、負帰量が変わってしまい、出力ビデオ信号の振幅が所定値からずれることになる。
【0010】
そこで、本発明のビデオAGC回路は出力される合成ビデオ信号のペデスタルレベルが入力される合成ビデオ信号の振幅の変化の影響を受けずに常に0ボルトに設定出来るようにすることを目的とする。
【0011】
【課題を解決するための手段】
上記課題の解決のため、二つの入力端を有すると共に、一方の入力端に合成ビデオ信号が入力される乗算器と、前記乗算器の後段に設けられたバッファアンプと、前記バッファアンプの出力端と前記乗算器の他方の入力端との間に設けられ、前記バッファアンプから出力される合成ビデオ信号を前記他方の入力端に入力する負帰還回路とを備え、前記負帰還回路は少なくとも前記乗算器の他方の入力端に出力端が接続されている反転増幅器と、前記反転増幅器と前記バッファアンプとの間に設けられた帰還用増幅器と、前記帰還用増幅器から出力される合成ビデオ信号を分圧して前記反転増幅器に入力する第一の分圧回路とを有しており、互いに異なる極性の電圧が両端に印加された第二の分圧回路の分圧電圧を可変抵抗器を介して前記帰還用増幅器と前記第一の分圧回路との接続点に印加するように接続した。
【0013】
また、前記乗算器と前記バッファアンプとの間に介挿された加算器と、前記第二の分圧回路とを有し、前記第二の分圧回路の分圧電圧と前記バッファアンプから出力された合成ビデオ信号とを前記加算器に入力して前記バッファアンプから出力される合成ビデオ信号の振幅を所定値となるように設定した。
【0014】
【発明の実施の形態】
本発明のビデオAGC回路を図1に従って説明する。図1において、合成ビデオ信号(以下、ビデオ信号という)が入力される反転増幅器1はオペアンプによって構成され、その出力端は第一の差動増幅器2の非反転入力端(+)に接続される。反転増幅器1に入力されるビデオ信号は図2に示すような正極性の波形を有し、ペデスタルレベルが0ボルトとなるように設定され、同期信号(SY)がマイナス側に位置する。第一の差動増幅器2の反転入力端(−)は接地される。
【0015】
第一の差動増幅器2の次段には二つの入力端を有する乗算器3が設けられ、一方の入力端に第一の差動増幅器2の出力端が接続される。また、乗算器3の次段には二つの入力端を有する加算器4が設けられ、加算器4の次段には利得が1のバッファアンプ5が設けられる。そして、乗算器3の出力端が加算器4の一方の入力端に接続される。また、バッファアンプ5の出力端と乗算器3の他方の入力端との間に負帰還回路6が接続される。
【0016】
負帰還回路6は反転増幅器となる第二の差動増幅器7、帰還用増幅器8を有し、第二の差動増幅器7の出力端が乗算器3の他方の入力端に接続され、帰還用増幅器8の入力端がバッファアンプ5の出力端に接続される。また、帰還用増幅器8の出力端が第一の分圧回路9を介して第二の差動増幅器7の反転入力端に接続される。第二の差動増幅器7の非反転入力端は接地される。
【0017】
一方、互いに異なる極性の電圧(+B/−B)が両端に加えられた第二の分圧回路10が設けられ、この分圧回路10内の適宜の分圧点から得られる分圧電圧(直流電圧)を可変抵抗器11を介して帰還用増幅器8と第一の分圧回路9との接続点に印加される。従って、バッファアンプ5から出力されて乗算器3に負帰還されるビデオ信号(出力ビデオ信号という)の直流レベルは、第二の分圧回路10から得る分圧電圧及び可変抵抗器11の抵抗値を変えることによって変わる。
【0018】
また、第二の分圧回路10内の可変抵抗器10aから得られる分圧電圧が抵抗12を介して加算器4の他方の入力端に入力される。たま、バッファアンプ5の出力端と加算器4の他方の入力端との間に抵抗13が接続される。抵抗12、13は第三の分圧回路を構成する。
【0019】
なお、前述した第一の差動増幅器2、乗算器3、加算器4、バッファアンプ5及び第二の差動増幅器7は1パッケージの集積回路内に構成されている。
【0020】
以上の構成において、バッファアンプ5からは極性が反転した(負極性となった)出力ビデオ信号が出力さる。そして、第二の分圧回路10の分圧電圧と抵抗12、13の抵抗比との設定によって出力ビデオ信号の振幅(ピーク・ピーク値)がある所定値(通常1ボルト)となるように設定される。
また、出力ビデオ信号が帰還用増幅器8、第一の分圧回路9、第二の差動増幅器7を直列に介して乗算器3に負帰還され、出力ビデオ信号の振幅が上記所定値に維持されるように制御される。
【0021】
ここで、反転増幅器1に入力されるビデオ信号の振幅が大きく変化し、それに伴って出力ビデオ信号の振幅も前記所定値よりも僅かに大きくなると共に、例えば、そのペデスタルレベルが図6に示すように0ボルトよりも高くなったときには、第二の分圧回路10から第一の分圧回路9に重畳する直流電圧を下げて乗算器3に帰還するビデオ信号のペデスタルレベルが0ボルトとなるようにする。この調整は第二の分圧回路10の分圧電圧と可変抵抗器11によって設定される。
【0022】
この結果、同期信号のみの振幅によって負帰還制御され、図3に示すように、出力ビデオ信号におけるペデスタルレベルが0ボルトになると共に、出力ビデオ信号の振幅も所定値となる。
【0023】
【発明の効果】
以上のように、本発明のビデオAGC回路は、二つの入力端を有すると共に、一方の入力端に合成ビデオ信号が入力される乗算器と、乗算器の後段に設けられたバッファアンプと、バッファアンプから出力される合成ビデオ信号を乗算器の他方の入力端に入力する負帰還回路とを備え、乗算器の他方の入力端に入力される合成ビデオ信号の直流レベルを変えられるようにしたので、同期信号の大きさに対応した帰還動作となり、バッファアンプから出力される合成ビデオ信号のペデスタルレベルを0ボルトに合わせ、且つ合成ビデオ信号の振幅を一定に維持出来る。
【0024】
また、負帰還回路は少なくとも反転増幅器と、反転増幅器とバッファアンプとの間に設けられた帰還用増幅器とを有し、帰還用増幅器から出力される合成ビデオ信号を分圧して反転増幅器に入力する第一の分圧回路を設け、第一の分圧回路に直流電圧を重畳し、直流電圧を変えるようにしたので、負帰還される合成ビデオ信号の直流レベルを簡単に変えられる。また、帰還用アンプの出力側に重畳することになるので、直流電圧がバッファアンプから出力される合成ビデオ信号に直接影響を及ぼさない。
【0025】
また、バッファアンプから出力される合成ビデオ信号の振幅を所定値となるように設定するための第二の分圧回路を設けて、第一の分圧回路に重畳する直流電圧を第二の分圧回路から取り出すと共に可変抵抗器を介して第一の分圧回路に重畳したので、第二の分圧回路を共有できる。また、負帰還のための合成ビデオ信号の直流レベルを可変抵抗器によって容易に変えることが出来る。
【図面の簡単な説明】
【図1】本発明のビデオAGC回路の構成を示す回路図である。
【図2】本発明のビデオAGC回路に入力される合成ビデオ信号の波形図である。
【図3】本発明のビデオAGC回路から出力される合成ビデオ信号の波形図である。
【図4】従来のビデオAGC回路の構成を示す回路図である。
【図5】従来のビデオAGC回路に入力される合成ビデオ信号の波形図である。
【図6】従来のビデオAGC回路から出力される合成ビデオ信号の波形図である。
【符号の説明】
1 反転増幅器
2 第一の差動増幅器
3 乗算器
4 加算器
5 バッファアンプ
6 負帰還回路
7 第二の差動増幅器(反転増幅器)
8 帰還用増幅器
9 第一の分圧回路
10 第二の分圧回路
10a、11 可変抵抗器
12、13 抵抗
Claims (2)
- 二つの入力端を有すると共に、一方の入力端に合成ビデオ信号が入力される乗算器と、前記乗算器の後段に設けられたバッファアンプと、前記バッファアンプの出力端と前記乗算器の他方の入力端との間に設けられ、前記バッファアンプから出力される合成ビデオ信号を前記他方の入力端に入力する負帰還回路とを備え、前記負帰還回路は少なくとも前記乗算器の他方の入力端に出力端が接続されている反転増幅器と、前記反転増幅器と前記バッファアンプとの間に設けられた帰還用増幅器と、前記帰還用増幅器から出力される合成ビデオ信号を分圧して前記反転増幅器に入力する第一の分圧回路とを有しており、互いに異なる極性の電圧が両端に印加された第二の分圧回路の分圧電圧を可変抵抗器を介して前記帰還用増幅器と前記第一の分圧回路との接続点に印加するように接続したことを特徴とするビデオAGC回路。
- 前記乗算器と前記バッファアンプとの間に介挿された加算器と、前記第二の分圧回路とを有し、前記第二の分圧回路の分圧電圧と前記バッファアンプから出力された合成ビデオ信号とを前記加算器に入力して前記バッファアンプから出力される合成ビデオ信号の振幅を所定値となるように設定したことを特徴とする請求項1に記載のビデオAGC回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000352527A JP3901938B2 (ja) | 2000-11-14 | 2000-11-14 | ビデオagc回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000352527A JP3901938B2 (ja) | 2000-11-14 | 2000-11-14 | ビデオagc回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002152549A JP2002152549A (ja) | 2002-05-24 |
JP3901938B2 true JP3901938B2 (ja) | 2007-04-04 |
Family
ID=18825411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000352527A Expired - Fee Related JP3901938B2 (ja) | 2000-11-14 | 2000-11-14 | ビデオagc回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3901938B2 (ja) |
-
2000
- 2000-11-14 JP JP2000352527A patent/JP3901938B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002152549A (ja) | 2002-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6137356A (en) | Operational amplifier with means for changing a resistance value of an active feedback element | |
EP0428250B1 (en) | Driver circuit for a display panel | |
JP3901938B2 (ja) | ビデオagc回路 | |
US4823093A (en) | Dynamically biased voltage controlled element | |
JP3858209B2 (ja) | 電圧−電流変換回路 | |
JPH04103085U (ja) | 映像感知ホワイトバランス制御回路 | |
CN1074612C (zh) | 包括差分放大器的电路装置 | |
JP2522425B2 (ja) | 映像信号のクランプ回路 | |
JP3349550B2 (ja) | フィルタ回路 | |
JP2594642B2 (ja) | 増幅回路 | |
JP3345339B2 (ja) | デュアルトラッキング回路 | |
JP3807863B2 (ja) | A/d変換装置 | |
JPS6222308B2 (ja) | ||
JP3528332B2 (ja) | 可変利得増幅器 | |
JP2597340Y2 (ja) | リミッタ回路 | |
JPH0691367B2 (ja) | 電圧制御形発振器 | |
JP3125525B2 (ja) | フィルタ回路 | |
JPH0518307B2 (ja) | ||
JPS61258533A (ja) | 振幅可変da変換集積回路 | |
JPS6276309A (ja) | 周波数特性可変増幅器 | |
JPH11266139A (ja) | 積分器・フィルタ回路 | |
JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ | |
JPH11261340A (ja) | 負帰還位相変調回路 | |
JPS60239111A (ja) | 雑音制限回路 | |
JPH031603A (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |