JP2819441B2 - Ａ／ｄ変換装置およびこれを用いたサーボ制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ａ／Ｄ変換装置および
これを用いたサーボ制御装置に関するものである。

【０００２】

【従来の技術】図９は従来の一般的なサーボモータ制御
装置の構成ブロック図である。同図において、１は入力
信号であるアナログ速度指令電圧を次段のＡ／Ｄ変換器
２へ供給できる電圧信号に変換するアナログ回路であ
る。いまアナログ速度指令電圧として正回転の指令電圧
範囲が０Ｖ〜＋１０Ｖ、逆回転の指令電圧範囲が０Ｖ〜
−１０Ｖとし、Ａ／Ｄ変換器２の入力レンジが０〜＋５
Ｖであるとする。この場合には、逆回転指令最大電圧の
−１０ＶがＡ／Ｄ変換器２の入力電圧の０Ｖに、回転停
止指令電圧の０ＶがＡ／Ｄ変換器２の入力電圧の＋２．
５Ｖに、正回転指令最大電圧の＋１０ＶがＡ／Ｄ変換器
２の入力電圧の＋５Ｖにそれぞれなるように、−１０Ｖ
〜０Ｖ〜＋１０Ｖの入力電圧を直線的に対応する０Ｖ〜
＋２．５Ｖ〜＋５Ｖの出力電圧に変換する。具体的には
＋１０Ｖのオフセット電圧の加算とゲインが０．２５の
増幅を行なうアナログ回路により上記の電圧信号の変換
が可能となる。

【０００３】図９の２はＡ／Ｄ変換器であり、この例で
は０〜＋５Ｖの入力電圧を１２ビットの分解能で０〜４
０９６のデジタルデータに変換して出力するものとして
説明する。３はＡ／Ｄ変換器２の出力データを内部の速
度指令データに変換する入力ゲイン設定器であり、Ａ／
Ｄ変換器２の出力データがすべて正数データであるの
で、これを正回転は正数データ、逆回転は負数データに
変換するものである。入力ゲイン設定器３の出力が内部
の速度指令データＶ_ref となる。図９の４は速度制御ア
ンプ、５は電流制御アンプ、６は電流検出器、７はサー
ボモータ、８はエンコーダ、９はエンコーダ８からの入
力信号より速度を算出する微分器、１０ａ及び１０ｂ
は、それぞれ入力する２つの信号値の差を出力するため
の減算器であり、１１Ｂは前記１〜３の機器を内蔵する
速度指令入力部である。

【０００４】図９の動作について説明する。いま、入力
するアナログ速度指令電圧とサーボモータ７の回転速度
との対応を、速度指令電圧が＋１０Ｖのとき正回転速度
が２０００回転／分（以下ｒ／ｍと書く）、速度指令電
圧が−１０Ｖのとき逆回転速度が２０００ｒ／ｍになる
ようにするものとする。また、エンコーダ８の出力パル
ス数は３０００パルス／回転（以下ｐ／ｒと書く）と
し、微分器９は２０．４８ミリ秒（以下ｍｓと書く）毎
にエンコーダ８の出力するパルス数を計数し、今回の計
数値と前回の計数値との差分を算出し、この算出値をサ
ーボモータ７の回転速度としている。

【０００５】いま、サーボモータ７が正回転の２０００
ｒ／ｍのとき、微分器９の算出値は次の式（１）により
２０．４８ｍｓ毎に２０４８パルス（Ｐ）となる。

【０００６】

【数１】

【０００７】図１０は図９のＡ／Ｄ変換器２の入力電圧
と出力データとの変換特性図であり、横軸にはＡ／Ｄ変
換器２の入力電圧と、これに対応するアナログ速度指令
電圧（下側括弧内）を示している。アナログ回路１は前
記説明のように入力するアナログ速度指令電圧−１０Ｖ
〜０〜＋１０Ｖに対して＋１０Ｖのオフセット電圧の加
算後、ゲイン０．２５で増幅して電圧レベルの変換を行
ない、０〜＋２．５〜＋５Ｖの電圧出力をＡ／Ｄ変換器
２へ供給する。Ａ／Ｄ変換器２は前記入力電圧０〜＋
２．５Ｖ〜＋５Ｖに対して、図１０に示す変換出力デー
タ０〜２０４８〜４０９６を出力する。このＡ／Ｄ変換
器２の出力データはすべて正数データであるので、これ
を正回転は正数データ、逆回転は負数データに変換する
ため、次段の入力ゲイン設定器３ではオフセット値−２
０４８の加算のみを行ない、入出力のゲインは１対１と
している。従って入力ゲイン設定器３の出力からは−２
０４８〜０〜＋２０４８の範囲内の速度指令データが出
力されることになる。速度指令入力部１１Ｂは前記１〜
３の機器により構成されている。

【０００８】上記のように構成されている速度指令入力
部１１Ｂに対して、いまアナログ速度指令電圧として＋
１０Ｖをアナログ回路１に入力すると、入力ゲイン設定
器３の出力する速度指令データＶ_ref は＋２０４８とな
り減算器１０ａの正側入力に供給される。減算器１０ａ
の負側入力にはエンコーダ８から出力され微分器９を介
した速度フィードバックデータＶ_fbが供給されるため、
減算器１０ａは両者の偏差信号（Ｖ_ref −Ｖ_fb）を速度
制御アンプ４に供給する。

【０００９】速度制御アンプ４は前記偏差信号（Ｖ_ref
−Ｖ_fb）が零となるように速度制御を行ない、電流制御
アンプ５は減算器１０ｂから供給される、速度制御アン
プ４の出力と電流検出器４の出力との偏差信号が零とな
るようにサーボモータ７のトルクを制御する。そして最
終的に微分器９の出力する速度フィードバックデータＶ
_fbが＋２０４８、即ちサーボモータ７の回転速度が正回
転の２０００ｒ／ｍとなる。

【００１０】図９のサーボモータ制御装置においては、
アナログ速度指令電圧を入力しサーボモータの速度を制
御する場合に、内部でＡ／Ｄ変換器を介したデジタル速
度指令データＶ_ref として与えるため、Ａ／Ｄ変換器の
分解能（即ち何ビットか）によりサーボモータの速度分
解能が決まってしまう。従ってサーボモータの制御分解
能を向上させるため高分解能のＡ／Ｄ変換器を用いると
装置のコストアップとなるという欠点があった。特開平
２−２３０８３号公報に示された「モータの駆動制御装
置」は上記欠点の改良技術に係る公知文献である。

【００１１】図１１は前記公知文献に示されたモータの
駆動制御装置の構成ブロック図であり、２１はＣＰＵ
（中央信号処理装置）、２２はＤ／Ａ変換器、２３はア
ンプ、２４はモータ、２５は電気検出器、２６はフィル
タ、２７はオペアンプである。そして前記オペアンプ２
７と、オペアンプ２７への入力抵抗器Ｒ₁ 、帰還抵抗器
Ｒ₂ 及びＲ₃ 、並びに帰還抵抗器Ｒ₂ を短絡または開放
するアナログスイッチ３０とにより、大小２つの異なる
利得をもつ可変利得増幅器が構成されている。２８はＳ
／Ｈ（サンプルホールド）回路、２９はＡ／Ｄ変換器で
ある。

【００１２】図１１の動作を説明する。電気検出器２５
はモータ２４の負荷電流の値を検出し、フィルタ２６は
前記検出された負荷電流値を平滑して入力抵抗Ｒ₁ を介
してオペアンプ２７へ供給する。この場合ＣＰＵ２１は
アナログスイッチ３０の接点の開閉を制御して前記可変
利得増幅器のゲインを次のように制御する。即ちＣＰＵ
２１は、あらかじめ定めた負荷電流値（例えば４．６
Ａ）よりも高い負荷領域の間は、アナログスイッチ３０
の接点を閉として、前記可変利得増幅器の利得をＧ₁ ＝
Ｒ₃ ／Ｒ₁ と小さくしておく。この状態の可変利得増幅
器から出力されＳ／Ｈ回路２８を介して得られたアナロ
グ電圧を、Ａ／Ｄ変換器２９は従来の分解能により量子
化データとしてＣＰＵ２１に供給する。

【００１３】ＣＰＵ２１は入力する前記量子化データか
ら前記モータ２４の電流値を認識し、この電流値が目標
とする負荷に応じた値となるようにＤ／Ａ変換器２２及
びアンプ２３を介してモータ２４に供給する電流を制御
する。そしてＣＰＵ２１は継続して入力する前記量子化
データから認識する前記モータ２４の電流値が前記あら
かじめ定めた負荷電流値（前記の４．６Ａ）よりも低い
負荷領域になったら、アナログスイッチ３０の接点を開
として、前記可変利得増幅器の利得をＧ₂ ＝（Ｒ₂ ＋Ｒ
₃ ）／Ｒ₁ と大きくする。

【００１４】このように大きな利得により増幅されたア
ナログ電圧をＡ／Ｄ変換器２９は前記と同一の分解能に
より量子化データとしてＣＰＵ２１に供給する。ＣＰＵ
２１はこの場合のデータが、大きな増幅利得に基づくデ
ータであることを認識してモータ２４の電流制御を行な
う。上記低負荷領域において大きな利得で増幅された電
圧信号をＡ／Ｄ変換することは、それ迄の全部の領域
（フルレンジ）の信号よりも狭い領域の信号を同一分解
能でＡ／Ｄ変換することになり、実質的に高分解能のＡ
／Ｄ変換器を使用したのと等価となる。従って低負荷領
域における制御分解能を向上させる。

【００１５】

【発明が解決しようとする課題】しかしながら上記特開
平２−２３０８３号公報に示されたモータの駆動制御装
置におけるＡ／Ｄ変換装置においては、たしかに低電圧
領域内における分解能は向上するが、通常のオペアンプ
等を用いたアナログ回路にはゲインまたはオフセット値
に誤差やドリフトが存在し、これらは必ずしも完全に補
償されないので、高電圧領域と低電圧領域との境界の利
得切換点の近傍において変換特性が不連続になり（図４
を参照）、モータの制御を滑らかに行なうことができな
いという問題点があった。

【００１６】本発明はかかる問題点を解決するためにな
されたもので、利得切換点の近傍における変換特性の不
連続性が防止できるＡ／Ｄ変換装置およびこれを用いた
サーボ制御装置を得ることを目的とする。

【００１７】

【課題を解決するための手段】本発明に係るＡ／Ｄ変換
装置は、切換えによりアナログ入力電圧を異なる増幅率
で増幅可能な増幅手段と、増幅手段の出力をデジタル信
号に変換するＡ／Ｄ変換手段と、アナログ入力電圧の変
化範囲が複数に区分けされる境界付近の所定範囲内では
それぞれの関数値が次第に減少または次第に増加する重
み付け関数が増幅率の切換状態のそれぞれについて予め
設定され、Ａ／Ｄ変換手段の変換出力に対して増幅率に
もとづく補正および上記重み付け関数による重みづけを
行った結果を増幅率の切換状態別に求め、それらを加算
した結果にもとづくデジタル信号を出力する信号合成手
段と、を備えるようにたものである。また、本発明に係
るサーボ制御装置は上述のＡ／Ｄ変換装置を有し、入力
されたアナログ電圧による速度指令がこのＡ／Ｄ変換装
置によりデジタル値よる速度指令に変換されるようにし
たものである。

【００１８】

【作用】本発明におけるＡ／Ｄ変換装置は、切換えによ
りアナログ入力電圧を異なる増幅率で増幅可能な増幅手
段の出力をＡ／Ｄ変換手段がデジタル信号に変換し、信
号合成手段においてアナログ入力電圧の変化範囲が複数
に区分けされる境界付近の所定範囲内ではそれぞれの関
数値が次第に減少または次第に増加する重み付け関数が
増幅率の切換状態のそれぞれについて予め設定され、Ａ
／Ｄ変換手段の変換出力に対して増幅率にもとづく補正
および上記重み付け関数による重みづけを行った結果を
増幅率の切換状態別に求め、それらを加算した結果にも
とづくデジタル信号を出力する。また、本発明における
サーボ制御装置は上述のＡ／Ｄ変換装置を有し、入力さ
れたアナログ電圧による速度指令がこのＡ／Ｄ変換装置
によりデジタル値よる速度指令に変換される。

【００１９】

【実施例】実施例１． 図１は本発明の実施例１に係るＡ／Ｄ変換装置が使用さ
れたサーボモータ制御装置の構成ブロック図である。同
図において、２〜１０ｂは図９の従来装置と同一の機器
である。１ａ及び１ｂは共通の入力信号に対して、それ
ぞれ異なるゲインによる増幅と異なるオフセット値の加
算により信号変換を行なう＃１及び＃２アナログ回路で
あり、その信号変換特性は図２で説明する。１２は＃１
アナログ回路１ａの出力と＃２アナログ回路１ｂの出力
とを交互に選択してＡ／Ｄ変換器２へ供給する選択器で
あり、常時前記選択動作を時分割で行なうことにより、
常に入力信号に対して２つの異なる信号に変換されたア
ナログ回路１ａ及び１ｂの出力をＡ／Ｄ変換器２に供給
するようにしている。なお、この実施例においては、＃
１アナログ回路１ａ、＃２アナログ回路１ｂにおいてそ
れぞれオフセット電圧加算機能を除外した部分、およ
び、選択器１２から、切換えによりアナログ入力電圧を
異なる増幅率で増幅可能な増幅手段が構成される。ま
た、＃１アナログ回路１ａ、＃２アナログ回路１ｂのそ
れぞれにおけるオフセット電圧加算機能と、Ａ／Ｄ変換
器２と、入力ゲイン設定器３におけるオフセット値の減
算機能と、から増幅手段の出力をデジタル信号に変換す
るＡ／Ｄ変換手段が構成される。

【００２０】図１の１３はファジィ推論器であり、２つ
のアナログ回路１ａ及び１ｂの出力からそれぞれＡ／Ｄ
変換器２及び入力ゲイン設定器３を介して供給される２
つの入力データからファジィ推論による合成演算処理を
行ない、単一の速度指令データＶ_ref を出力するもので
ある。上記ファジィ推論に基づく合成演算処理によりサ
ーボモータの高速領域と低速領域との境界領域において
滑らかな速度制御特性が得られ、この詳細は図３及び図
４において説明する。また図１のＡ／Ｄ変換器２は、０
〜＋５Ｖの入力電圧を１０ビットの分解能で０〜１０２
４のデジタルデータに変換して出力するものとして説明
する。

【００２１】図２は図１に示した２つのアナログ回路の
信号変換特性図である。図２の（ａ）は＃１アナログ回
路１ａの入出力信号変換特性を示しているが、この特性
は図９のアナログ回路１の信号変換特性と同一のもので
ある。即ち速度指令の入力電圧−１０Ｖ〜０〜＋１０Ｖ
を直線的に対応する０Ｖ〜＋２．５Ｖ〜＋５Ｖの出力電
圧に変換するものである。図２の（ｂ）は＃２アナログ
回路１ｂの入出力信号変換特性を示しており、速度指令
入力電圧の範囲をあらかじめ分割された（１）−１０Ｖ
〜−２Ｖ、（２）−２Ｖ〜０〜＋２Ｖ、（３）＋２Ｖ〜
＋１０Ｖの３つの範囲に分けて信号電圧の変換を行な
う。従ってまず速度指令入力電圧が上記３つのどの範囲
に属するかの判別を行ない、その判別結果により、
（１）入力電圧が−１０Ｖ〜−２Ｖへの範囲では出力電
圧は常に０Ｖに、（２）入力電圧が−２Ｖ〜０〜＋２Ｖ
の範囲では出力電圧は直線的に対応する０Ｖ〜＋２．５
Ｖ〜＋５Ｖに、（３）入力電圧が＋２Ｖ〜＋１０Ｖの範
囲では出力電圧は常に＋５Ｖになるように信号電圧の変
換が行なわれる。

【００２２】またこの例ではＡ／Ｄ変換器２は１０ビッ
トの分解能であるのでＡ／Ｄ変換器２への入力電圧０〜
＋２．５Ｖ〜＋５Ｖは出力データ０〜５１２〜１０２４
に変換される。図２の（ａ）の縦軸には＃１アナログ回
路の出力電圧と対応するＡ／Ｄ変換出力Ｖa が括弧内に
示され、同様に図２の（ｂ）の縦軸には＃２アナログ回
路の出力電圧と対応するＡ／Ｄ変換出力Ｖb が括弧内に
示されている。

【００２３】図３は重み付け関数、例えば、図１のファ
ジィ推論器１３におけるメンバシップ関数の説明図であ
る。同図の縦軸はファジィ（Ｆｕｚｚｙ）表現による確
からしさの程度であり、０から１までの間の数値として
示される。また横軸はアナログ速度指令電圧とこれに対
応するＡ／Ｄ変換出力データとが下側括弧内に示されて
いる。図３において、Ｈ及びＬはそれぞれメンバシップ
関数であり、アナログ速度指令電圧が−１０Ｖ〜−２Ｖ
及び＋２Ｖ〜＋１０Ｖの範囲ではメンバシップ関数Ｈの
値（確からしさの程度）は１である。また前記速度指令
電圧が０Ｖを中心としてその前後約１Ｖの範囲ではメン
バシップ関数Ｌの値は１である。しかし前記速度指令電
圧が−２Ｖから正方向に約１Ｖ及び＋２Ｖから負方向に
約１Ｖの範囲では、メンバシップ関数Ｈ及びＬの値は、
所定の傾斜直線に従い、１から０に、または０から１に
変化している。

【００２４】図４は本発明の実施例１に係る異なる速度
制御特性の接続説明図である。同図においてＶ_a は＃１
アナログ回路１ａの出力からＡ／Ｄ変換器２を介して変
換されたデジタルデータ、Ｖ_b は＃２アナログ回路１ｂ
の出力から同様にＡ／Ｄ変換器２を介して変換されたデ
ジタルデータである。図４において、縦軸は回転速度、
横軸はアナログ速度指令電圧であり、該指令電圧が−１
０Ｖ〜−２Ｖ及び＋２Ｖ〜＋１０Ｖの範囲では前記Ｖ_a
による速度制御特性を、また前記指令電圧が−２Ｖ〜＋
２Ｖの範囲では前記Ｖ_b による速度制御特性を示してい
る。

【００２５】また通常のアナログ回路においては、その
ゲインまたはオフセット値に誤差やドリフトがあり、こ
れらは完全に補償されないので、２つの制御特性の切換
点で不連続または段差が生じるのが一般的である。図４
のアナログ速度指令電圧の−２Ｖ及び＋２Ｖにおいて上
記不連続の段差が発生しており、本発明のファジィ推論
によりこれが滑らかに接続される説明は後述する。

【００２６】図２〜図４を参照し、図１の動作を説明す
る。いまアナログ速度指令電圧の−１０Ｖ〜０〜＋１０
Ｖが＃１アナログ回路１ａ及び＃２アナログ回路１ｂに
共通に入力されると、＃１アナログ回路１ａは図２の
（ａ）に示される信号変換特性に従い、０Ｖ〜＋２．５
Ｖ〜＋５Ｖの被変換電圧を出力し、＃２アナログ回路１
ｂは図２の（ｂ）に示される信号変換特性に従い、入力
電圧の３つの範囲である（１）−１０Ｖ〜−２Ｖ、
（２）−２Ｖ〜０〜＋２Ｖ、（３）＋２Ｖ〜＋１０Ｖに
対応して、それぞれれ被変換電圧（１）０Ｖ、（２）０
Ｖ〜＋２．５Ｖ〜＋５Ｖ、（３）＋５Ｖを出力する。

【００２７】選択器１２は前記＃１アナログ回路１ａの
出力と＃２アナログ回路１ｂの出力とを常に時分割で交
互に選択してＡ／Ｄ変換器２に供給し、Ａ／Ｄ変換器２
は入力電圧の０〜＋２．５〜＋５Ｖを量子化したデジタ
ルデータ０〜５１２〜１０２４を出力する。ここで＃１
アナログ回路１ａの出力を量子化したデジタルデータを
Ｖ_a 、同様に＃２アナログ回路１ｂの出力を量子化した
デジタルデータをＶ_bとする。入力ゲイン設定器３は前
記Ａ／Ｄ変換器２の出力データＶ_a またはＶ_b に対し
て、オフセット値として−５１２の加算を行ない、Ｖ_a
−５１２またはＶ_b −５１２（データ値としては−５１
２〜０〜５１２）の出力データをファジィ推論器１３へ
供給する。

【００２８】ファジィ推論器１３は次のファジィ演算を
行なう。（１）前記＃１アナログ回路１ａの出力の量子
化データＶ_a が、メンバシップ関数Ｈならば（以下ｉｆ
Ｖ_a ＝Ｈ ｔｈｅｎと書く）、前記Ｖ_a に基づく速度
指令データＶ_ref1を下記の式（２）から算出する。

【００２９】

【数２】

【００３０】ここで記号＊は乗算記号であり、式（２）
において、入力ゲイン設定器からの入力データ（Ｖ_a −
５１２）を４倍するのは、１０ビットのＡ／Ｄ変換器２
の出力データを１２ビットのＡ／Ｄ変換器の出力データ
に等しくなるように変換するためである。

【００３１】（２）次に前記量子化データＶ_a がメンバ
シップ関数Ｌならば（ｉｆ Ｖ_a ＝Ｌ ｔｈｅｎ）、Ｖ
_b に基づく速度指令データＶ_ref2を下記の式（３）から
算出する。

【００３２】

【数３】

【００３３】式（３）において、入力ゲイン設定器３か
らの入力データ（Ｖ_b −５１２）に４／５を乗算するの
は、速度指令電圧範囲（−２Ｖ〜＋２Ｖ）が全部の範囲
（−１０Ｖ〜＋１０Ｖ）の１／５に相当するからであ
る。

【００３４】（３）次に前記算出されたＶ_a 及びＶ_b に
基づく速度指令データＶ_ref1及びＶ_ref2と、それぞれ対
応するメンバシップ関数Ｈ及びＬの値から、下記の式
（４）によりファジィ推論による合成演算を行ない単一
の速度指令データＶ_ref を得る。

【００３５】

【数４】

【００３６】なおこの場合、式（４）の分母（Ｈ＋Ｌ）
の値は１となる。

【００３７】いま一例としてアナログ速度指令電圧が＋
１０Ｖのとき、図２の（ａ）及び（ｂ）の信号変換特性
からＶ_a ＝１０２４、Ｖ_b ＝１０２４、図３に示された
メンバシップ関数Ｈ及びＬの値はＨ＝１、Ｌ＝０がそれ
ぞれ得られるので、これらの値を式（４）に代入する
と、式（５）により速度指令データＶ_ref ＝２０４８が
得られる。

【００３８】

【数５】

【００３９】そして前記速度指令データＶ_ref ＝２０４
８に対応するサーボモータ７の回転速度として正回転の
２０００ｒ／ｍが得られる。

【００４０】このようにファジィ推論による合成演算処
理の結果得られた速度指令データＶ_ref を用いることの
大きな特徴は、（１）低速領域における制御分解能の向
上と、（２）高速領域と低速領域との境界で制御特性に
不連続の段差が発生せず、滑らかな接続が可能となるこ
とである。

【００４１】前記第１の特徴を説明すると、アナログ速
度指令電圧が−１０Ｖ〜−２Ｖ及び＋２Ｖ〜＋１０Ｖの
範囲における制御分解能は２０００ｒ／ｍ／５１２ＬＳ
Ｂの概算値３．９１ｒ／ｍ／ＬＳＢであるが、サーボモ
ータ７の安定性が特に求められるアナログ速度指令電圧
が−２Ｖ〜０〜＋２Ｖの範囲（低速領域）の制御分解能
は４００ｒ／ｍ／５１２ＬＳＢの概算値として０．７８
１ｒ／ｍ／ＬＳＢが得られる。上記低速領域における制
御分解能は、従来装置で１２ビットのＡ／Ｄ変換器を用
いた場合の制御分解能である２０００ｒ／ｍ／２０４８
ＬＳＢの概算値０．９７７ｒ／ｍ／ＬＳＢよりも向上し
た値となっている。

【００４２】前記第２の特徴を説明すると、図３におけ
るアナログ速度指令電圧が−２Ｖ及び＋２Ｖの近傍領域
（即ち高速と低速との境界領域）においては、メンバシ
ップ関数Ｈ及びＬの値は所定の傾斜直線に従い少しずつ
１と０の間を変化するようにしている。従って式（４）
により算出されるＶ_ref は、メンバシップ関数Ｈ及びＬ
の値に応じ、例えば、 （１）Ｈ＝１、Ｌ＝０のときは、Ｖ_ref1の値がそのまま
Ｖ_ref となり、 （２）Ｈ＝０．９、Ｌ＝０．１のときは、Ｖ_ref1の値の
９割とＶ_ref2の値の１割との和がＶ_ref となり、 （３）Ｈ＝０．５、Ｌ＝０．５のときは、Ｖ_ref1の値の
５割とＶ_ref2の値の５割との和がＶ_ref となり、： （４）Ｈ＝０．２、Ｌ＝０．８のときは、Ｖ_ref1の値の
２割とＶ_ref2の値の８割との和がＶ_ref となり、 （５）Ｈ＝０、Ｌ＝１のときは、Ｖ_ref2の値がそのまま
Ｖ_ref となる。

【００４３】従って従来方法のように２つの異なる制御
特性の境界点において、一方の制御特性の使用を突然中
止し、同時に他方の制御特性の使用に切換えるものでは
なく、本発明においては、２つの制御特性を共に使用す
る領域を設け、一方の制御特性を適用するメンバシップ
関数値を少しずつ減少させながら、同時に他方の制御特
性を適用するメンバシップ関数値を少しずつ増加させて
ゆき移行をさせるようにしたので、高速と低速との境界
領域で不連続や段差は発生せず、図４の破線で示すよう
な滑らかな接続が可能となる。なお、この実施例におい
ては、入力ゲイン設定器３におけるオフセット値の減算
機能を除外した部分と、ファジィ推論部１３と、から信
号合成手段が構成される。

【００４４】また図１の入力ゲイン設定器３は、Ａ／Ｄ
変換後のデータに対してオフセット値の修正演算を行な
うのみであるので、この演算動作をファジィ推論器１３
で行なうようにして、入力ゲイン設定器３を除去し、Ａ
／Ｄ変換器２の出力を直接ファジイ推論器１３に供給す
るようにしてもよい。

【００４５】実施例２． 図５は本発明の実施例２に係るＡ／Ｄ変換装置が使用さ
れた速度指令入力部の構成ブロック図であり、１ａ〜１
ｅはそれぞれ＃１〜＃５アナログ回路、１２Ａは＃１〜
＃５アナログ回路１ａ〜１ｅの出力を順次選択してＡ／
Ｄ変換器２へ供給する選択器、１３Ａは図１の入力ゲイ
ン設定器３のオフセット値修正機能をも含むようにした
ファジィ推論器である。また１１Ａはこの実施例２に係
る速度指令入力部である。

【００４６】図６は図５に示した＃１〜＃３アナログ回
路１ａ〜１ｃの信号変換特性図であり、図７は図５に示
した＃４及び＃５アナログ回路１ｄ及び１ｅの信号変換
特性図である。但し図６及び図７の縦軸は各アナログ回
路の出力をＡ／Ｄ変換器２を介して量子化したＡ／Ｄ変
換出力として示してある。また図６の（ａ）は、図２の
（ａ）と同一の信号変換特性であり、アナログ速度指令
電圧の全領域−１０Ｖ〜０〜＋１０Ｖを直線的に変換す
るものであるが、図６の（ｂ），（ｃ）及び図７の
（ａ），（ｂ）はそれぞれ前記速度指令電圧における正
回転の高速、中低速及び逆回転の中低速、高速を主とし
た部分領域を直線的に変換するものである。図８は図５
のファジィ推論器１３Ａにおけるメンバシップ関数の説
明図であり、メンバシップ関数ＨＮ及びＬＮ、並びにＬ
Ｐ及びＨＰはそれぞれ図７の（ｂ）及び（ａ）、並びに
図６の（ｃ）及び（ｂ）の信号変換特性に対応するもの
である。

【００４７】図６〜図８を参照し、図５の動作を説明す
る。いまアナログ速度指令電圧−１０Ｖ〜０〜＋１０Ｖ
が＃１〜＃５アナログ回路１ａ〜１ｅに共通に供給され
ると、各アナログ回路はそれぞれ図６の（ａ），
（ｂ），（ｃ）、並びに図７の（ａ），（ｂ）に示され
る信号変換特性に従い信号変換を行なう。選択器１２Ａ
は各アナログ回路の出力を順次選択してＡ／Ｄ変換器２
に供給する。Ａ／Ｄ変換器２は入力信号を量子化したデ
ジタルデータＶ_a ，Ｖ_b ，Ｖ_c ，Ｖ_d 及びＶe をそれぞ
れ出力してファジィ推論器１３Ａに供給する。

【００４８】フィジィ推論器１３Ａは次のファジィ演算
を行なう。（１）ｉｆ Ｖ_a ＝ＨＰ ｔｈｅｎ、Ｖ_b に
基づく速度指令データＶ_ref1を下記の式（６）から算出
する。

【００４９】

【数６】

【００５０】（２）ｉｆ Ｖ_a ＝ＬＰ ｔｈｅｎ、Ｖ_c
に基づく速度指令データＶ_ref2を下記の式（７）から算
出する。

【００５１】

【数７】

【００５２】（３）ｉｆ Ｖ_a ＝ＬＮ ｔｈｅｎ、Ｖ_d
に基づく速度指令データＶ_ref3を下記の式（８）から算
出する。

【００５３】

【数８】

【００５４】（４）ｉｆ Ｖ_a ＝ＨＮ ｔｈｅｎ、Ｖ_e
に基づく速度指令データＶ_ref4を下記の式（９）から算
出する。

【００５５】

【数９】

【００５６】上記式（６）〜式（９）においては、図１
の場合と同様に回転速度２０００r/m に対応する速度指
令データが２０４８となるように、第１項で比較係数６
１４．４／５１２＝１．２の乗算と、第２項でオフセッ
ト補正値の加算とを行なっている。

【００５７】（５）次に前記算出されたＶ_b 〜Ｖ_e に基
づく速度指令データＶ_ref1〜Ｖ_ref4と、それぞれ対応す
るメンバシップ関数ＨＰ、ＬＰ、ＬＮ及びＨＮの値か
ら、下記の式（１０）によるファジィ推論による合成演
算を行ない単一の速度指令データＶ_ref を得る。

【００５８】

【数１０】

【００５９】このようにファジィ推論による合成演算処
理の結果得られた速度指令データＶ_ref を用いることに
より、１０ビットのＡ／Ｄ変換器を使用してもその制御
分解能は１２００ｒ／ｍ／１０２４ＬＳＢの概算値とし
て１．１７ｒ／ｍ／ＬＳＢとなり、ほぼ１２ビットのＡ
／Ｄ変換器に相当した高分解能が得られると共に、各制
御特性の接続領域において不連続や段差が発生すること
なく滑らかな接続が可能となる。

【００６０】なお図５においては、選択器１２ＡとＡ／
Ｄ変換器２とは別個の機器である場合の例を示したが、
現在選択及び量子化器としてマルチプレクサ付Ａ／Ｄ変
換器という単一素子が市販されているので、これを使用
して構成素子数を減少させることができる。

【００６１】なお、本発明のファジィ推論に基づく合成
演算処理は、必ずしも実施例１または２で示した式
（４）または式（１０）に限定されるものではなく、そ
の他のファジィ推論による合成演算を行なうようにして
もよい。この場合、合成演算式の相違により複数に分割
された各制御特性の接続領域における接続カーブの特性
が変化することになり、所望の特性による接続カーブが
得られるようなファジィ推論合成演算式を採用すればよ
いことになる。

【００６２】

【発明の効果】以上のように本発明におけるＡ／Ｄ変換
装置によれば、切換えによりアナログ入力電圧を異なる
増幅率で増幅可能な増幅手段の出力をＡ／Ｄ変換手段が
デジタル信号に変換し、信号合成手段においてアナログ
入力電圧の変化範囲が複数に区分けされる境界付近の所
定範囲内ではそれぞれの関数値が次第に減少または次第
に増加する重み付け関数が増幅率の切換状態のそれぞれ
について予め設定され、Ａ／Ｄ変換手段の変換出力に対
して増幅率にもとづく補正および上記重み付け関数によ
る重みづけを行った結果を増幅率の切換状態別に求め、
それらを加算した結果にもとづくデジタル信号を出力す
るようにしたので、アナログ入力電圧の大きさによりＡ
／Ｄ変換の分解能を変えることができるとともに、分解
能を変えることによるＡ／Ｄ変換特性の不連続の発生が
防止できる効果がある。また、アナログ電圧による速度
指令が与えられ、これをＡ／Ｄ変換してデジタル値によ
る速度指令とするサーボ制御装置において、アナログ電
圧の大きさによりＡ／Ｄ変換における分解能を変えるこ
とができるとともに分解能を変えることによる制御特性
の急変が防止され、なめらかな運転ができる効果があ
る。

【図面の簡単な説明】

【図１】本発明の実施例１に係るＡ／Ｄ変換装置が適用
されたサーボモータ制御装置のブロック構成図である。

【図２】図１に示した２つのアナログ回路の信号変換特
性図である。

【図３】図１のファジィ推論器におけるメンバシップ関
数の説明図である。

【図４】本発明の実施例１に係る異なる速度制御特性の
接続説明図である。

【図５】本発明の実施例２に係る速度指令入力部のブロ
ック構成図である。

【図６】図５に示した＃１〜＃３アナログ回路の信号変
換特性図である。

【図７】図５に示した＃４及び＃５アナログ回路の信号
変換特性図である。

【図８】図５のファジィ推論器におけるメンバシップ関
数の説明図である。

【図９】従来のＡ／Ｄ変換装置が使用された一般的なサ
ーボモータ制御装置のブロック構成図である。

【図１０】図９のＡ／Ｄ変換器の入力電圧と出力データ
との変換特性図である。

【図１１】公知文献に示されたモータの駆動制御装置の
ブロック構成図である。

【符号の説明】

１，１ａ〜１ｅ アナログ回路 ２ Ａ／Ｄ変換器 ３ 入力ゲイン設定器 ４ 速度制御アンプ ５ 電流制御アンプ ６ 電流検出器 ７ サーボモータ ８ エンコーダ ９ 微分器 １０ａ，１０ｂ 減算器 １１，１１Ａ，１１Ｂ 速度指令入力部 １２，１２Ａ 選択器 １３，１３Ａ ファジィ推論器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03M 1/18 H03G 3/00 H03G 11/08 H02P 5/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 切換えによりアナログ入力電圧を異なる
   増幅率で増幅可能な増幅手段と、上記増幅手段の出力を
   デジタル信号に変換するＡ／Ｄ変換手段と、上記アナロ
   グ入力電圧の変化範囲が複数に区分けされる境界付近の
   所定範囲内ではそれぞれの関数値が次第に減少または次
   第に増加する重み付け関数が上記増幅率の切換状態のそ
   れぞれについて予め設定され、上記Ａ／Ｄ変換手段の変
   換出力に対して上記増幅率にもとづく補正および上記重
   み付け関数による重みづけを行った結果を上記増幅率の
   切換状態別に求め、それらを加算した結果にもとづくデ
   ジタル信号を出力する信号合成手段と、を備えたＡ／Ｄ
   変換装置。
2. 【請求項２】 請求項１記載のＡ／Ｄ変換装置を有し、
   入力されたアナログ電圧による速度指令が上記Ａ／Ｄ変
   換装置によりデジタル値よる速度指令に変換されること
   を特徴とするサーボ制御装置。