JPH0622330B2 - Ｄ―ａコンバータ - Google Patents
Ｄ―ａコンバータInfo
- Publication number
- JPH0622330B2 JPH0622330B2 JP59069330A JP6933084A JPH0622330B2 JP H0622330 B2 JPH0622330 B2 JP H0622330B2 JP 59069330 A JP59069330 A JP 59069330A JP 6933084 A JP6933084 A JP 6933084A JP H0622330 B2 JPH0622330 B2 JP H0622330B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- converter
- value
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルオーディオ用のＡ−Ｄ，Ｄ−Ａコ
ンバータに関するものである。
ンバータに関するものである。
従来例の構成とその問題点 近年、コンパクトディスクや、ディジタルオーディオテ
ープレコーダに見られるようにオーディオのディジタル
化が急速に進んでいる。これらのディジタルオーディオ
機器には、必ず、Ａ−ＤコンバータやＤ−Ａコンバータ
が使用されているが、それらには非常に精度が求められ
ているため、トリミング工程を必要とし、非常にコスト
高になっているのが現状である。
ープレコーダに見られるようにオーディオのディジタル
化が急速に進んでいる。これらのディジタルオーディオ
機器には、必ず、Ａ−ＤコンバータやＤ−Ａコンバータ
が使用されているが、それらには非常に精度が求められ
ているため、トリミング工程を必要とし、非常にコスト
高になっているのが現状である。
以下に従来のＡ−Ｄ，Ｄ−Ａコンバータについて説明す
る。
る。
第１図は従来のＤ−Ａコンバータの回路図を示すもので
あり、１はＭＳＢに対する電流Ｉの電流源、２は電流値 の電流源、３は電流源１をオン・オフするスイッチ、４
は電流源２をオン・オフするスイッチ、５は電流値−Ｉ
のバイポーラ用電流源、６は電流加算点、７は１〜６を
含むＤ−Ａコンバータの主要部、８は演算増幅器、９は
帰還抵抗、１０はアナログ電圧出力点である。
あり、１はＭＳＢに対する電流Ｉの電流源、２は電流値 の電流源、３は電流源１をオン・オフするスイッチ、４
は電流源２をオン・オフするスイッチ、５は電流値−Ｉ
のバイポーラ用電流源、６は電流加算点、７は１〜６を
含むＤ−Ａコンバータの主要部、８は演算増幅器、９は
帰還抵抗、１０はアナログ電圧出力点である。
以上のように構成された従来のＤ−Ａコンバータについ
て、以下その動作を説明する。
て、以下その動作を説明する。
まず、与えられたＮビットのディジタル入力データに従
ってＮ個のスイッチ３，４の状態が設定される。そし
て、オン状態の各スイッチに対応した電流源１，２の電
流と、電流源５の電流とが加算されて、電流加算点６か
ら、演算増幅器の逆相入力に供給されて電圧に変換さ
れ、アナログ電圧出力点１０に現れる。
ってＮ個のスイッチ３，４の状態が設定される。そし
て、オン状態の各スイッチに対応した電流源１，２の電
流と、電流源５の電流とが加算されて、電流加算点６か
ら、演算増幅器の逆相入力に供給されて電圧に変換さ
れ、アナログ電圧出力点１０に現れる。
以上のようにして、与えられたディジタル入力データに
応じてアナログ電圧が得られ、Ｄ−Ａ変換が行われる。
応じてアナログ電圧が得られ、Ｄ−Ａ変換が行われる。
なお、電流源５は正負両極性出力を得るためのものであ
る。
る。
つぎに、第１図に示すＤ−Ａコンバータの主要部７を用
いて、遂次比較型Ａ−Ｄコンバータを構成した従来例を
第２図に示す。
いて、遂次比較型Ａ−Ｄコンバータを構成した従来例を
第２図に示す。
第２図において、７は第１図に示す７と同じものであ
り、１１はアナログ入力点、１２は抵抗、１３は比較
器、１４は遂次比較用レジスタである。
り、１１はアナログ入力点、１２は抵抗、１３は比較
器、１４は遂次比較用レジスタである。
以上のように構成された従来のＡ−Ｄコンバータについ
て、以下その動作を説明する。
て、以下その動作を説明する。
まず、アナログ入力点１１に加えられたアナログ電圧と
抵抗１２の値で決まる入力電流値と、Ｄ−Ａコンバータ
７のＭＳＢのみを１にし（ＭＳＢに対応したスイッチ３
のみをオンにし）た時のＤ−Ａコンバータ７の出力電流
とが加算され、その値が正か負かを比較器１３で比較
し、正なら１、負なら０を遂次比較用レジスタのＭＳＢ
の所に収納するという操作をＭＳＢから順次ＬＳＢまで
繰り返すことによって、Ａ−Ｄ変換が行われる。
抵抗１２の値で決まる入力電流値と、Ｄ−Ａコンバータ
７のＭＳＢのみを１にし（ＭＳＢに対応したスイッチ３
のみをオンにし）た時のＤ−Ａコンバータ７の出力電流
とが加算され、その値が正か負かを比較器１３で比較
し、正なら１、負なら０を遂次比較用レジスタのＭＳＢ
の所に収納するという操作をＭＳＢから順次ＬＳＢまで
繰り返すことによって、Ａ−Ｄ変換が行われる。
以上、第１図および第２図のように構成されたＡ−Ｄお
よびＤ−Ａコンバータは、特に、ディジタルオーディオ
用のようにビット数の多いものでは、製造したままの状
態では誤差が大きくなり、そのままでは、ディジタルオ
ーディオ用に使用した場合、ひずみが大きくなって実用
にならない。
よびＤ−Ａコンバータは、特に、ディジタルオーディオ
用のようにビット数の多いものでは、製造したままの状
態では誤差が大きくなり、そのままでは、ディジタルオ
ーディオ用に使用した場合、ひずみが大きくなって実用
にならない。
誤差は、あるビットが１でそれ以下のビットがすべて０
の状態から、そのビットが０でそれ以下のビットがすべ
て１の状態へ変化する時、およびその逆の時に大きくな
る。そして、この誤差が、ひずみになる。
の状態から、そのビットが０でそれ以下のビットがすべ
て１の状態へ変化する時、およびその逆の時に大きくな
る。そして、この誤差が、ひずみになる。
第３図に、各ビットに対する電流源１，２が同程度のパ
ーセントの誤差を持つ場合、アナログ電圧に対するＡ−
Ｄ，Ｄ−Ａ変換誤差の絶対値の最悪値の分布を示す。
ーセントの誤差を持つ場合、アナログ電圧に対するＡ−
Ｄ，Ｄ−Ａ変換誤差の絶対値の最悪値の分布を示す。
以上のような変換誤差を小さくするため、従来は、各ビ
ットの電流源１，２をトリミングするという方法が行わ
れていた。しかし、このトリミングの工程が入ること
で、非常にコスト高になるという問題があった。
ットの電流源１，２をトリミングするという方法が行わ
れていた。しかし、このトリミングの工程が入ること
で、非常にコスト高になるという問題があった。
発明の目的 本発明は、上記従来の問題点を解消するもので、トリミ
ングを必要としない、ディジタルオーディオ用のＡ−
Ｄ，Ｄ−Ａコンバータを実現することを目的とする。
ングを必要としない、ディジタルオーディオ用のＡ−
Ｄ，Ｄ−Ａコンバータを実現することを目的とする。
発明の構成 本発明は、補正用の電流源をＭＳＢのデータによって２
通りの電流値に切換えられるようにし、一方の電流値を
ディジタルデータ０１１……１に対する電流加算値が１
ビット分になるように、また１００……０に対する電流
加算値がゼロに近づくように制御することにより、アナ
ログ振幅ゼロ点に対する変換誤差を少くして、聴感上の
ひずみ感を小さくすると共に、トリミングを必要としな
いＡ−Ｄ，Ｄ−Ａコンバータを実現することができるも
のである。
通りの電流値に切換えられるようにし、一方の電流値を
ディジタルデータ０１１……１に対する電流加算値が１
ビット分になるように、また１００……０に対する電流
加算値がゼロに近づくように制御することにより、アナ
ログ振幅ゼロ点に対する変換誤差を少くして、聴感上の
ひずみ感を小さくすると共に、トリミングを必要としな
いＡ−Ｄ，Ｄ−Ａコンバータを実現することができるも
のである。
実施例の説明 前述のように、第１図および第２図に示す従来例のＤ−
Ａ，Ａ−Ｄコンバータはトリミングを行わなければ第３
図に示すような変換誤差の分布を持っているが、第３図
からもわかる通り、アナログ振幅ゼロ点での変換誤差が
最も大きくなっており、これはオーディオ信号に対し
て、そのゼロクロス点でのひずみが非常に大きくなると
いうことを意味している。
Ａ，Ａ−Ｄコンバータはトリミングを行わなければ第３
図に示すような変換誤差の分布を持っているが、第３図
からもわかる通り、アナログ振幅ゼロ点での変換誤差が
最も大きくなっており、これはオーディオ信号に対し
て、そのゼロクロス点でのひずみが非常に大きくなると
いうことを意味している。
このひずみの値は、オーディオ信号の振幅に対して一定
であるため、信号レベルが小さくなるに従ってひずみ率
は増加して行き、聴感上非常に有害なものになってい
る。
であるため、信号レベルが小さくなるに従ってひずみ率
は増加して行き、聴感上非常に有害なものになってい
る。
そこで、もし、このゼロクロス点でのひずみが除去でき
たとすれば、残りのひずみ成分は、第３図点線で示すよ
うに、信号振幅に比例したものになるため、聴感上はあ
まり問題にならないと言える。
たとすれば、残りのひずみ成分は、第３図点線で示すよ
うに、信号振幅に比例したものになるため、聴感上はあ
まり問題にならないと言える。
このゼロクロス点でのひずみは、Ａ−ＤまたはＤ−Ａコ
ンバータにおいて、ディジタルデータ０１１……１に対
するアナログ振幅に１ＬＳＢ分のアナログ振幅を加えた
ものと、ディジタルデータ１００……０に対するアナロ
グ振幅との間の誤差によるものである。
ンバータにおいて、ディジタルデータ０１１……１に対
するアナログ振幅に１ＬＳＢ分のアナログ振幅を加えた
ものと、ディジタルデータ１００……０に対するアナロ
グ振幅との間の誤差によるものである。
第４図は本発明における一実施例におけるＤ−Ａコンバ
ータの回路図を示すものである。
ータの回路図を示すものである。
第４図において、１〜１０は第１図に示す回路図中の同
番号と同じものであり、１５は制御入力点、１６はコン
パレータ、１７，１８はそれぞれテスト信号１およびテ
スト信号２をクロックとし、コンパレータ１６の出力を
アップ・ダウン入力とするカウンタ、１９はＭＳＢによ
ってカウンタ１７と１８のデータを切換えて補助Ｄ−Ａ
コンバータに与えるためのデータセレクタであり、電流
源５は、固定の電流源５ａと、可変の電流源としての補
助Ｄ−Ａコンバータ５ｂで構成されている。
番号と同じものであり、１５は制御入力点、１６はコン
パレータ、１７，１８はそれぞれテスト信号１およびテ
スト信号２をクロックとし、コンパレータ１６の出力を
アップ・ダウン入力とするカウンタ、１９はＭＳＢによ
ってカウンタ１７と１８のデータを切換えて補助Ｄ−Ａ
コンバータに与えるためのデータセレクタであり、電流
源５は、固定の電流源５ａと、可変の電流源としての補
助Ｄ−Ａコンバータ５ｂで構成されている。
以上のように構成された本実施例のＤ−Ａコンバータに
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
まず１〜１０で構成される部分の動作は、第１図に示し
たものと全く同様であるので省略し、ここでは、補助Ｄ
−Ａコンバータ５ｂに対する補正動作を中心に説明す
る。
たものと全く同様であるので省略し、ここでは、補助Ｄ
−Ａコンバータ５ｂに対する補正動作を中心に説明す
る。
補正用テスト信号のタイムチャートの一例を第５図に示
す。第５図の例では、オーディオ信号の１サンプル周期
の間に、テスト信号１、Ｌチャンネルデータ，テスト信
号２、Ｒチャンネルデータという順序で動作させてい
る。
す。第５図の例では、オーディオ信号の１サンプル周期
の間に、テスト信号１、Ｌチャンネルデータ，テスト信
号２、Ｒチャンネルデータという順序で動作させてい
る。
まず、テスト信号１では、スイッチ３をオフにし、スイ
ッチ４をすべてオンにし、その時のアナログ出力電圧の
極性をコンパレータ１６で比較しカウンタ１７をカウン
トアップまたはダウンする。そして、カウンタ１７のデ
ータがデータセレクタ１９で選択され、補助Ｄ−Ａコン
バータ５ｂに与えられて、電流源５の電流値が、アナロ
グ出力電圧がゼロになる方向に制御される。
ッチ４をすべてオンにし、その時のアナログ出力電圧の
極性をコンパレータ１６で比較しカウンタ１７をカウン
トアップまたはダウンする。そして、カウンタ１７のデ
ータがデータセレクタ１９で選択され、補助Ｄ−Ａコン
バータ５ｂに与えられて、電流源５の電流値が、アナロ
グ出力電圧がゼロになる方向に制御される。
つぎに、テスト信号２では、スイッチ３をオンにし、ス
イッチ４をすべてオフにし、その時のアナログ出力電圧
の極性をコンパレータ１６で比較しカウンタ１８をカウ
ントアップまたはダウンする。そして、カウンタ１８の
データがデータセレクタ１９で選択され、補助Ｄ−Ａコ
ンバータ５ｂに与えられて、電流源５の電流値が、アナ
ログ出力電圧がゼロになる方向に制御される。
イッチ４をすべてオフにし、その時のアナログ出力電圧
の極性をコンパレータ１６で比較しカウンタ１８をカウ
ントアップまたはダウンする。そして、カウンタ１８の
データがデータセレクタ１９で選択され、補助Ｄ−Ａコ
ンバータ５ｂに与えられて、電流源５の電流値が、アナ
ログ出力電圧がゼロになる方向に制御される。
Ｄ−Ａ変換中は、カウンタ１７および１８の内容は保持
され、ＭＳＢが０の時はカウンタ１７のデータが、ＭＳ
Ｂが１の時はカウンタ１８のデータが補助Ｄ−Ａコンバ
ータ５ｂに供給される。
され、ＭＳＢが０の時はカウンタ１７のデータが、ＭＳ
Ｂが１の時はカウンタ１８のデータが補助Ｄ−Ａコンバ
ータ５ｂに供給される。
以上の補正動作をくり返すことにより、テスト信号１に
対するアナログ出力電圧とテスト信号２に対するアナロ
グ出力電圧が共にゼロに近づいて行き、その結果ゼロク
ロス点における誤差が非常に小さいＤ−Ａコンバータが
実現できるのである。
対するアナログ出力電圧とテスト信号２に対するアナロ
グ出力電圧が共にゼロに近づいて行き、その結果ゼロク
ロス点における誤差が非常に小さいＤ−Ａコンバータが
実現できるのである。
本実施例における補助Ｄ−Ａコンバータの必要ビット数
については、ゼロクロス点における誤差分だけカバーで
きる程度のもので良いため、電流源１，２とスイッチ
３，４で構成されるビット数よりも、かなり少いもので
実現できる。
については、ゼロクロス点における誤差分だけカバーで
きる程度のもので良いため、電流源１，２とスイッチ
３，４で構成されるビット数よりも、かなり少いもので
実現できる。
なお、第４図に示す実施例における電流源２およびスイ
ッチ４は、ＬＳＢに対応する電流源とスイッチが、２個
づつ設けられており、そのうちの１個は、テスト信号１
の時にのみスイッチがオンになり、その他の時は、常に
オフになっている。
ッチ４は、ＬＳＢに対応する電流源とスイッチが、２個
づつ設けられており、そのうちの１個は、テスト信号１
の時にのみスイッチがオンになり、その他の時は、常に
オフになっている。
それによって、ゼロクロス点における誤差はゼロに近づ
いて行く。しかし、この＋１個の電流源とスイッチがな
い場合には、ゼロクロス点における誤差は１ＬＳＢ分に
近づいて行くが、その値は非常に小さいため、実用的に
は無視できる場合もある。したがって、そのような場合
でも本発明は有効である。
いて行く。しかし、この＋１個の電流源とスイッチがな
い場合には、ゼロクロス点における誤差は１ＬＳＢ分に
近づいて行くが、その値は非常に小さいため、実用的に
は無視できる場合もある。したがって、そのような場合
でも本発明は有効である。
以上の実施例は、本発明をＤ−Ａコンバータに実施した
例であるが、従来例の項で説明したように、それらを遂
次比較型Ａ−Ｄコンバータの一部として構成できること
はいうまでもない。
例であるが、従来例の項で説明したように、それらを遂
次比較型Ａ−Ｄコンバータの一部として構成できること
はいうまでもない。
発明の効果 本発明は、Ｄ−Ａコンバータのバイポーラ用の電流源５
を可変にし、それをディジタルデータ０１１……１＋１
と１００……０のテスト信号に対してアナログ値が共に
ゼロになるように制御することにより、トリミングをす
ることなしに、ゼロクロス点における誤差を少くし、聴
感上満足な性能を持ったディジタルオーディオ用のＡ−
ＤおよびＤ−Ａコンバータを実現することができるもの
である。
を可変にし、それをディジタルデータ０１１……１＋１
と１００……０のテスト信号に対してアナログ値が共に
ゼロになるように制御することにより、トリミングをす
ることなしに、ゼロクロス点における誤差を少くし、聴
感上満足な性能を持ったディジタルオーディオ用のＡ−
ＤおよびＤ−Ａコンバータを実現することができるもの
である。
第１図は従来のＤ−Ａコンバータの回路図、第２図は従
来のＡ−Ｄコンバータの回路図、第３図は変換誤差の分
布図、第４図は本発明の一実施例におけるＤ−Ａコンバ
ータの回路図、第５図は第４図の実施例の動作説明図で
ある。 １……第１の電流源、２……第２の電流源、３……第１
のスイッチ、４……第２のスイッチ、５……第３の電流
源、６……電流加算手段、８〜９，１６〜１９……制御
手段。
来のＡ−Ｄコンバータの回路図、第３図は変換誤差の分
布図、第４図は本発明の一実施例におけるＤ−Ａコンバ
ータの回路図、第５図は第４図の実施例の動作説明図で
ある。 １……第１の電流源、２……第２の電流源、３……第１
のスイッチ、４……第２のスイッチ、５……第３の電流
源、６……電流加算手段、８〜９，１６〜１９……制御
手段。
Claims (2)
- 【請求項１】ほぼＩの電流値を持つ第１の電流源と、ほ
ぼ の各電流値を持つ第２の電流源と、上記第１の電流源を
オン・オフする第１のスイッチと、上記第２の各電流源
をオン・オフする第２のスイッチと、ほぼ−Ｉの電流値
を持つ第３の電流源と、上記第１および第２の各電流源
のうち上記第１および第２の各スイッチを通過した電流
と上記第３の電流源の電流とを加算する電流加算手段と
を備え、上記第１および第２の各スイッチのうちでオン
になるものの組合せによって上記電流加算手段の出力電
流値を設定するようにしたＤ−Ａコンバータであって、
上記第３の電流源の電流値を、上記第１のスイッチがオ
フのとき第１の設定値に、オンのとき第２の設定値に切
換えられるようにすると共に、上記第１および第２の設
定値を可変にし、上記第１のスイッチがオフで第２のス
イッチがすべてオンとなる第１のテスト信号に対して上
記電流加算手段の出力電流値がゼロになる方向に上記第
１の設定値を制御し、上記第１のスイッチがオンで第２
のスイッチがすべてオフとなる第２のテスト信号に対し
て上記電流加算手段の出力電流値がゼロになる方向に上
記第２の設定値を制御する制御手段を備え、上記第２の
電流源のうち、ほぼ の電流値を持つ電流源およびそれに対応する第２のスイ
ッチについては、各々２個設けたことを特徴とするＤ−
Ａコンバータ。 - 【請求項２】第３の電流源が、固定電流源と補助Ｄ−Ａ
コンバータで構成されると共に、可変手段が、アナログ
レベルの極性を比較する比較器と、上記比較器の出力に
よってアップ・ダウンカウントされる２系統のアップダ
ウンカウンタと、上記２系統のアップダウンカウンタの
出力データをディジタルデータのＭＳＢの状態によって
選択し、上記補助Ｄ−Ａコンバータに与えるデータセレ
クタとで構成されたことを特徴とする特許請求の範囲第
１項記載のＤ−Ａコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069330A JPH0622330B2 (ja) | 1984-04-06 | 1984-04-06 | Ｄ―ａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069330A JPH0622330B2 (ja) | 1984-04-06 | 1984-04-06 | Ｄ―ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213125A JPS60213125A (ja) | 1985-10-25 |
| JPH0622330B2 true JPH0622330B2 (ja) | 1994-03-23 |
Family
ID=13399426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59069330A Expired - Lifetime JPH0622330B2 (ja) | 1984-04-06 | 1984-04-06 | Ｄ―ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622330B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348916A (ja) * | 1986-08-19 | 1988-03-01 | Fujitsu Ltd | 素子値誤差補正回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029912A (ja) * | 1973-07-17 | 1975-03-26 | ||
| JPS5953727B2 (ja) * | 1977-04-06 | 1984-12-26 | 株式会社日立製作所 | 補正回路付ｄａ変換器 |
| JPS55133129A (en) * | 1979-04-04 | 1980-10-16 | Nec Corp | Digital analog converter |
| JPS57178417A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS58145227A (ja) * | 1982-02-24 | 1983-08-30 | Hitachi Ltd | デイジタル・アナログ変換回路 |
-
1984
- 1984-04-06 JP JP59069330A patent/JPH0622330B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60213125A (ja) | 1985-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| JPH0233219A (ja) | Ａ／ｄ変換用回路配置 | |
| JP4097796B2 (ja) | Ｄａコンバータ及びそのｄａコンバータを用いた逐次比較型ａｄコンバータ | |
| JP2001024509A (ja) | 自己補正方式電荷再配分逐次比較型ａｄ変換器 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| JPH0622330B2 (ja) | Ｄ―ａコンバータ | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| JP2001168713A (ja) | Ａｄコンバータ回路 | |
| JPH1070463A (ja) | アナログ／ディジタル変換回路 | |
| JPS6161577B2 (ja) | ||
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| JP2705585B2 (ja) | 直並列型アナログ／ディジタル変換器 | |
| JP2579555B2 (ja) | ディジタル／アナログ変換装置 | |
| US5684483A (en) | Floating point digital to analog converter | |
| JPS60194829A (ja) | Ａ−ｄ・ｄ−ａコンバ−タ | |
| JPS5847327A (ja) | アナログ−デイジタル変換器 | |
| JPS649773B2 (ja) | ||
| JPS6035829A (ja) | 自動レンジ切換ａ−ｄ変換器 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| JPH03212025A (ja) | 直並列アナログ・ディジタル変換装置 | |
| JPS6195621A (ja) | 並列型ａｄ変換器 | |
| JPH05122077A (ja) | Ａｄコンバータ回路 | |
| JP2002330070A (ja) | フラッシュ型アナログデジタル変換器のひずみ補償法 |