JPH03212025A - 直並列アナログ・ディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利用分野） 本発明は、折れ線近似による非線型特性を有する直並列
アナログ・ディジタル変換装置に関するものである。

（発明の背景） 第１１図に一般に知られているところの直並列アナログ
・ディジタル変換装置を示す。ここでは、６ビツト直往
列アナログ・ディジタル変換装置を例に挙げている。

第１１図において、１はサンプルホールド回路、２は差
動増幅器２ａ及び抵抗器Ｒ，，Ｒ２より成る減算増幅回
路、３は上位エンコーダ回路、４は下位エンコーダ回路
である。又ＣＵＩ〜ＣＵ１は上位ビット用比較器、ＣＬ
Ｉ〜ＣＬ７は下位ビット用比較器、Ｒ１ｎ〜Ｒ８ｎ（ｎ
＝１〜８）は各々等しい抵抗値を有するラダー抵抗器、
ＳＷｌはａ′〜ｈ′のスイッチで構成されるスイッチ回
路、ＶＲＴＶＲＢは各々該変換装置の人カレンシを設定
している上限及び下限の基準電位である。

次に、動作について説明する。

入力されたアナログ信号はサンプルホールド回路１によ
りサンプルホールドされ、次に上位ビット用比較器Ｃ１
１ｌ〜Ｃ１ｊ７に入力され、ここで各々の参照電位と比
較されることにより粗変換が行われ、上位エンコーダ回
路３より上位ディジタル信号が出力される。前記上位ビ
ット用比較器ＣＵＩ〜ＣＵ７における参照電位は、上限
及び下限の基準電位ＶＲＴ、　ＶＲＢの差の電位をラダ
ー抵抗器Ｒａｎ〜Ｒ８ｎにより分圧した電位が用いられ
ている。

次に、粗変換された上位ディジタル値が表す電位と前記
サンプルホールドされたアナログ入力信号との誤差電位
が算出（これについては後述する）され、この誤差電位
が下位ビット用比較器ＣＬＩ〜ＣＬ７に入力され、ここ
で各々の参照電位と比較されることにより密変換が行わ
れ、下位エンコーダ回路４により下位ディジタル信号が
出力される。

ここで、前述した誤差電位の算出動作について述へる。

これは上位エンコーダ回路３の出力状態によって制御さ
れるスイッチ回路ＳＷｌを介するラダー抵抗器Ｒ１ｎ−
Ｒ８ｎにより分圧された電位とアナログ入力信号とに基
づいて減算増幅回路２により求められる。尚、抵抗器Ｒ
１及びＲ７の抵抗比により減算増幅回路２の増幅度は設
定されており、ここでは例えば、Ｒ２＝３Ｒ，として３
倍の増幅度であるものとする。

具体的に述へると、上位エンコーダ回路３は、サンプル
ホールドされたアナログ入力信号が粗変換された８つの
領域ａ　−ｈのうち、どの領域にあるかに応じて、スイ
ッチ回路ＳＷｉの構成要素であるスイッチａ′〜ｈ′の
うちのどれを駆動するかを制御している。つまり、領域
ａにアナログ入力信号が存在する際（これは上位ビット
用比較器Ｃｕ１ｌ〜ＣＵ７の出力変化により判別できる
）は、スイッチａ′のみを駆動し、領域すにアナログ入
力信号が存在する際は、スイッチｂ′のみを駆動する。

以下同様に、アナログ入力信号レベル゛が高くなるにつ
れて、スイッチｃ′、ｄ′、ｅ′、ｆ′ｇ′＋ｈ”を駆
動していく。このように制御されたスイッチ回路ＳＷＩ
を介する前記ラダー抵抗器により分圧された電位が減算
増幅回路２の基準電位として供給されることとなる。

ところで、この基準電位として用いる電位であるが、ス
イッチａ′〜ｈ′に以下のような電位を各々供給するこ
とにより設定している。

つまり、第１１図に示す各部位の電位をＡ〜Ｈ及びＭで
表すと、スイッチａ′に供給する電位を［Ａ＋　（Ｍ−
Ａ）１／４］とし、スイッチｂ′に供給する電位を［］
３＋　（Ｍ−Ｂ）１／４］とし、以下同様にしてスイッ
チｃ′、ｄ′、ｅ′、ｆ′ｇ′、ｈ”に供給する電位を
、［Ｃ＋（Ｍ−Ｃ）１／４］　、［Ｄ＋　（Ｍ−Ｄ）１
／４．Ｅ＋（Ｍ−Ｅ）１／４］　　、　　［Ｆ＋　　（
Ｍ−Ｆ）１／４］［Ｇ＋　　（Ｍ−Ｇ）１／４］　　、
　　［Ｈ＋　　（Ｍ−Ｈ）１／４］に設定しておく。

このように設定しておくことにより、例えば前記サンプ
ルホールド回路１によりサンプルホールドされたアナロ
グ入力信号の電位ＶｒＮが領域ａに存在するとすれば、
上位エンコーダ回路３によりスイッチａ′が選択され、
減算増幅回路２の基準電位として、［Ａ＋　（Ｍ−Ａ）
１／４コが供給される。そして、ここにおいて前記電位
ＶＩＮと前記基準電位［Ａ＋　（Ｍ−Ａ）１／４］との
減算増幅が行われるため、減算増幅回路２の出力は［Ｍ
＋（Ａ−ＶＩＮ）　　・３］となる。又電位ＶＩＮが領
域すに存在する際には、スイッチｂ′が選択され、以下
同様にして、この際の減算増幅回路２の出力は［Ｍ＋（
Ｂ−ＶＩＮ）　　・３］となる。これらの関係を減算増
幅回路２の人出力特性として図示したものが第１２図で
ある。

第１２図に示すように、減算増幅回路２の出力としては
、粗変換された上位ディジタル値が表す電位と前記サン
プルホールドされたアナログ入力信号との差電位を３倍
に増幅した誤差電位が得られ、しかも領域ａ　−ｈにお
いて、電位Ｍを中心（平均電位）として全く同一の誤差
電位を得ることか可能である。

したがって、下位ビット用比較器ＣＬＩ〜ＣＬ７の参照
電位を図中右方向の矢印にて示すように誤差電位を等分
割した電位に設定し、ラダー抵抗器により分圧された該
電位を前記下位ビット用比較器ＣＬＩ〜ＣＬ７へ供給し
てやれば、密変換を行うことか可能である。

上記のよりな′、ディジタル・アナログ変換部と減算増
幅回路２を一体化した様な構成の直並列アナログ・ディ
ジタル変換装置においては、ラダー抵抗器の複数の中間
タップの電位のいずれかの電位を粗変換したディジタル
値により選択し、これを減算増幅回路２０基準電位とし
て供給して、密変換用の入力信号を算出する方式のもの
であるため、アナログ・ディジタル変換用のラダー抵抗
を利用してディジタル・アナログ変換を行え、新たにデ
ィジタル・アナログ変換器を設ける必要がなく、且つ比
較器の数を減らすことができる（後述の第１３図参照）
為、小面積化、低消費電力化することができる。更には
、前記差動増幅回路２により密変換用の入力信号を増幅
することができる為、精度の面においても非常に有利な
ものであるといえる。

しかしながら、上記従来装置は線型の特性のみに適した
装置であると従来より考えられており、折れ線近似によ
る非線型の特性を得られる装置は未゛だ実現されていな
いのが現状であった。

また、折れ線近似による非線型特性を得ることのできる
装置の代表例として、８ビット並列型非線型アナログ・
ディジタル変換装置を挙げ、その回路図を第１３図に示
す。

第１３図において、Ｒ１−Ｒ２５６はラダー抵抗器、Ｃ
１〜Ｃ２５６は比較器、１１１はエンコーダ回路、ＶＲ
Ｔ、　ＶＲＢは該変換装置の入力レンジを設定している
上限及び下限の基準電位である。

ここで、前記ラダー抵抗器Ｒ１−Ｒ９６の抵抗値をＲ，
Ｒ９７〜Ｒ１９２の抵抗値を３Ｒ，Ｒ１９３〜Ｒ２５６
の抵抗値を６Ｒに設定すると、第１４図に示すような、
撮像信号処理におけるガンマ補正特性を折れ線により近
似することが可能である。

しかしながら、この従来装置においては、第１４図に示
された入出力特性において、変換利得が高いほど（この
場合、■の領域が最も変換利得が高くなっている）、ラ
ダー抵抗器の両端の電位差（Ｉ　ＬＳＢに相当する電位
）が小さくなっていく。

例えば、基準電位の両端の電位差（ＶＲＴ−Ｖ　ＲＢ）
を「２Ｖ」に設定すると、■の領域においてはＩ　ＬＳ
Ｂに相当する電位がｒ２．６ｍＶＪと非常に小さくなる
ため、基準電位ＶＲＴ、　ＶＲＢより混入するノイズ或
は比較器のオフセット等の影響が無視てきなくなり、ア
ナログ・ディジタル変換装置の精度か低下するという問
題点を有していた。

以上から分かるように、従来においては、小面積化、低
消費電力化、高精度化が達成された、折れ線近似による
非線型特性を得ることのできる装置は非常に困難なこと
から未だ実現されておらず、本願出願人はこれを可能と
すべく装置を新たに考えている。

（発明の目的） 本発明の目的は、小面積化、低消費電力化、高精度化を
達成しつつ、折れ線近似による非線型特性を持たせるこ
とのできる直並列アナログ・ディジタル変換装置を提供
することである。

（発明の特徴） 上記目的を達成するために、本発明は、抵抗手段の任意
の抵抗器の間に並列に接続される抵抗器と、非線型特性
の変曲点を判別する判別手段と、該判別手段の判別結果
に応じて、差動増幅手段の基準電位、その増幅度、下位
ビット用比較手段の第２の参照電位のうち少なくとも増
幅度、第２の参照電位のいずれかを切り換える切換制御
手段とを設け、以て、非線型特性の変曲点を境にして、
少なくとも差動増幅手段の増幅度、下位ビット用比較手
段の第２の参照電位のいずれかを切り換えるようにした
ことを特徴とする。

（発明の実施例） 以下、本発明を図示の実施例に基づいて詳細に説明する
。

第１図は本発明の第１の実施例を示す回路図であり、第
１１図と同じ部分は同一符号を付しである。

第１図において、ＣＤＩは比較器、Ｒ３は抵抗器、ＳＷ
２．３Ｗ３は前記比較器ＣＤＩよりの出力信号に応答し
てオンオフするスイッチ回路、ＳＷ４は例えば外部操作
に選択される線型モート或は非線型モードに応答した制
御信号によりオンオフするスイッチ回路である。

前記比較器ＣＤＩは折れ線近似による非線型特性の変曲
点の位置を判別するために設けられ、その出力信号によ
り、スイッチ回路ＳＷ２．ＳＷ３の切り換えを制御して
いる。つまり、該比較器ＣＤＩはアナログ入力信号レベ
ルと後述の変曲点の電位Ｅとの大小関係を判別し、その
結果によりスイッチ回路ＳＷ２．ＳＷ３を切り換えてい
る。

ところで、該実施例の装置において、相変換の方法に関
しては第１１図で説明した通りに行われる。但し、スイ
ッチ回路ＳＷ４を駆動することにより、抵抗器Ｒ３がラ
ダー抵抗器Ｒ５ｎの中間点に並列に接続されている為、
相変換に非線型特性を持たせている点が異なっている。

ここで、前記抵抗器Ｒ３を に設定すると、前記非線型特性を有する相変換及び後述
するところの密変換の結果、最終的に第２図に示すよう
な、変曲点を境にして変換利得が３対ｌの非線型特性を
得ることができる。

次に、密変換動作について述べる。

前述のように抵抗器Ｒ３を投入して非線型特性を得る構
成にすることにより、減算増幅回路２の基準電位を供給
する過程と、下位ビット用比較器ＣＬＩ〜ＣＬ７の参照
電位を供給する過程が第１１図と異なってくる。

まず、減算増幅回路２に供給する基準電位についてであ
るが、非線型特性の変曲点を境にして、前記減算増幅回
路２の出力電位である誤差電位の中心（平均電位）を独
立に設定している。つまり、アナログ入力信号レベルが
、変曲点の電位よりも小さい場合には、例えばＭｌの電
位に、又変曲点の電位Ｅよりも大きい場合には、例えば
Ｍ２の電位に設定し、各々変換利得の等しい領域に分割
して誤差電位の中心を決定している。

これは実際には、前述したように、減算増幅回路２の基
準電位としてラダー抵抗器により分圧した適正な電位を
用い、しかも相変換の出力状態によって制御されるスイ
ッチ回路ＳＷＩにより選択することで実現可能であるが
、但しアナログ入力信号レベルが領域ｅに存在する場合
のみ、相変換の出力状態によって変曲点の電位Ｅとの大
小関係が判別できないため、前述したように比較器ＣＤ
Ｉを設けることによって行っている。

その結果、比較器ＣＤＩの出力信号により、スイッチ回
路ＳＷＩのスイッチｅ′に供給する電位をスイッチ回路
ＳＷ３により切り換えることにより、前記誤差電位の中
心を変換利得の等しい領域に分割して正しく設定するこ
とが可能である。

以上述べた関係を第３図に示す。

第３図を見ると、誤差電位が変曲点を境にして、Ｍｌと
Ｍ２の電位を中心にして設定されていることがわかるが
、これにより図中それぞれ矢印で示した誤差電位を等分
割した密変換参照電位を、前記ラダー抵抗器により分圧
した電位を用いて、選択的に下位ビット用比較器の参照
電位として供給することにより、密変換が可能となる。

そして、前記参照電位の選択は、変曲点を検出する比較
器ＣＤＩの出力信号によって制御されるスイッチ回路Ｓ
Ｗ２により行っている。

以上の様に、非線型モードが選択された際には、変曲点
を判別する手段（比較器ＣＤＩ）の判別結果に基づいて
、減算増幅回路２の基準電位及び下位ビット用比較器Ｃ
ＬＩ〜ＣＬ７の参照電位を切り換えるようにしている為
、簡単な回路構成で精度の良い非線型特性を持たせるこ
とが可能となる。

また、この実施例では、スイッチ回路ＳＷ４を駆動しな
い際には、線型特性を持たせることが可能である事は言
うまでもない。又、この実施例においては、６ビツトの
ＡＤ変換装置を例に挙げ、変曲点か一つ（変換利得は３
対１）で、しかも減算増幅回路２の増幅度が３倍の例を
示したが、般に、ｎビットでしかも複数の変曲点を設け
て任意の変換利得て任意の増幅度を持つ場合にも各々適
正な値に設定することにより、適応可能である。

第４図に本発明の第２の実施例を示す。

第１図と該第４図との相違点は、非線型特性の変曲点を
上位ビットの変化と一致させているところである。した
がって、変曲点を判別する手段として比較器Ｃｔ１４の
出力信号を用いることが可能となり、しかも誤差電位の
中心の切り換えも、上位エンコーダ回路３の出力回路状
態によって制御されるスイッチ回路ＳＷＩにより、ラダ
ー抵抗器によって分圧された電位を適正に切り換えるこ
とにより行う事が可能となり、回路構成をさらに簡略化
することかできる。

第５図及び第６図に本発明の第２の実施例における該装
置の入出力特性及び減算増幅回路の入出力特性を示して
いる。

第７図に本発明の第３の実施例を示す。なお、この装置
の得ようとする人出力特性は第５図の実線で示したもの
と同一であるものとする。

図中、Ｒ１′は抵抗器、ＳＷ５は本実施例における変曲
点を判別する手段であるところの比較器ＣｌＩ４の出力
信号に応答してオンオフするスイッチ回路である。

動作についてであるが、この場合、誤差電位の中心を変
曲点の電位Ｍに一致させるようにしている。但し、この
時、変曲点を境にして粗変換の変換利得が３対ｌと異な
っている為、誤差電位の振幅レベルも異なっている筈で
あるが、以下のようにして一致させている。つまり、変
曲点を判別している比較器ＣｌＩ４の出力信号によって
制御されるスイッチ回路ＳＷ５により、変換利得が「３
」の時は、抵抗器Ｒ１とＲ２の抵抗値をＲ２＝３Ｒ。

に設定し、Ｒ１側を選択するようにし、変換利得が「１
」の時は、抵抗器Ｒ１′とＲ２の抵抗値をＲ１＝Ｒ２に
設定し、Ｒ１′側を選択するようにして、減算増幅回路
２ての増幅度を補正している。

又、前述したように、誤差電位の中心を変曲点の電位Ｍ
に一致させるようにしているが、前記増幅度の補正を考
慮して、ラダー抵抗器により分圧した適正な電位を用い
て、減算増幅回路２の基準電位として供給している事は
言うまでもない。

以上述べた関係を第８図に示す。図中、矢印で示した誤
差電位を等分割した密変換参照電泣を下位ビット用比較
器の参照電位として供給すれば、密変換を行うことがで
きる。したがって、変曲点を判別する手段を設け、その
判別手段により減算増幅回路２の増幅度を切り換える事
により、簡単な回路構成で精度の良い非線型特性を持た
せることかできる。

第９図に本発明の第４の実施例を示す。ここでは８ビッ
ト直前列ＡＤ変換装置の回路図を示す。

第９図において、５は論理回路であり、Ｃ１ｆｌ〜Ｃ１
１１５は上位ビット用比較器、ＣＬＩ〜ＣＲ１５は下位
ビット用比較器、Ｒｌｎ−Ｒ１６ｎ　　（ｎ＝　１〜１
６）は各々等しい抵抗値を有するラダー抵抗器、Ｒ４は
抵抗器である。

次に、動作について説明する。

まず、スイッチ回路ＳＷ４が制御信号により駆動される
と、抵抗器Ｒ３及びＲ４がラダー抵抗器Ｒ６ｎとＲ７ｎ
の中間点及びＲ１２ｎとＲ１釦の中間点に各々並列に接
続される為、粗変換において２つの変曲点を有する非線
型特性を持たせることができる。この実施例においては
、例えば抵抗器Ｒ３及びＲｏを ＋ＲＱｎ＋Ｒ１０ｎ　＋Ｒ１１ｎ　＋Ｒ１２ｎ　）に設
定し、前記粗変換及び後述するところの密変換動作を行
い、前述した第１４図に示した、変曲点を境にして変換
利得が６対２対１であるガンマ補正を折れ線近似した入
出力特性を得ようとするものである。

この実施例においても、第１図において説明したように
、誤差電位の中心を変換利得の等しい領域に分割して独
立に設定している。この場合は、第９図に示したＭｌ、
Ｍ２．Ｍ３の電位にそれぞれ設定しているが、変曲点が
上位ビットの変化点と一致しているため、第４図で説明
したように上位エンコーダ回路３の出力状態に応じて制
御されるスイッチ回路ＳＷＩにより、ラダー抵抗器によ
り分圧した電位を減算増幅回路２の基準電位として適正
に切り換える事によって、誤差電位の算出を行うことが
できる。

これらの関係を減算増幅回路２の入出力特性として図示
したものが第１０図である。

第１０図において、矢印で示した誤差電位を等分割した
密変換参照電位を、ラダー抵抗器により分圧した電位を
用いて変換利得に応じて選択的に下位ビット用比較器の
参照電位として供給することにより、密変換が可能とな
る。又、この参照電位の切り換えは、前述したように変
曲点が上位ビットの変化点と一致している為、変曲点を
判別する手段として比較器Ｃ［Ｉ６．　ＣｕＩ２の出力
が利用でき、該出力信号を論理回路５を通してスイッチ
回路ＳＷ２を制御することにより行っている。

また、この場合、スイッチ回路ＳＷ４を駆動しない際に
は、線型特性を持たせる事が可能であることは前述した
通りである。

以上より、簡単な回路構成により、精度良く撮像信号処
理におけるガンマ補正特性を折れ線近似することが可能
となる。

第１乃至第４の実施例によれば、非線型が選択された際
には、変曲点を判別する手段の判別結果に基づいて、例
えば減算増幅回路の基準電位と下位ビット用参照電位、
或は減算増幅回路の基準電位のみを切り換え制御するよ
うにしている為、直並列ＡＤ変換器に折れ線近似による
非線型特性を持たせることが可能となった。また、誤差
電位を増幅する事ができるので、前述したＩＬＳＢに相
当する電位が拡大され、変換利得を高くした際にも混入
ノイズ及び比較器のオフセット電位の影響に強い、つま
り精度の良い装置を提供可能となる。さらに、本実施例
装置は、比較器の数も少なく、しかも誤差電位を算出す
る際には、ラダー抵抗器の中間タップの電位を利用して
いる為、回路構成も簡単であり、チップサイズの小面積
化及び低電力化に適したものとなる。

（変形例） 本実施例では、変曲点を判別する手段の判別結果に基づ
いて、減算増幅回路の基準電位と下位ビット用参照電位
を（第１の実施例）、或は下位ビット用参照電位のみを
（第２，４の実施例）、或は減算増幅回路の増幅度のみ
を（第３の実施例）切り換えて、直並列ＡＤ変換器に折
れ線近似による非線型特性を持たせる様にしているが、
これに限定されるものではなく、減算増幅回路の基準電
位のみの切り換えを行う重恩外であれば、例えば下位ビ
ット用参照電位と減算増幅回路の増幅度を、或は下位ビ
ット用参照電位と減算増幅回路の基準電位及び増幅度を
切り換えても、直並列ＡＤ変換器に折れ線近似による非
線型特性を持たせることが可能である。

（発明の効果） 以上説明したように、本発明によれば、抵抗手段の任意
の抵抗器の間に並列に接続される抵抗器と、非線型特性
の変曲点を判別する判別手段と、該判別手段の判別結果
に応じて、差動増幅手段の基準電位、その増幅度、下位
ビット用比較手段の第２の参照電位のうち少なくとも増
幅度、第２の参照電位のいずれかを切り換える切換制御
手段とを設け、以て、非線型特性の変曲点を境にして、
少なくとも差動増幅手段の増幅度、下位ビット用比較手
段の第２の参照電位のいずれかを切り換えるようにした
ため、小面積化、低消費電力化、高精度化を達成しつつ
、折れ線近似による非線型特性を持たせた直並列アナロ
グ・ディジタル変換装置を提供可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１の実施例装置の入出力特性図、第３図は同じくその
減算増幅回路の人出力特性図、第４図は本発明の第２の
実施例を示す回路図、第５図は第２の実施例装置の入出
力特性図、第６図は同じくその減算増幅回路の人出力特
性図、第７図は本発明の第３の実施例を示す回路図、第
８図は第３の実施例装置の減算増幅回路の入出力特性図
、第９図は本発明の第４の実施例を示す回路図、第１０
図は第４の実施例装置における減算増幅回路の入出力特
性図、第１１図は従来の直並列アナログ・ディジタル変
換装置を示す回路図、第１２図はその減算増幅回路の入
出力特性図、第１３図は従来の非線型特性を得ることか
可能なアナログ・ディジタル変換装置を示す回路図、第
１４図はその装置の人出力特性図である。 ２・・・・・・減算増幅回路、３・・・・・・上位エン
コーダ回路、４・・・・・・下位エンコーダ回路、５・
・・・・・論理回路、Ｃ１１ｌ−ＣｕＩ２・・・・・・
上位ビット用比較器、ＣＬＩ〜ＣＬｉ２・・・・・・下
位ビット用比較器、Ｃ［］１・・・・・・変曲点を判別
する為の比較器、ＲＩｎ”　Ｒ１６ｎ・・・・・・ラダ
ー抵抗器、ＳＷＩ〜ＳＷ５・・・・・・スイッチ回路。 ＲＢ 第５図 アナログ入力信号 ＲＴ 第１３図 第１４図 アナログ入力信号

Claims (1)

【特許請求の範囲】
1. （１）アナログ入力信号と設定される第１の参照電位を
   比較する上位ビット用比較手段と、該上位ビット用比較
   手段の出力に基づいて上位ディジタル信号を出力する上
   位エンコーダ手段と、前記上位ディジタル信号に応じて
   入力される基準電位とアナログ入力信号との差電位を増
   幅し出力する差動増幅手段と、該差動増幅手段よりの信
   号と設定される第２の参照電位を比較する下位ビット用
   比較手段と、該下位ビット用比較手段の出力に基づいて
   下位ディジタル信号を出力する下位エンコーダ手段と、
   前記第１、第２の参照電圧及び前記基準電位を発生する
   ための直列接続された複数の抵抗器より成る抵抗手段と
   を備えた直並列アナログ・ディジタル変換装置において
   、前記抵抗手段の任意の抵抗器の間に並列に接続される
   抵抗器と、非線型特性の変曲点を判別する判別手段と、
   該判別手段の判別結果に応じて、前記差動増幅手段の基
   準電位、その増幅度、前記下位ビット用比較手段の第２
   の参照電位のうち少なくとも増幅度、第２の参照電位の
   いずれかを切り換える切換制御手段とを設けたことを特
   徴とする直並列アナログ・ディジタル変換装置。