JPH06233155A - ディジタルガンマ補正回路 - Google Patents
ディジタルガンマ補正回路Info
- Publication number
- JPH06233155A JPH06233155A JP50A JP3254793A JPH06233155A JP H06233155 A JPH06233155 A JP H06233155A JP 50 A JP50 A JP 50A JP 3254793 A JP3254793 A JP 3254793A JP H06233155 A JPH06233155 A JP H06233155A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- reference voltage
- circuit
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 ８ビットの信号処理において、安価なＡＤ変
換器の使用を可能にするとともにＲＯＭを省略でき、信
号補正特性も容易に変更できる安価なディジタルガンマ
補正回路を提供する。 【構成】 撮像素子１からの入力データはＡＤ変換器２
でディジタル信号に変換される。ディジタル信号は比較
回路５でγ特性の変曲点の電圧と比較され、入力電圧の
範囲が決定される。基準電圧制御部６は入力電圧の範囲
に対応した基準電圧をＡＤ変換器に送出する。ＡＤ変換
器２は入力電圧の大きさに対応した特性にしたがったデ
ィジタル変換を行う。定数データ選択部４は入力電圧範
囲対応の定数データを選択して加算回路３に送出する。
加算回路３はＡＤ変換器２からのディジタルデータに選
択された定数を加算し、γ補正されたディジタル信号を
信号処理部に送る。
換器の使用を可能にするとともにＲＯＭを省略でき、信
号補正特性も容易に変更できる安価なディジタルガンマ
補正回路を提供する。 【構成】 撮像素子１からの入力データはＡＤ変換器２
でディジタル信号に変換される。ディジタル信号は比較
回路５でγ特性の変曲点の電圧と比較され、入力電圧の
範囲が決定される。基準電圧制御部６は入力電圧の範囲
に対応した基準電圧をＡＤ変換器に送出する。ＡＤ変換
器２は入力電圧の大きさに対応した特性にしたがったデ
ィジタル変換を行う。定数データ選択部４は入力電圧範
囲対応の定数データを選択して加算回路３に送出する。
加算回路３はＡＤ変換器２からのディジタルデータに選
択された定数を加算し、γ補正されたディジタル信号を
信号処理部に送る。
Description
【０００１】
【産業上の利用分野】本発明は、カラー受像管の非線形
特性をディジタル処理によって補償するディジタルガン
マ補正回路に関する。
特性をディジタル処理によって補償するディジタルガン
マ補正回路に関する。
【０００２】
【従来の技術】カラー受像管の発光輝度は、入力電圧
（被写体の明るさ）のγ乗に比例する特性を有してい
る。そのため、カラー受像管では、入力する画像信号が
予め１／γ乗変換されていなければ直線性の良好な画像
を得ることができない。従来、ディジタル信号を利用し
てγ補正を行う回路では、上記１／γ乗変換する場合、
すなわちγ補正する場合、ＲＯＭを用いている。
（被写体の明るさ）のγ乗に比例する特性を有してい
る。そのため、カラー受像管では、入力する画像信号が
予め１／γ乗変換されていなければ直線性の良好な画像
を得ることができない。従来、ディジタル信号を利用し
てγ補正を行う回路では、上記１／γ乗変換する場合、
すなわちγ補正する場合、ＲＯＭを用いている。
【０００３】図６は従来のディジタルガンマ補正回路の
一例を示す回路図である。図示しない被写体からの入射
光は撮像素子１０で電気信号に変換される。撮像素子１
０が出力する画像信号は、ＡＤ変換器１１でディジタル
信号に変換される。ＲＯＭ１２には、ＲＯＭ１２に入力
するアドレスをｘ，出力をｙ，係数をｋとすると、ｙ＝
ｋ×ｘ1/r で計算した表（１／γテーブル）が格納され
ている。ＡＤ変換器１１のディジタル信号をアドレスと
してＲＯＭ１２にアクセスすると、ＲＯＭ１２より１／
γテーブルが読み出され、γ補正されたディジタル画像
信号が信号処理部１３に送られる。信号処理部１３は以
降の回路に必要な信号処理を行う。
一例を示す回路図である。図示しない被写体からの入射
光は撮像素子１０で電気信号に変換される。撮像素子１
０が出力する画像信号は、ＡＤ変換器１１でディジタル
信号に変換される。ＲＯＭ１２には、ＲＯＭ１２に入力
するアドレスをｘ，出力をｙ，係数をｋとすると、ｙ＝
ｋ×ｘ1/r で計算した表（１／γテーブル）が格納され
ている。ＡＤ変換器１１のディジタル信号をアドレスと
してＲＯＭ１２にアクセスすると、ＲＯＭ１２より１／
γテーブルが読み出され、γ補正されたディジタル画像
信号が信号処理部１３に送られる。信号処理部１３は以
降の回路に必要な信号処理を行う。
【０００４】
【発明が解決しようとする課題】ところで、上記ディジ
タル回路において、信号処理部段階で８ビットの信号処
理を行い所定の解像度を得るためには、ＡＤ変換器は９
〜１０ビット構成のディジタル信号にする必要がある。
そのため、高価な高速ＡＤ変換器を用いなければならな
い。また、ＲＯＭを用いているため、全く異なる特性の
γ補正を行う場合にはＲＯＭを交換しなければならず、
変更のための作業が煩雑になるという欠点があった。本
発明の目的は、上記欠点を解決するもので、８ビットの
信号処理において、安価なＡＤ変換器の使用を可能にす
るとともにＲＯＭを省略でき、信号補正特性も容易に変
更できる安価なディジタルガンマ補正回路を提供するこ
とにある。
タル回路において、信号処理部段階で８ビットの信号処
理を行い所定の解像度を得るためには、ＡＤ変換器は９
〜１０ビット構成のディジタル信号にする必要がある。
そのため、高価な高速ＡＤ変換器を用いなければならな
い。また、ＲＯＭを用いているため、全く異なる特性の
γ補正を行う場合にはＲＯＭを交換しなければならず、
変更のための作業が煩雑になるという欠点があった。本
発明の目的は、上記欠点を解決するもので、８ビットの
信号処理において、安価なＡＤ変換器の使用を可能にす
るとともにＲＯＭを省略でき、信号補正特性も容易に変
更できる安価なディジタルガンマ補正回路を提供するこ
とにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に本発明によるディジタルガンマ補正回路は、入力アナ
ログ映像信号をｎビットでディジタル信号に変換するた
めの基準電圧を入力する端子を持つＡＤ変換器と、前記
ＡＤ変換器からのディジタル信号と複数の参照電圧とを
比較する比較回路と、前記参照電圧に対応の定数値を備
えており、前記比較回路の比較結果に基づき定数値を選
択出力する定数データ選択部と、前記比較回路の比較結
果に基づき基準電圧値を変化させ前記ＡＤ変換器の基準
電圧入力端子に入力する基準電圧制御部と、前記ＡＤ変
換器からのディジタル信号と前記定数データ選択部から
の出力を加算する加算回路とから構成されている。
に本発明によるディジタルガンマ補正回路は、入力アナ
ログ映像信号をｎビットでディジタル信号に変換するた
めの基準電圧を入力する端子を持つＡＤ変換器と、前記
ＡＤ変換器からのディジタル信号と複数の参照電圧とを
比較する比較回路と、前記参照電圧に対応の定数値を備
えており、前記比較回路の比較結果に基づき定数値を選
択出力する定数データ選択部と、前記比較回路の比較結
果に基づき基準電圧値を変化させ前記ＡＤ変換器の基準
電圧入力端子に入力する基準電圧制御部と、前記ＡＤ変
換器からのディジタル信号と前記定数データ選択部から
の出力を加算する加算回路とから構成されている。
【０００６】
【作用】前記構成によれば、信号処理を８ビット構成に
した場合、９〜１０ビットの高価なＡＤ変換器にしなく
ても、８ビットのＡＤ変換器で信号処理８ビット対応の
解像度のステップを確保できる。また、ＲＯＭも省略で
き、任意の特性の信号補正の変更を容易にできる。
した場合、９〜１０ビットの高価なＡＤ変換器にしなく
ても、８ビットのＡＤ変換器で信号処理８ビット対応の
解像度のステップを確保できる。また、ＲＯＭも省略で
き、任意の特性の信号補正の変更を容易にできる。
【０００７】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明によるディジタルガンマ補正回
路の実施例を示すブロック図である。撮像素子１から出
力される画像信号は、ＡＤ変換器２に入力される。ＡＤ
変換器２は、基準電圧制御部６からの基準電圧が入力さ
れ、これをフルスケールとして８ビット（２５６ステッ
プ）に分圧し撮像素子１からの画像信号の入力レベルを
判断する。そしてこの入力レベルを符号化して８ビット
のディジタル信号に変換する。ＡＤ変換器２のディジタ
ル信号は、比較回路５で所定のガンマ特性の変曲点の電
圧（Ｖ1,Ｖ2)と比較される。
説明する。図１は本発明によるディジタルガンマ補正回
路の実施例を示すブロック図である。撮像素子１から出
力される画像信号は、ＡＤ変換器２に入力される。ＡＤ
変換器２は、基準電圧制御部６からの基準電圧が入力さ
れ、これをフルスケールとして８ビット（２５６ステッ
プ）に分圧し撮像素子１からの画像信号の入力レベルを
判断する。そしてこの入力レベルを符号化して８ビット
のディジタル信号に変換する。ＡＤ変換器２のディジタ
ル信号は、比較回路５で所定のガンマ特性の変曲点の電
圧（Ｖ1,Ｖ2)と比較される。
【０００８】基準電圧制御部６は、比較回路５からの比
較結果に基づいて基準電圧値を決定しＡＤ変換器２に送
出する。また、定数データ選択部４もその比較結果によ
って予め設定してある定数値を選択して加算回路３に送
出する。加算回路３は、ＡＤ変換器からのディジタル信
号に定数データ選択部４の定数を加算する。信号処理部
７は加算ディジタル信号に対し以降の回路に必要な処理
を行う。
較結果に基づいて基準電圧値を決定しＡＤ変換器２に送
出する。また、定数データ選択部４もその比較結果によ
って予め設定してある定数値を選択して加算回路３に送
出する。加算回路３は、ＡＤ変換器からのディジタル信
号に定数データ選択部４の定数を加算する。信号処理部
７は加算ディジタル信号に対し以降の回路に必要な処理
を行う。
【０００９】図２は比較回路の詳細を示す回路図であ
る。この例は、２か所の変曲点の参照電圧Ｖ1 ，Ｖ2 に
対し比較する回路例である。入力電圧Ｖi は比較素子５
ａおよび５ｂで変曲点の電圧Ｖ1 およびＶ2 と比較され
る。入力電圧Ｖi が電圧Ｖ1 より小さいときは比較素子
５ａおよび５ｂの出力は共にＬレベル（０，０）とな
る。入力電圧Ｖi が電圧Ｖ1 より大きく電圧Ｖ2 より小
さいときはＨレベルとＬレベル（１，０）となる。入力
電圧Ｖi が電圧Ｖ2 より大きいときは共にＨレベル
（１，１）となる。
る。この例は、２か所の変曲点の参照電圧Ｖ1 ，Ｖ2 に
対し比較する回路例である。入力電圧Ｖi は比較素子５
ａおよび５ｂで変曲点の電圧Ｖ1 およびＶ2 と比較され
る。入力電圧Ｖi が電圧Ｖ1 より小さいときは比較素子
５ａおよび５ｂの出力は共にＬレベル（０，０）とな
る。入力電圧Ｖi が電圧Ｖ1 より大きく電圧Ｖ2 より小
さいときはＨレベルとＬレベル（１，０）となる。入力
電圧Ｖi が電圧Ｖ2 より大きいときは共にＨレベル
（１，１）となる。
【００１０】図３は定数データ選択部の詳細を示す回路
図である。切替部４ａによって定数Ｃ0 （＝０Ｖ），Ｃ
1 ，Ｃ2 のいずれかが選択されて加算回路３に送出され
るように構成されている。（０，０）の信号が入力する
と、定数Ｃ0 に、（１，０）が入力すると、定数Ｃ
1 に、（１，１）が入力すると、定数Ｃ2 にそれぞれ切
り替えられる。
図である。切替部４ａによって定数Ｃ0 （＝０Ｖ），Ｃ
1 ，Ｃ2 のいずれかが選択されて加算回路３に送出され
るように構成されている。（０，０）の信号が入力する
と、定数Ｃ0 に、（１，０）が入力すると、定数Ｃ
1 に、（１，１）が入力すると、定数Ｃ2 にそれぞれ切
り替えられる。
【００１１】図４は基準電圧制御部およびＡＤ変換器の
詳細を示す回路図である。基準電圧制御部６は（０，
０）の信号が入力すると、基準電圧値（フルスケール）
ＶR として１／２Ｖref を、（１，０）が入力すると、
Ｖref を、（１，１）が入力すると、２Ｖref をそれぞ
れ出力する。基準電圧値ＶR は２５６ステップに分割さ
れ、各分割電圧は２５６個の比較素子によってそれぞれ
比較される。これによって入力電圧Ｖi がいずれのレベ
ルであるかを判定できる。
詳細を示す回路図である。基準電圧制御部６は（０，
０）の信号が入力すると、基準電圧値（フルスケール）
ＶR として１／２Ｖref を、（１，０）が入力すると、
Ｖref を、（１，１）が入力すると、２Ｖref をそれぞ
れ出力する。基準電圧値ＶR は２５６ステップに分割さ
れ、各分割電圧は２５６個の比較素子によってそれぞれ
比較される。これによって入力電圧Ｖi がいずれのレベ
ルであるかを判定できる。
【００１２】図５はＡＤ変換器でガンマ補正される方法
を説明するための図である。（ａ）は入力電圧範囲が０
≦Ｖi ＜Ｖ1 の場合で、かかる場合には基準電圧（フル
スケール）としてＶref ／２を入力し分解能を上げてい
る。この入力電圧範囲では入出力をｘ，ｙとするなら
ば、ｙ＝２ｘの特性となる。（ｂ）はＶ1 ≦Ｖi ＜Ｖ2
の場合で、かかる場合には基準電圧（フルスケール）と
してＶref を入力している。この入力電圧範囲ではｙ＝
ｘの特性となる。（ｃ）はＶ2 ≦Ｖi の場合で、かかる
場合には基準電圧（フルスケール）として２Ｖref を入
力し分解能を下げている。この入力電圧範囲ではｙ＝
（１／２）ｘの特性となる。したがって、Ｖi の入力レ
ベルによって基準電圧のステップが変えられることによ
り、ＡＤ変換器２のディジタル信号変換時に傾きが変え
られ、加算回路３で入力レベル対応に定数Ｃ1 ，Ｃ2 を
加えることによってγ補正される。ＡＤ変換器２の出力
からは（ｄ）に示す１／γ特性を有するディジタル信号
が出力されることになる。
を説明するための図である。（ａ）は入力電圧範囲が０
≦Ｖi ＜Ｖ1 の場合で、かかる場合には基準電圧（フル
スケール）としてＶref ／２を入力し分解能を上げてい
る。この入力電圧範囲では入出力をｘ，ｙとするなら
ば、ｙ＝２ｘの特性となる。（ｂ）はＶ1 ≦Ｖi ＜Ｖ2
の場合で、かかる場合には基準電圧（フルスケール）と
してＶref を入力している。この入力電圧範囲ではｙ＝
ｘの特性となる。（ｃ）はＶ2 ≦Ｖi の場合で、かかる
場合には基準電圧（フルスケール）として２Ｖref を入
力し分解能を下げている。この入力電圧範囲ではｙ＝
（１／２）ｘの特性となる。したがって、Ｖi の入力レ
ベルによって基準電圧のステップが変えられることによ
り、ＡＤ変換器２のディジタル信号変換時に傾きが変え
られ、加算回路３で入力レベル対応に定数Ｃ1 ，Ｃ2 を
加えることによってγ補正される。ＡＤ変換器２の出力
からは（ｄ）に示す１／γ特性を有するディジタル信号
が出力されることになる。
【００１３】以上の実施例では、変曲点電圧の数を２つ
にした場合を説明したが、２以上の変曲点を用いても良
い。また、変曲点の参照電圧を比較回路５内に設定した
場合を説明したが、定数データ選択部４側にあっても良
いことは勿論である。この実施例ではＡＤ変換器の基準
電圧を入力に対応して制御する例について説明したが、
変形例としてＡＤ変換器の前で行うアナログ信号のクラ
ンプ電圧を制御するように構成することができる。本発
明は、比較回路５内の参照電圧，定数データ選択部４内
の定数を外部よりマイコン等の制御によって容易に変え
ることができる。
にした場合を説明したが、２以上の変曲点を用いても良
い。また、変曲点の参照電圧を比較回路５内に設定した
場合を説明したが、定数データ選択部４側にあっても良
いことは勿論である。この実施例ではＡＤ変換器の基準
電圧を入力に対応して制御する例について説明したが、
変形例としてＡＤ変換器の前で行うアナログ信号のクラ
ンプ電圧を制御するように構成することができる。本発
明は、比較回路５内の参照電圧，定数データ選択部４内
の定数を外部よりマイコン等の制御によって容易に変え
ることができる。
【００１４】
【発明の効果】以上、説明したように本発明は、ＡＤ変
換器の出力データを所望のγ特性の変曲点に当たる参照
電圧と比較し、その結果によってＡＤ変換器の基準電圧
を制御する構成にすることにより、ＲＯＭが不要とな
り、８ビットの信号処理を行うために８ビットのＡＤ変
換器を用いることができ、安価なディジタルガンマ補正
回路を得ることができる。また、プリセットである変曲
点に係わる定数データを代えることにより、任意の特性
の信号補正が容易にできる。さらに、ディジタル回路で
あるので安定した結果を得ることができ、回路自体汎用
ディジタルＩＣで構築できるため他の回路網を含めたブ
ロックのＬＳＩ化が容易にできシステム全体の小型化を
図ることができる。
換器の出力データを所望のγ特性の変曲点に当たる参照
電圧と比較し、その結果によってＡＤ変換器の基準電圧
を制御する構成にすることにより、ＲＯＭが不要とな
り、８ビットの信号処理を行うために８ビットのＡＤ変
換器を用いることができ、安価なディジタルガンマ補正
回路を得ることができる。また、プリセットである変曲
点に係わる定数データを代えることにより、任意の特性
の信号補正が容易にできる。さらに、ディジタル回路で
あるので安定した結果を得ることができ、回路自体汎用
ディジタルＩＣで構築できるため他の回路網を含めたブ
ロックのＬＳＩ化が容易にできシステム全体の小型化を
図ることができる。
【図１】本発明によるディジタルガンマ補正回路の一実
施例を示す回路ブロック図である。
施例を示す回路ブロック図である。
【図２】比較回路の一実施例を示す回路略図である。
【図３】定数データ選択部の一実施例を示す回路略図で
ある。
ある。
【図４】基準電圧制御部およびＡＤ変換器の詳細を示す
回路図である。
回路図である。
【図５】本発明のガンマ補正方法を説明するための図で
ある。
ある。
【図６】従来のガンマ補正回路を説明するためのブロッ
ク図である。
ク図である。
１，１０…撮像素子 ２，１１…ＡＤ変換器 ３…加算回路 ４…定数データ選択部 ５…比較回路 ６…基準電圧制御部 ７，１３…信号処理部 １２…ＲＯＭ
Claims (1)
- 【請求項１】 入力アナログ映像信号をｎビットでディ
ジタル信号に変換するための基準電圧を入力する端子を
持つＡＤ変換器と、 前記ＡＤ変換器からのディジタル信号と複数の参照電圧
とを比較する比較回路と、 前記参照電圧に対応の定数値を備えており、前記比較回
路の比較結果に基づき定数値を選択出力する定数データ
選択部と、 前記比較回路の比較結果に基づき基準電圧値を変化させ
前記ＡＤ変換器の基準電圧入力端子に入力する基準電圧
制御部と、 前記ＡＤ変換器からのディジタル信号と前記定数データ
選択部からの出力を加算する加算回路と、 から構成したことを特徴とするディジタルガンマ補正回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06233155A (ja) | 1993-01-29 | 1993-01-29 | ディジタルガンマ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06233155A (ja) | 1993-01-29 | 1993-01-29 | ディジタルガンマ補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06233155A true JPH06233155A (ja) | 1994-08-19 |
Family
ID=12361963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06233155A (ja) | 1993-01-29 | 1993-01-29 | ディジタルガンマ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06233155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006072624A (ja) * | 2004-09-01 | 2006-03-16 | Keyence Corp | 光学読み取り装置及び画像データ圧縮方法 |
-
1993
- 1993-01-29 JP JP50A patent/JPH06233155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006072624A (ja) * | 2004-09-01 | 2006-03-16 | Keyence Corp | 光学読み取り装置及び画像データ圧縮方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4802350B2 (ja) | 表示装置 | |
| US5231398A (en) | Method and apparatus for self-tracking multiple analog to digital conversion | |
| US4396938A (en) | Controlled ram signal processor | |
| US6215468B1 (en) | Circuit for converting an 8-bit input video signal into a 10-bit gamma corrected output video signal | |
| US5343201A (en) | A-D converter | |
| JP2002534007A (ja) | ガンマの線形近似のデジタル補正のための回路及び方法 | |
| US4764751A (en) | Method of nonlinear A/D conversion | |
| JP3277741B2 (ja) | 映像信号処理装置 | |
| GB2375904A (en) | Analog-to-digital converter with gamma correction function | |
| JPH06233155A (ja) | ディジタルガンマ補正回路 | |
| JP2650969B2 (ja) | デジタルテレビジョンカメラ装置 | |
| JP3091084B2 (ja) | 信号処理回路 | |
| US6870576B2 (en) | Automatic beam limiter circuit | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| JPH0738778A (ja) | ガンマ補正回路 | |
| JPH0738779A (ja) | ガンマ補正回路 | |
| JPH08172356A (ja) | Ａ／ｄ変換装置および撮像装置 | |
| JP4004232B2 (ja) | 映像信号処理装置 | |
| JPH05176221A (ja) | ガンマ補正回路 | |
| KR960006755B1 (ko) | 텔레비전의 자동명암조절장치와 그 방법 | |
| KR950007033B1 (ko) | 디지탈 카메라의 보정장치 | |
| JPH09219643A (ja) | Ａ／ｄコンバータ | |
| JPH10108041A (ja) | 非線形処理回路 | |
| KR0174090B1 (ko) | 오토니이회로 및 감마보정회로를 갖는 비데오카메라 | |
| CN111916017A (zh) | 双显示屏色彩校正方法及校正系统 |