JP2964460B2 - アナログ・スイッチを用いた零ホールド回路 - Google Patents
アナログ・スイッチを用いた零ホールド回路Info
- Publication number
- JP2964460B2 JP2964460B2 JP3226470A JP22647091A JP2964460B2 JP 2964460 B2 JP2964460 B2 JP 2964460B2 JP 3226470 A JP3226470 A JP 3226470A JP 22647091 A JP22647091 A JP 22647091A JP 2964460 B2 JP2964460 B2 JP 2964460B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- zero
- analog
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Electric Motors In General (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】この発明は、計装制御装置に用い
られるシンクロ電機出力を直線性アナログ信号に変換す
る信号処理回路における零ホールド回路に関するもので
ある。
られるシンクロ電機出力を直線性アナログ信号に変換す
る信号処理回路における零ホールド回路に関するもので
ある。
【0002】
【従来の技術】計装制御装置に用いられているシンクロ
電機の出力信号は、国際的に統一された計装信号に変換
するために図2に示す出力信号処理回路が用いられてい
た。図2において、アブソリュート式の角度検出器(シ
ンクロ)1の出力である非直線性アナログ信号はシンク
ロ・ディジタル変換器2へ入力され、例えば12ビット
のディジタル信号として出力される。この12ビットの
ディジタル信号のうちMSB( Most Significant Bit
)を含む上位4ビットはそれぞれセンサ角度180
°,90°,45°および22.5°に対応するもので
あり、アンドゲート31 ,32 ,33 および34 におけ
る一方の入力端子に入力すると共にナンドゲート30 へ
一括して入力され、また、残り下位8ビットはそれぞれ
アンドゲート35 〜312の一方の入力端子に入力され
る。前記ナンドゲート30 の出力信号は前記アンドゲー
ト31 〜312の他方の入力端子にそれぞれ入力され、前
記アンドゲート31 〜312の出力信号はD/A変換器4
に設けられた12ビットの入力端子へ入力される。前記
D/A変換器4の出力信号は0V 〜10V の電圧信号で
あるので、この信号を国際的に統一された計装信号4〜
20mAに変換するためにV/I変換器6が設けられて
いる。アブソリュート式の角度検出器から出力されるセ
ンサ角度データは0°〜360°に亙って正確に表示す
ることが望ましいが、角度検出器の構成要素である歯車
のバックラッシュ等により、アブソリュート式の角度検
出器が1回転して原点位置に近づくと誤差を生じ易いの
で、原点位置以下にある設定範囲を零出力とするように
零ホールド回路が設けられている。シンクロ・ディジタ
ル変換器2の出力ビットのうち上位4ビットの出力信号
を入力するナンドゲート30 がオンとなると、この出力
信号“L”によってアンドゲート31 〜312はすべてオ
フとなるのでD/A変換器4の出力は零となる。前記ナ
ンドゲート30 がオンとなる条件は上位4ビットの表示
するセンサ角度の合計値(180°+90°+45°+
22.5°=337.5°)に角度検出器の出力がなっ
た時であり、このためセンサ角度337.5°〜360
°の間は零にホールドされる。上述した従来技術におけ
る零ホールド回路としては1個のナンドゲート30 と入
力信号ビット数に対応する12個のアンドゲート31 〜
312が必要であり、このため14pin のDIP−IC
3〜4個を設置しなくてはならず、基板実装スペースも
大きくなっていた。
電機の出力信号は、国際的に統一された計装信号に変換
するために図2に示す出力信号処理回路が用いられてい
た。図2において、アブソリュート式の角度検出器(シ
ンクロ)1の出力である非直線性アナログ信号はシンク
ロ・ディジタル変換器2へ入力され、例えば12ビット
のディジタル信号として出力される。この12ビットの
ディジタル信号のうちMSB( Most Significant Bit
)を含む上位4ビットはそれぞれセンサ角度180
°,90°,45°および22.5°に対応するもので
あり、アンドゲート31 ,32 ,33 および34 におけ
る一方の入力端子に入力すると共にナンドゲート30 へ
一括して入力され、また、残り下位8ビットはそれぞれ
アンドゲート35 〜312の一方の入力端子に入力され
る。前記ナンドゲート30 の出力信号は前記アンドゲー
ト31 〜312の他方の入力端子にそれぞれ入力され、前
記アンドゲート31 〜312の出力信号はD/A変換器4
に設けられた12ビットの入力端子へ入力される。前記
D/A変換器4の出力信号は0V 〜10V の電圧信号で
あるので、この信号を国際的に統一された計装信号4〜
20mAに変換するためにV/I変換器6が設けられて
いる。アブソリュート式の角度検出器から出力されるセ
ンサ角度データは0°〜360°に亙って正確に表示す
ることが望ましいが、角度検出器の構成要素である歯車
のバックラッシュ等により、アブソリュート式の角度検
出器が1回転して原点位置に近づくと誤差を生じ易いの
で、原点位置以下にある設定範囲を零出力とするように
零ホールド回路が設けられている。シンクロ・ディジタ
ル変換器2の出力ビットのうち上位4ビットの出力信号
を入力するナンドゲート30 がオンとなると、この出力
信号“L”によってアンドゲート31 〜312はすべてオ
フとなるのでD/A変換器4の出力は零となる。前記ナ
ンドゲート30 がオンとなる条件は上位4ビットの表示
するセンサ角度の合計値(180°+90°+45°+
22.5°=337.5°)に角度検出器の出力がなっ
た時であり、このためセンサ角度337.5°〜360
°の間は零にホールドされる。上述した従来技術におけ
る零ホールド回路としては1個のナンドゲート30 と入
力信号ビット数に対応する12個のアンドゲート31 〜
312が必要であり、このため14pin のDIP−IC
3〜4個を設置しなくてはならず、基板実装スペースも
大きくなっていた。
【0003】
【発明が解決しようとする課題】この発明は、上述した
従来技術における零ホールド回路を簡略化し、基板実装
スペースの縮小をはかるためになされたものであって、
入力信号ビット数に対応して設けられている多数のアン
ドゲートを必要としない、簡略化された零ホールド回路
を提供しようとするものである。
従来技術における零ホールド回路を簡略化し、基板実装
スペースの縮小をはかるためになされたものであって、
入力信号ビット数に対応して設けられている多数のアン
ドゲートを必要としない、簡略化された零ホールド回路
を提供しようとするものである。
【0004】
【課題を解決するための手段】この発明によるアナログ
スイッチを用いた零ホールド回路は、アブソリュート式
の角度検出器の出力する非直線性アナログ信号を複数の
ディジタル信号に変換するシンクロ・ディジタル変換器
の出力信号のうちの上位4ビットをアンドゲートに入力
させると共に、前記シンクロ・ディジタル変換器の凡て
の出力信号を入力してアナログ信号に変換するD/A変
換器とこのD/A変換器の出力アナログ信号を入力して
電圧・電流変換するV/I変換器との間に設けたアナロ
グ・スイッチに前記アンドゲートの出力信号を入力さ
せ、前記アナログ・スイッチをオフとすることによって
前記D/A変換器の出力を零とし、前記上位4ビットの
出力信号の合計値に対応するセンサ角度と原点位置との
間を零出力としたものである。
スイッチを用いた零ホールド回路は、アブソリュート式
の角度検出器の出力する非直線性アナログ信号を複数の
ディジタル信号に変換するシンクロ・ディジタル変換器
の出力信号のうちの上位4ビットをアンドゲートに入力
させると共に、前記シンクロ・ディジタル変換器の凡て
の出力信号を入力してアナログ信号に変換するD/A変
換器とこのD/A変換器の出力アナログ信号を入力して
電圧・電流変換するV/I変換器との間に設けたアナロ
グ・スイッチに前記アンドゲートの出力信号を入力さ
せ、前記アナログ・スイッチをオフとすることによって
前記D/A変換器の出力を零とし、前記上位4ビットの
出力信号の合計値に対応するセンサ角度と原点位置との
間を零出力としたものである。
【0005】
【作用】アブソリュート式の角度検出器1から出力され
るアナログ信号はシンクロ・ディジタル変換器2におい
て複数のディジタル信号に変換される。このディジタル
信号のうちの上位4ビットがアンドゲート3へ入力され
るとその出力信号は“H”となり、アナログ・スイッチ
5へ入力されてこのアナログ・スイッチ5をオフとす
る。この結果、D/A変換器4の出力信号はアナログ・
スイッチ5のスイッチ・オフにより零となる。前記4ビ
ットの信号はそれぞれ180°,90°,45°および
22.5°に対応するものであるので、その合計値であ
る337.5と360°との間の範囲はD/A変換器4
の出力は零にホールドされる。
るアナログ信号はシンクロ・ディジタル変換器2におい
て複数のディジタル信号に変換される。このディジタル
信号のうちの上位4ビットがアンドゲート3へ入力され
るとその出力信号は“H”となり、アナログ・スイッチ
5へ入力されてこのアナログ・スイッチ5をオフとす
る。この結果、D/A変換器4の出力信号はアナログ・
スイッチ5のスイッチ・オフにより零となる。前記4ビ
ットの信号はそれぞれ180°,90°,45°および
22.5°に対応するものであるので、その合計値であ
る337.5と360°との間の範囲はD/A変換器4
の出力は零にホールドされる。
【0006】
【実施例】以下、この発明の一実施例を図面を参照しな
がら説明する。図1はこの発明に係る零ホールド回路を
備えたアブソリュート式の角度検出器の出力信号処理回
路の構成を示すブロック図である。
がら説明する。図1はこの発明に係る零ホールド回路を
備えたアブソリュート式の角度検出器の出力信号処理回
路の構成を示すブロック図である。
【0007】図1におけるアブソリュート式の角度検出
器1,シンクロ・ディジタル変換器2,D/A変換器4
およびV/I変換器6は図2に示したものと同一である
ので説明は省略する。
器1,シンクロ・ディジタル変換器2,D/A変換器4
およびV/I変換器6は図2に示したものと同一である
ので説明は省略する。
【0008】シンクロ・ディジタル変換器2が出力する
12ビットのディジタル信号のうち上位4ビットはアン
ドゲート3へ入力され、また、この4ビットと残り8ビ
ットは共にD/A変換器4に設けられた12ビットの入
力端子に入力される。前記D/A変換器4の出力は前記
アンドゲート3の出力信号を入力するアナログ・スイッ
チ5を介してV/I変換器6へ入力される。従って、前
記シンクロ・ディジタル変換器2の出力する上位4ビッ
トの信号を凡て入力したときにアンドゲート3はオンと
なり、その出力信号“H”がアナログ・スイッチ5に入
力されるとこのアナログ・スイッチ5はスイッチ・オフ
となり、この結果前記D/A変換器4の出力信号は零と
なる。シンクロ・ディジタル信号変換器2の出力する1
2ビットのディジタル信号のうち、上位4ビットはセン
サ角度180°,90°,45°および22.5°に対
応するものであるので、この上位4ビットの合計値33
7.5°にアブソリュート式の角度検出器の出力信号が
達すると零ホールドされることになる。即ち、センサ角
度337.5°と360°との間の22.5°は零ホー
ルドされる。
12ビットのディジタル信号のうち上位4ビットはアン
ドゲート3へ入力され、また、この4ビットと残り8ビ
ットは共にD/A変換器4に設けられた12ビットの入
力端子に入力される。前記D/A変換器4の出力は前記
アンドゲート3の出力信号を入力するアナログ・スイッ
チ5を介してV/I変換器6へ入力される。従って、前
記シンクロ・ディジタル変換器2の出力する上位4ビッ
トの信号を凡て入力したときにアンドゲート3はオンと
なり、その出力信号“H”がアナログ・スイッチ5に入
力されるとこのアナログ・スイッチ5はスイッチ・オフ
となり、この結果前記D/A変換器4の出力信号は零と
なる。シンクロ・ディジタル信号変換器2の出力する1
2ビットのディジタル信号のうち、上位4ビットはセン
サ角度180°,90°,45°および22.5°に対
応するものであるので、この上位4ビットの合計値33
7.5°にアブソリュート式の角度検出器の出力信号が
達すると零ホールドされることになる。即ち、センサ角
度337.5°と360°との間の22.5°は零ホー
ルドされる。
【0009】
【発明の効果】以上説明したように、この発明によるア
ナログ・スイッチを用いた零ホールド回路は、シンクロ
・ディジタル変換器の出力ディジタル信号のうちの上位
4ビット信号を入力するアンドゲートと、このアンドゲ
ートの出力信号を入力することによってスイッチ・オフ
となるD/A変換器とV/I変換器との間に挿入された
アナログ・スイッチによって構成されている。従って、
シンクロ・ディジタル変換器の出力ディジタル信号のビ
ット数に対応するアンドゲートを必要とせず、アンドゲ
ートとアナログ・スイッチのみによって構成できるので
零ホールド回路が簡略化され、基板実装スペースも縮小
できる効果がある。
ナログ・スイッチを用いた零ホールド回路は、シンクロ
・ディジタル変換器の出力ディジタル信号のうちの上位
4ビット信号を入力するアンドゲートと、このアンドゲ
ートの出力信号を入力することによってスイッチ・オフ
となるD/A変換器とV/I変換器との間に挿入された
アナログ・スイッチによって構成されている。従って、
シンクロ・ディジタル変換器の出力ディジタル信号のビ
ット数に対応するアンドゲートを必要とせず、アンドゲ
ートとアナログ・スイッチのみによって構成できるので
零ホールド回路が簡略化され、基板実装スペースも縮小
できる効果がある。
【図1】この発明の実施例を示す零ホールド回路を備え
たアブソリュート式の角度検出器の出力信号処理回路の
ブロック回路図。
たアブソリュート式の角度検出器の出力信号処理回路の
ブロック回路図。
【図2】従来技術によるアブソリュート式の角度検出器
の出力信号処理回路のブロック回路図。
の出力信号処理回路のブロック回路図。
1 アブソリュート式の角度検出器 2 シンクロ・ディジタル変換器 3 アンドゲート 4 D/A変換器 5 アナログ・スイッチ 6 V/I変換器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G01D 5/245 101 H02P 5/00 H03M 1/00
Claims (1)
- 【請求項1】 シンクロ電機やレゾルバなどのアブソリ
ュート式の角度検出器の出力する非直線性アナログ信号
をアブソリュートの直線性アナログ信号に変換する信号
処理回路に設けられた、前記アブソリュート式の角度検
出器の原点位置以下にある設定範囲を零出力とする零ホ
ールド回路において、 前記アブソリュート式の角度検出器の出力する非直線性
アナログ信号を複数のディジタル信号に変換するシンク
ロ・ディジタル変換器と、 このシンクロ・ディジタル変換器の凡てのディジタル信
号を入力してアナログ信号に変換するD/A変換器と、 このD/A変換器の出力アナログ信号を入力して電圧・
電流変換するV/I変換器と、 前記D/A変換器とV/I変換器との間に設けられ、D
/A変換器の出力アナログ信号をオン・オフ制御するア
ナログ・スイッチと、 前記シンクロ・ディジタル変換器の出力する複数のディ
ジタル信号における上位4ビットを同時に入力したとき
は、その出力信号によって前記アナログ・スイッチを作
動させるアンド・ゲートと、 によって構成したことを特徴とするアナログ・スイッチ
を用いた零ホールド回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3226470A JP2964460B2 (ja) | 1991-08-12 | 1991-08-12 | アナログ・スイッチを用いた零ホールド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3226470A JP2964460B2 (ja) | 1991-08-12 | 1991-08-12 | アナログ・スイッチを用いた零ホールド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0545176A JPH0545176A (ja) | 1993-02-23 |
JP2964460B2 true JP2964460B2 (ja) | 1999-10-18 |
Family
ID=16845608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3226470A Expired - Fee Related JP2964460B2 (ja) | 1991-08-12 | 1991-08-12 | アナログ・スイッチを用いた零ホールド回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2964460B2 (ja) |
-
1991
- 1991-08-12 JP JP3226470A patent/JP2964460B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0545176A (ja) | 1993-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880001553B1 (ko) | 제어된 ram 신호처리기 | |
JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
JP2964460B2 (ja) | アナログ・スイッチを用いた零ホールド回路 | |
JPS5810984A (ja) | アナログテレビジヨン信号発生回路 | |
US3641565A (en) | Digital resolver | |
US4119958A (en) | Method for achieving high accuracy performance from conventional tracking synchro to digital converter | |
JP2937452B2 (ja) | ディジタル・アナログ変換器 | |
JPH02501102A (ja) | Nビットa/d変換器によるn+1ビット分解能 | |
US3810157A (en) | Bipolar digital-to-analog converter | |
US3737885A (en) | Digital responsive altimeter | |
JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
JP2711277B2 (ja) | 三角波エンコーダによる非接触型ポテンショメータ | |
US4097858A (en) | Digital to analog resolver converter | |
JPS5914929B2 (ja) | デイジタルアナログ変換装置 | |
JPH0526372B2 (ja) | ||
SU1357938A2 (ru) | Функциональный преобразователь | |
JPH0837437A (ja) | デジタル可変抵抗装置 | |
SU485554A1 (ru) | Преобразователь код-угол | |
KR960013427B1 (ko) | 디지탈 서보 회로 | |
JP2781864B2 (ja) | モータのデジタル駆動装置 | |
JP2733915B2 (ja) | 並列バイナリ信号1/2フルスケール設定回路 | |
JPS5863227A (ja) | デイジタル・アナログ変換回路 | |
SU743203A1 (ru) | Отсчетное устройство | |
SU949800A1 (ru) | Цифро-аналоговый преобразователь | |
JPH0622331B2 (ja) | D―aコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |