JPH0754827B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0754827B2 JPH0754827B2 JP60193807A JP19380785A JPH0754827B2 JP H0754827 B2 JPH0754827 B2 JP H0754827B2 JP 60193807 A JP60193807 A JP 60193807A JP 19380785 A JP19380785 A JP 19380785A JP H0754827 B2 JPH0754827 B2 JP H0754827B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide film
- mask
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は２個の電極が互に絶縁物を介して部分的に重な
る構造を有する半導体装置の製造方法に関する。
る構造を有する半導体装置の製造方法に関する。
［発明の技術的背景とその問題点］ 従来集積回路では電極間の耐圧を高くするために、水蒸
気を含んだ多結晶シリコンから成る第一電極を酸化する
ことにより適当な厚さをもつ絶縁酸化膜を形成してい
た。しかし、この方法では多結晶シリコンのリン濃度と
これによる多結晶シリコンの形状により第一電極上の平
坦部には適当な厚さをもつ絶縁膜を形成することができ
るが側壁における絶縁膜は平坦部のものと比較し、極め
て薄くなる。このとき、前記側壁部分において第一電極
と第二電極の間の寄生容量が大きくなること、耐圧が低
くなること、および側壁部のオーバーハング部における
第二電極材料のエッチング残りによる隣り合う第二電極
間のショートという問題が生じてきた。
気を含んだ多結晶シリコンから成る第一電極を酸化する
ことにより適当な厚さをもつ絶縁酸化膜を形成してい
た。しかし、この方法では多結晶シリコンのリン濃度と
これによる多結晶シリコンの形状により第一電極上の平
坦部には適当な厚さをもつ絶縁膜を形成することができ
るが側壁における絶縁膜は平坦部のものと比較し、極め
て薄くなる。このとき、前記側壁部分において第一電極
と第二電極の間の寄生容量が大きくなること、耐圧が低
くなること、および側壁部のオーバーハング部における
第二電極材料のエッチング残りによる隣り合う第二電極
間のショートという問題が生じてきた。
［発明の目的］ 本発明は上記寄生容量、ショートを防止する半導体装置
の製造方法を提供することを目的とする。
の製造方法を提供することを目的とする。
［発明の概要］ 本発明は半導体基板上に第一の絶縁膜を形成する工程
と、この上に第一の電極を形成し、この第一の電極上に
選択的に設けられた第一のマスク材料をマスクとして前
記第一の電極をエッチングする工程と、前記第一のマス
ク材料を除去して熱酸化を行ない酸化膜を形成する工程
と、この酸化膜上に第二の絶縁膜を堆積した後、この上
に選択的に設けられたマスク材料をマスクとして少なく
とも第一の電極の端部を覆う如くエッチングして積層構
造の層間絶縁膜を形成する工程と、その上に第二の電極
を延在形成する工程とを備えている半導体装置の製造方
法を提供する。
と、この上に第一の電極を形成し、この第一の電極上に
選択的に設けられた第一のマスク材料をマスクとして前
記第一の電極をエッチングする工程と、前記第一のマス
ク材料を除去して熱酸化を行ない酸化膜を形成する工程
と、この酸化膜上に第二の絶縁膜を堆積した後、この上
に選択的に設けられたマスク材料をマスクとして少なく
とも第一の電極の端部を覆う如くエッチングして積層構
造の層間絶縁膜を形成する工程と、その上に第二の電極
を延在形成する工程とを備えている半導体装置の製造方
法を提供する。
［発明の効果］ 本発明によれば、電極間の寄生容量が小さくなり、耐圧
も高くなり、又、隣り合う第二電極間を完全に絶縁する
ことができる。
も高くなり、又、隣り合う第二電極間を完全に絶縁する
ことができる。
［発明の実施例］ 以下この発明の実施例を図面を用いて説明する。第２図
に示すようにシリコン基板１の表面に熱酸化法により厚
さ100Å程度の酸化膜２を形成する。次に第３図により
前記酸化膜２上に4000〜8000Å程度の多結晶シリコン膜
３を全面形成する。そののち気相拡散法などにより、リ
ンあるいは砒素のどちらかあるいは両方を前記多結晶シ
リコン３内に拡散させ、シート抵抗を７〜15Ω/cm2にす
る。第４図によりフォトエッチング法を用いてエッチン
グを行い、前記多結晶シリコンに３を選択的に形成す
る。次に第５図に示すように800℃〜950℃程度の水蒸気
雰囲気中で酸化を行なう。その後、全面ウエットエッチ
ングによりSi上の酸化膜をエッチングし、第６図のよう
に酸化膜５を形成する。
に示すようにシリコン基板１の表面に熱酸化法により厚
さ100Å程度の酸化膜２を形成する。次に第３図により
前記酸化膜２上に4000〜8000Å程度の多結晶シリコン膜
３を全面形成する。そののち気相拡散法などにより、リ
ンあるいは砒素のどちらかあるいは両方を前記多結晶シ
リコン３内に拡散させ、シート抵抗を７〜15Ω/cm2にす
る。第４図によりフォトエッチング法を用いてエッチン
グを行い、前記多結晶シリコンに３を選択的に形成す
る。次に第５図に示すように800℃〜950℃程度の水蒸気
雰囲気中で酸化を行なう。その後、全面ウエットエッチ
ングによりSi上の酸化膜をエッチングし、第６図のよう
に酸化膜５を形成する。
さらに第７図より、酸化膜５の上に薄い酸化膜例えばTE
OS 6（テトラエトキシシラン）を堆積し、酸化膜６上に
選択的に設けられたレジスト等のマスク材料７をマスク
としてシリコン基板上の酸化膜６の一部分８を残すよう
にエッチングを行ない第１図に示すようにする。
OS 6（テトラエトキシシラン）を堆積し、酸化膜６上に
選択的に設けられたレジスト等のマスク材料７をマスク
としてシリコン基板上の酸化膜６の一部分８を残すよう
にエッチングを行ない第１図に示すようにする。
この後、熱酸化により100Å程度の酸化膜９を形成し、
多結晶シリコンからなる第二の電極10を形成する。
多結晶シリコンからなる第二の電極10を形成する。
この工程により多結晶シリコン側壁部でも適度な厚さを
もつ酸化膜が形成され、従来集積回路で問題となってい
た第一電極と第二電極間の寄生容量、耐圧及び隣りあう
第二電極間のショートによる素子特性の低下を著しく抑
えることができるようになった。
もつ酸化膜が形成され、従来集積回路で問題となってい
た第一電極と第二電極間の寄生容量、耐圧及び隣りあう
第二電極間のショートによる素子特性の低下を著しく抑
えることができるようになった。
本実施例では電極に多結晶シリコン膜を使用している
が、第一電極及び／又は第二電極はモリブデンシリサイ
ド、各種シリサイド及び各種金属を使用することも可能
である。又、酸化膜６は第一の電極の全面をおおう様に
パターニングしたが、端部のみをおおうようにパターニ
ングしてもよい。
が、第一電極及び／又は第二電極はモリブデンシリサイ
ド、各種シリサイド及び各種金属を使用することも可能
である。又、酸化膜６は第一の電極の全面をおおう様に
パターニングしたが、端部のみをおおうようにパターニ
ングしてもよい。
第１図，第２図，第３図，第４図，第５図，第６図，第
７図及び第８図は本発明の一実施例を示す断面図であ
る。 図において １……シリコン基板、2,5,6,8……絶縁膜 ３……電極、4,7……レジスト
７図及び第８図は本発明の一実施例を示す断面図であ
る。 図において １……シリコン基板、2,5,6,8……絶縁膜 ３……電極、4,7……レジスト
Claims (2)
- 【請求項１】半導体基板上に第一の酸化膜を形成する工
程と、この上に第一の電極材料を形成し、この第一の電
極材料上に選択的に設けられた第一のマスク材料をマス
クとして第一の電極をパターン形成する工程と、前記第
一のマスク材料を除去して熱酸化を行ない第二の酸化膜
を形成する工程と、前記基板上に形成された前記第一及
び第二の酸化膜をウエットエッチングにより除去し、前
記基板表面を露出する工程と、全面にCVD酸化膜を堆積
した後、この上に選択的に設けられた第二のマスク材料
をマスクとして少なくとも第一の電極の端部を覆う如く
エッチングして積層構造の層間絶縁膜を形成する工程
と、再度熱酸化を行ない前記基板上に第三の酸化膜を形
成する工程と、この第三の酸化膜上から前記CVD酸化膜
上にかけて第二の電極を延在形成する工程とを備えてい
る半導体装置の製造方法。 - 【請求項２】前記第一の電極及び第二の電極を多結晶シ
リコン，モリブデンシリサイド，又は各種シリサイドと
することを特徴とする前記特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60193807A JPH0754827B2 (ja) | 1985-09-04 | 1985-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60193807A JPH0754827B2 (ja) | 1985-09-04 | 1985-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6254940A JPS6254940A (ja) | 1987-03-10 |
| JPH0754827B2 true JPH0754827B2 (ja) | 1995-06-07 |
Family
ID=16314094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60193807A Expired - Lifetime JPH0754827B2 (ja) | 1985-09-04 | 1985-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754827B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427824A (en) * | 1986-09-09 | 1995-06-27 | Semiconductor Energy Laboratory Co., Ltd. | CVD apparatus |
| KR910003742B1 (ko) * | 1986-09-09 | 1991-06-10 | 세미콘덕터 에너지 라보라터리 캄파니 리미티드 | Cvd장치 |
| JPH077759B2 (ja) * | 1987-08-20 | 1995-01-30 | 株式会社半導体エネルギ−研究所 | 絶縁膜形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817637A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 半導体装置 |
| JPS60121769A (ja) * | 1984-08-27 | 1985-06-29 | Hitachi Ltd | Ｍｉｓ半導体装置の製法 |
| JPS6246545A (ja) * | 1985-08-23 | 1987-02-28 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-09-04 JP JP60193807A patent/JPH0754827B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6254940A (ja) | 1987-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465548B2 (ja) | ||
| JP2633555B2 (ja) | 半導体装置の製造方法 | |
| JPH0622238B2 (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPH0754827B2 (ja) | 半導体装置の製造方法 | |
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JPS6160588B2 (ja) | ||
| JPH0142147B2 (ja) | ||
| JPS639748B2 (ja) | ||
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPS61174742A (ja) | 半導体装置の製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP3118928B2 (ja) | 容量素子の構造 | |
| JPS6248045A (ja) | 半導体装置の製造方法 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH0376033B2 (ja) | ||
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JPS6120141B2 (ja) | ||
| JPH01144671A (ja) | 半導体メモリ装置の製造方法 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPS6219076B2 (ja) | ||
| JPH01189950A (ja) | 半導体容量素子の製造方法 |