JPH07335769A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH07335769A
JPH07335769A JP6128943A JP12894394A JPH07335769A JP H07335769 A JPH07335769 A JP H07335769A JP 6128943 A JP6128943 A JP 6128943A JP 12894394 A JP12894394 A JP 12894394A JP H07335769 A JPH07335769 A JP H07335769A
Authority
JP
Japan
Prior art keywords
memory module
wiring
semiconductor integrated
integrated circuit
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6128943A
Other languages
English (en)
Other versions
JP3185540B2 (ja
Inventor
Yasuhiro Tomita
泰弘 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12894394A priority Critical patent/JP3185540B2/ja
Publication of JPH07335769A publication Critical patent/JPH07335769A/ja
Priority to US08/789,124 priority patent/US5671173A/en
Application granted granted Critical
Publication of JP3185540B2 publication Critical patent/JP3185540B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 本発明は、メモリーモジュールのノイズによ
る誤動作なく、任意の配線をメモリーモジュール上に配
置した半導体集積回路を提供することを目的とする。 【構成】 メモリーモジュール１のワード線３およびビ
ット線４とメモリーモジュール上配線のなす角を鋭角θ
（０＜θ＜９０度）に保つようにする。 【効果】 デバイス面積の節約とこれに付随した低コス
ト化、低消費電力化、高速化が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＲＡＭ，ＲＯＭ等のメ
モリーモジュールとそれらの上を通過するメモリーモジ
ュール上配線を備えた半導体集積回路に関する。
【０００２】
【従来の技術】ＲＡＭ等のメモリー回路（以下メモリー
モジュールと呼ぶ）は格子状に配置されたビット線とワ
ード線を用いてメモリーセルのアレイに所望のデータの
読み書きを行う。メモリセルの読み書き時は単一のビッ
ト線とワード線が、選択された少数のメモリセルに接続
されるために、ビット線およびワード線（特にビット線
がプリチャージ動作を行うときノイズに弱い）に重畳す
るノイズで誤動作がしやすい。このため、メモリーモジ
ュールを備えた半導体集積回路はメモリモジュール上を
配線が通過しないようにしてブロック間配線をおこなっ
ていた。ブロック間配線がやむなくメモリーモジュール
上を通過させなけらばならない時は、配置配線後にＳＰ
ＩＣＥ等の回路シミュレータを用いてメモリーモジュー
ルの正常動作を確認する必要があった。
【０００３】
【発明が解決しようとする課題】しかしながら、半導体
集積回路のシリコン面積を小さく押さえるにはメモリー
上の領域もブロック間配線に利用する必要がある。
【０００４】本発明は、メモリモジュール上にブロック
間配線（メモリーモジュール上配線と呼ぶ）を配置し
て、高密度な半導体集積回路を提供することが目的であ
る。
【０００５】
【課題を解決するための手段】これらの目的を達成する
手段を述べる。
【０００６】（１）ワード線とビット線を備えたメモリ
ーモジュール上を通過するメモリモジュール上配線が、
ワード線またはビット線に対して鋭角θ（０＜θ＜９０
度）になるように配置する。
【０００７】（２）ブロック間配線座標系とメモリモジ
ュールのビット線とワード線で構成されるメモリーモジ
ュール標系間の回転角を０度に保ち、メモリモジュール
上配線の配線座標系を前記ブロック間配線座標系に対し
て回転角θ（０＜θ＜９０度）に保つ。
【０００８】（３）ブロック間配線を配置するブロック
間配線座標系とメモリモジュールのビット線とワード線
で構成されるメモリーモジュール座標系間の回転角をθ
（０＜θ＜９０度）に保ち、メモリモジュール上配線の
配線座標系を前記ブロック間配線座標系に対して回転角
を０度に保つ。
【０００９】（４）ブロック間配線を配置するブロック
間配線座標系とメモリモジュールのビット線とワード線
で構成されるメモリーモジュール座標系間の回転角をθ
（０＜θ＜９０度）に保ち、メモリモジュール上配線の
配線座標系を前記ブロック間配線座標系に対して回転角
を０度に保つ。そしてメモリモジュールと回路ブロック
の間に発生する三角状領域に外部と信号のやりとりを行
うパッド回路を設ける。
【００１０】（５）メモリモジュール上配線を、相補的
な信号を伝送する配線を組として隣接させて配置する。
【００１１】（６）メモリモジュール上配線を、回路間
の信号接続をおこなうメモリーモジュール上配線と回路
間の信号接続をおこなわない疑似メモリーモジュール上
配線を組として隣接させて配置する。そしてメモリーモ
ジュール上配線の相補信号を隣接する疑似メモリーモジ
ュール上配線に印加する。
【００１２】（７）一方の半導体集積回路のブロック間
配線を配置するブロック間配線座標系と他方の半導体集
積回路のメモリモジュールのビット線とワード線で構成
されるメモリーモジュール座標系間の回転角をθ（０＜
θ＜９０度）になるように、半導体集積回路形成面を向
かい合わせに張り合わせる。
【００１３】
【作用】次に、本発明の作用を述べる。メモリモジュー
ル上を通過するメモリーモジュール上配線はメモリーモ
ジュールのビット線またはワード線に対して鋭角θ（０
＜θ＜９０度）を保っている。このことによりメモリー
モジュール配線は複数のビット線またはワード線を横切
る。また単一のビット線に対して複数のメモリーモジュ
ール上配線が横切る。このため単一のメモリーモジュー
ル上配線は、平行配線人くらべて小さな結合容量で単一
ビット線またはワード線に結合し、単一ビット線または
ワード線へのノイズの影響は少ない。逆に単一ビット線
またはワード線に対しては複数のメモリーモジュール上
配線がそれぞれ小さな結合容量で結合している。複数の
メモリモジュール上配線によって発生する結合容量ノイ
ズは、信号遷移が同時に発生する確率が小さいことと、
論理の遷移方向が均等であることから、平均的に打ち消
されて小さくなる。（結合ノイズは、メモリモジュール
上配線の信号の結合容量による微分成分であり、Ｈから
Ｌメモリーモジュール上配線の信号が遷移する場合の結
合ノイズとＬからＨに信号が遷移する場合の結合ノイズ
は逆極性でうちけしあう。）またメモリーモジュール上
配線を相補信号の組として配置することにより、結合容
量によるノイズは確実に打ち消すことができる。
【００１４】メモリーモジュール上配線とビット線また
はワード線間の角度を鋭角θ（０＜θ＜９０度）に保つ
ためメモリーモジュールをブロック間配線の座標系にた
いしてθ回転するか、メモリーモジュール上配線のみを
ブロック間配線の座標系にたいしてθ回転する。メモリ
ーモジュールの回転の際に発生する三角形の領域にパッ
ド回路を配置しさらに面積の縮小を効果的にする。
【００１５】このようにして本発明により、メモリモジ
ュール上にメモリモジュール上配線を備えた半導体集積
回路を実現することができる。
【００１６】
【実施例】本発明の半導体集積回路の一実施例につい
て、図面を参照しながら説明する。図１は本発明の第１
の実施例における半導体集積回路の構成図である。
【００１７】図１において、半導体集積回路７はメモリ
ーモジュール１を含んだ４層の金属配線を備えた半導体
集積回路である。メモリーモジュール１はメモリーセル
２に選択的にデータの読み書きを行うために格子状に配
置されたワード線３とビット線４が設けられている。ワ
ード線３は１層目の金属配線、ビット線４は２層目の金
属配線で形成される。メモリーモジュール１の上をブロ
ック間の配線接続の目的でメモリーモジュール上配線
５，６が配置されている。メモリーモジュール上配線５
は３層目の金属配線、メモリモジュール上配線６は４層
目の金属配線で形成されている。
【００１８】メモリーモジュール配線５，６はビット線
４またはワード線３に対して鋭角θ（０＜θ＜９０度）
をなすように配置されている。図の場合、θは４５度で
ある。メモリーモジュール配線５，６は複数のビット線
４またはワード線３に平行することなく横切る。このた
め単一のビットまたはワード線と、単一のメモリーセル
上配線間の結合容量は小さく押さえることができる。結
合容量が大きいとメモリーモジュールの誤動作の原因と
なる。例えば、メモリーの読みだし時に、プリチャージ
後のビット線に重畳するノイズによって誤動作が生じや
すい。
【００１９】図５はθによる結合容量の分布変化を示す
説明図である。図５（Ａ）においてビット線５１とメモ
リーモジュール上配線５２は平行して配置されている。
このとき、メモリーモジュール上配線５３とビット線５
１の間の結合容量５３は最大になる。このため、１本の
メモリーモジュール上配線から１本のビット線へのクロ
ーストークノイズは最大になり、メモリーモジュールの
誤動作を引き起こす可能性が高くなる。一方、５図
（Ｂ）ではビット線５４とメモリーモジュール上配線５
５が鋭角θをなす様に配置されている。単一のメモリー
上配線に着目した場合、結合容量５６は複数のビット線
に分配されている。単一のビット線と単一のメモリーセ
ル上配線に着目するとその結合容量は５図（Ａ）の場合
にくらべて小さくなる。
【００２０】１本のメモリーモジュール上配線から１本
のビット線へのクローストークノイズは平行配線にくら
べて十分に小さくなり、誤動作の原因になりにくい。
（メモリーモジュールのノイズ耐性に対する対策設計は
平行配線に関する場合に比べて容易になる。通常は対策
は不要である。）また、１本のメモリーセル上配線に
は、複数のメモリーモジュール上配線が交差する場合が
考えられる。このとき、メモリーセル上配線が同一時刻
に同一論理方向に遷移をおこすことは極めてまれで、通
常は遷移時刻は分散して、Ｈ→Ｌ、Ｌ→Ｈの遷移は平均
的に発生すると考えられる。逆方向論理に遷移するメモ
リーセル上配線からビット線に及ぼすノイズはお互いに
打ち消しあう方向にあること、同一時刻に同時に遷移す
ることが極めて希であることからメモリーモジュール上
配線によって誤動作は発生しにくくなる。しかし、確率
的にノイズの原因になる可能性もありうるので、半導体
集積回路の設計検証段階でメモリーモジュール上配線の
時系列信号を追跡して結合ノイズが実際に十分小さな値
になっていることを検証する事が望ましい。
【００２１】図２は本発明の第２の実施例における半導
体集積回路の構成図である。図２において、半導体集積
回路２１はメモリーモジュール２３を含む回路ブロック
を多層の金属配線によって接続した半導体集積回路であ
る。
【００２２】回路ブロック２２および２４は、ブロック
間配線２６ａで接続されている。ブロック間配線２６ａ
はメモリーモジュール２７と交差し、交差部分の配線を
メモリーモジュール上配線２５と呼んでいる。ブロック
間配線２６ｅ，２６ａ，２６ｃ，２６ｆ，２６ｂ，２６
ｄはＸＹ直交座標系であるブロック間配線座標系２８の
座標軸に直交するように配置されている。一方メモリー
モジュール23のワード線およびビット線はメモリーモジ
ュール座標系２７に直交するように構成されている。メ
モリーモジュール座標系２７とブロック間配線座標系２
８の座標系間の回転角は０度に保たれ、メモリーモジュ
ール上配線２５がメモリー上配線２５がメモリモジュー
ル座標軸にたいしてθ（０＜θ＜９０度）になるように
配線される。このような構成をとることによりメモリー
モジュール上配線２５からビット線またはワード線への
結合ノイズの影響は実施例１に説明したように回避する
事ができる。また本実施例では従来の配置配線ツールで
メモリーモジュール上配線のみ配線アルゴリズムを変更
することにより対応する事ができる。
【００２３】図３は本発明の第３の実施例における半導
体集積回路の構成図である。図３は図２に比べてメモリ
ーモジュール上配線３５をブロック間座標系38の軸と直
交するように配置した点、メモリモジュール３５を回転
して配置し、メモリーモジュール上配線３５とビット線
またはワード線がθ（０＜θ＜９０度）をなすように配
置した点が異なる。この方法によればメモリーモジュー
ルを回転して配置するだけで、従来の配置配線ツールを
なんら変更することなく用いることができる。
【００２４】図４は本発明の第４の実施例における半導
体集積回路の構成図である。図４は第３の実施例に沿っ
てメモリーモジュール４７が配置されている。半導体集
積回路４１は回路ブロック４２ａ，４２ｂ，４２ｄとメ
モリーモジュール４７を備えチップの入出力はパッド回
路４３ａ，４３ｂを介して行われる。パッド回路４３ａ
はメモリーモジュール４７の四隅の三角状領域４４に配
置されチップ面積を有効に利用している。
【００２５】図６は本発明の第5の実施例における半導
体集積回路の構成図である。図６は第１の実施例の図１
と比べてメモリーモジュール上配線に隣接するように疑
似メモリーモジュール上配線を設けた点が異なる。図６
において疑似メモリモジュール上配線６７ａ，６７ｂは
それぞれに隣接するメモリーモジュール上配線６６ａ，
６６ｂの反転信号（相補信号）が印加される。ここで反
転信号を駆動するゲートの出力インピーダンスはメモリ
ーモジュール上配線の信号波形の反転になるように大き
さを調整することが重要である。この手続きにより疑似
メモリーモジュール上配線からビット線またはワード線
に生ずるノイズがメモリーモジュール上配線によって生
ずるノイズの反転であることが保証される。
【００２６】このようにメモリーモジュール上配線をそ
の反転信号を伝送する疑似メモリーモジュール上配線と
組にして配置することにより、多数のメモリーモジュー
ル上配線が同一時刻に同一論理方向に遷移する事象が生
じても、Ｈ→Ｌ、Ｌ→Ｈの遷移が必ず同一割合でおこ
り、メモリーセル上配線からビット線に及ぼすノイズは
いつもお互いに打ち消しあう。こうして半導体集積回路
の設計検証段階でメモリーモジュール上配線の時系列信
号を追跡して結合ノイズが実際に十分小さな値になって
いることを検証する事は不要となる。
【００２７】なお本実施例ではメモリーモジュールが同
一半導体集積回路内にある場合を考えたが複数のチップ
の半導体回路形成面を張り合わせて構成する半導体集積
回路に関してもメモリーモジュールに交錯する配線には
同様の考え方が適用される。
【００２８】本発明の半導体集積回路で重要な点はメモ
リーモジュールのビット線またはワード線にブロック間
配線を平行に交錯させないこと、交錯させるブロック間
配線に対して相補的な信号を与える疑似メモリーモジュ
ール上配線を設けることである。
【００２９】
【発明の効果】以上のように本発明は、メモリーモジュ
ールのノイズによる誤動作なく、任意の配線をメモリー
モジュール上に配置することができて、デバイス面積を
節約することができる。その結果、低コスト化、低消費
電力化、高速化など効果が得られる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の第１の実施例におけ
る構成図
【図２】本発明の半導体集積回路の第２の実施例におけ
る構成図
【図３】本発明の半導体集積回路の第３の実施例におけ
る構成図
【図４】本発明の半導体集積回路の第４の実施例におけ
る構成図
【図５】本発明の説明図
【図６】本発明の半導体集積回路の第５の実施例におけ
る構成図
【符号の説明】 １ メモリーモジュール ２ メモリーセル ３ ワード線 ４ ビット線 ５，６ メモリーモジュール上配線

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】ワード線とビット線を備えたメモリーモジ
    ュールを含む半導体集積回路であって、 メモリモジュール上を通過するメモリモジュール上配線
    を備え、 前記メモリモジュール上配線がワード線またはビット線
    に対して鋭角θ（０＜θ＜９０度）をなすように配置し
    たことを特徴とする半導体集積回路。
  2. 【請求項２】メモリモジュールを含む回路ブロックをブ
    ロック間配線で接続した構成を備え、 ブロック間配線を配置するブロック間配線座標系とメモ
    リモジュールのビット線とワード線で構成されるメモリ
    ーモジュール標系との間の回転角を０度に保ち、メモリ
    モジュール上配線の配線座標系を前記ブロック間配線座
    標系に対して回転角θ（０＜θ＜９０度）に保ったこと
    を特徴とする請求項１記載の半導体集積回路。
  3. 【請求項３】メモリモジュールを含む回路ブロックをブ
    ロック間配線で接続した構成を備え、 ブロック間配線を配置するブロック間配線座標系とメモ
    リモジュールのビット線とワード線で構成されるメモリ
    ーモジュール座標系間の回転角をθ（０＜θ＜９０度）
    に保ち、メモリモジュール上配線の配線座標系を前記ブ
    ロック間配線座標系に対して回転角を０度に保ったこと
    を特徴とする請求項１記載の半導体集積回路。
  4. 【請求項４】メモリモジュールと回路ブロックの間に発
    生する三角状領域に外部と信号のやりとりを行うパッド
    回路を設けたことを特徴とする請求項３記載の半導体集
    積回路。
  5. 【請求項５】相補的な信号を伝送するメモリモジュール
    上配線を組として隣接させて配置することを特徴とする
    請求項１記載の半導体集積回路。
  6. 【請求項６】回路間の信号接続を行うメモリーモジュー
    ル上配線と回路間の信号接続を行わない疑似メモリーモ
    ジュール上配線を組として隣接させて配置し、メモリー
    モジュール上配線の相補信号が隣接する疑似メモリーモ
    ジュール上配線に印加されること特徴とする請求項５記
    載の半導体集積回路。
  7. 【請求項７】メモリモジュールを含む回路ブロックと入
    出力回路で構成された複数の半導体集積回路を、お互い
    の入出パッド間の電気的接続がとれるよるに半導体集積
    回路形成面を向かい合わせに張り合わせて構成する半導
    体集積回路において、一方の半導体集積回路のブロック
    間配線を配置するブロック間配線座標系と他方の半導体
    集積回路のメモリモジュールのビット線とワード線で構
    成されるメモリーモジュール座標系間の回転角をθ（０
    ＜θ＜９０度）になるように張り合わせて構成すること
    を特徴とする半導体集積回路。
JP12894394A 1994-06-10 1994-06-10 半導体集積回路 Expired - Fee Related JP3185540B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12894394A JP3185540B2 (ja) 1994-06-10 1994-06-10 半導体集積回路
US08/789,124 US5671173A (en) 1994-06-10 1997-01-27 Semiconductor integrated circuit device with oblique metallization lines over memory bit and word lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12894394A JP3185540B2 (ja) 1994-06-10 1994-06-10 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH07335769A true JPH07335769A (ja) 1995-12-22
JP3185540B2 JP3185540B2 (ja) 2001-07-11

Family

ID=14997244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12894394A Expired - Fee Related JP3185540B2 (ja) 1994-06-10 1994-06-10 半導体集積回路

Country Status (2)

Country Link
US (1) US5671173A (ja)
JP (1) JP3185540B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004889A (ja) * 2006-06-26 2008-01-10 Samsung Electronics Co Ltd 半導体記憶装置
JP2009302425A (ja) * 2008-06-17 2009-12-24 Sanyo Electric Co Ltd 半導体記憶装置
KR100944664B1 (ko) * 2002-12-24 2010-03-04 매그나칩 반도체 유한회사 노이즈 방지 기능을 갖는 반도체 메모리 소자
US7719115B2 (en) 2004-10-15 2010-05-18 Kabushiki Kaisha Toshiba Semiconductor integrated circuit including a multi-level interconnect with a diagonal wire
JP2017135308A (ja) * 2016-01-29 2017-08-03 セイコーエプソン株式会社 半導体集積回路装置及びそのレイアウト設計方法、並びに、電子機器
WO2017149845A1 (ja) * 2016-02-29 2017-09-08 ソニー株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197663B1 (en) 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
US7084413B2 (en) * 2002-08-08 2006-08-01 Micron Technology, Inc. Photolithographic techniques for producing angled lines
DE10241171A1 (de) * 2002-09-05 2004-03-18 Infineon Technologies Ag Wort- und Bitleitungsanordnung für einen FINFET-Halbleiterspeicher
JP4190865B2 (ja) * 2002-11-11 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体メモリ
US20060017068A1 (en) * 2004-07-20 2006-01-26 Oki Electric Industry Co., Ltd. Integrated circuit with on-chip memory and method for fabricating the same
US7227768B2 (en) * 2005-07-01 2007-06-05 Spansion Llc Power interconnect structure for balanced bitline capacitance in a memory array
JP4921884B2 (ja) * 2006-08-08 2012-04-25 株式会社東芝 半導体記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3474297A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Interconnection system for complex semiconductor arrays
US3769108A (en) * 1971-12-03 1973-10-30 Bell Telephone Labor Inc Manufacture of beam-crossovers for integrated circuits
JPS59198733A (ja) * 1983-04-26 1984-11-10 Mitsubishi Electric Corp 半導体集積回路装置
JPH0834300B2 (ja) * 1988-08-09 1996-03-29 三菱電機株式会社 配線構造を有する半導体記憶装置
JP2580301B2 (ja) * 1988-12-27 1997-02-12 株式会社日立製作所 半導体集積回路装置
JPH0329342A (ja) * 1989-06-26 1991-02-07 Toshiba Corp 半導体装置
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
JPH0423348A (ja) * 1990-05-14 1992-01-27 Kawasaki Steel Corp 半導体装置
JPH04273451A (ja) * 1991-02-28 1992-09-29 Nippon Steel Corp 半導体装置
JP3030991B2 (ja) * 1991-11-14 2000-04-10 日本電気株式会社 半導体集積回路
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
FR2701153B1 (fr) * 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944664B1 (ko) * 2002-12-24 2010-03-04 매그나칩 반도체 유한회사 노이즈 방지 기능을 갖는 반도체 메모리 소자
US7719115B2 (en) 2004-10-15 2010-05-18 Kabushiki Kaisha Toshiba Semiconductor integrated circuit including a multi-level interconnect with a diagonal wire
JP2008004889A (ja) * 2006-06-26 2008-01-10 Samsung Electronics Co Ltd 半導体記憶装置
JP2009302425A (ja) * 2008-06-17 2009-12-24 Sanyo Electric Co Ltd 半導体記憶装置
JP2017135308A (ja) * 2016-01-29 2017-08-03 セイコーエプソン株式会社 半導体集積回路装置及びそのレイアウト設計方法、並びに、電子機器
WO2017149845A1 (ja) * 2016-02-29 2017-09-08 ソニー株式会社 半導体装置
JPWO2017149845A1 (ja) * 2016-02-29 2018-12-20 ソニー株式会社 半導体装置

Also Published As

Publication number Publication date
US5671173A (en) 1997-09-23
JP3185540B2 (ja) 2001-07-11

Similar Documents

Publication Publication Date Title
JP3185540B2 (ja) 半導体集積回路
US7898896B2 (en) Semiconductor device
JP2001256772A (ja) メモリモジュール
US4543646A (en) Chip topography for MOS Data Encryption Standard circuit
CN106407135B (zh) 电子装置
US20190157253A1 (en) Circuit Systems Having Memory Modules With Reverse Orientations
US9978438B2 (en) Device having multiple switching buffers for data paths controlled based on IO configuration modes
JP4543755B2 (ja) 半導体集積回路
JP3850938B2 (ja) 半導体メモリ装置
JP3374967B2 (ja) 半導体集積回路
JPS62202537A (ja) 半導体集積回路装置
JP3154650B2 (ja) 半導体装置
KR101116325B1 (ko) 반도체 장치
JP3755338B2 (ja) 無反射分岐バスシステム
CN102216993A (zh) 存储器控制器
KR100355240B1 (ko) 클럭 공유 양면 메모리 모듈 및 그 배선방법
US20030025122A1 (en) Semiconductor integrated circuit
US20060224796A1 (en) Network chip design for grid communication
JPH07154451A (ja) システム相互接続用の走査プログラマブルチェックマトリクス
JP6006920B2 (ja) 半導体モジュール及びモジュール基板
KR100552654B1 (ko) 칩 상에서 평면적으로 비사각형의 메모리 뱅크를 갖는반도체 메모리 장치
KR100304712B1 (ko) 효율적인 배치를 갖는 반도체 메모리장치
JPS61131559A (ja) 半導体装置
KR20010002116A (ko) 스태틱 랜덤 액세스 메모리를 다이내믹 랜덤 액세스 메모리와 로직회로 사이에서 버퍼로 사용하는 반도체 집적회로
CN116644702A (zh) 粗粒度可重构阵列三维集成电路的容错芯片叠层结构、控制方法及三维集成电路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees