KR100310251B1 - 복합 반도체장치 ｓｄｒａｍ 범용 입출력 모듈 - Google Patents

Abstract

본 발명은 복합 반도체장치 SDRAM의 범용 입출력 모듈에 관한 것으로서, 모듈당 일정한 개수로 형성된 입력버퍼(Din buffer) 및 출력버퍼(Dout buffer)와, 상기 입력버퍼(Din buffer) 및 출력버퍼(Dout buffer)를 독립적인 DQM신호(dqm)를 독립적으로 받아 제어할 수 있도록 DQM버퍼(DQM buffer), DQM발생부(DQM_gen), 파이프 콘트롤 회로(Pipe_control), 데이터 출력 제어 회로(Doutctrl_dq), 데이터 입력 제어 회로(Dinctrl_dq)를 각 모듈내에 구성된 것을 특징으로 하여 복합 반도체장치 SDRAM의 다양하고 큰 데이터 버스폭을 지원하기 위해 전체 회로의 큰 변경 없이 빠른 시간내에 여러가지 다양한 데이터 버스폭의 입출력 블록을 구성할 수 있다는 이점이 있다.

Description

복합 반도체장치 ＳＤＲＡＭ 범용 입출력 모듈 {macro input/output module for SDRAM of memory merged logic}

본 발명은 복합 반도체장치 SDRAM의 범용 입출력 모듈에 관한 것으로서, 보다 상세하게는 복합 반도체장치 SDRAM의 다양하고 큰 데이터 버스폭을 지원하기 위해 바이트단위로 독립적인 범용 입출력 블록을 구성함으로써 전체 회로의 큰 변경 없이 빠른 시간내에 여러가지 다양한 데이터 버스폭의 입출력 블록을 구성할 수 있도록 한 복합 반도체장치 SDRAM의 범용 입출력 모듈에 관한 것이다.

최근에는 멀티미디어 기능을 향상하기 위해 메모리 셀과 로직회로가 함께 원칩화된 복합 반도체 장치(Memory Merged Logic)를 사용하고 있으며 또한 성능과 제조 원가를 희생하지 않고 메모리 셀의 고집적성과 로직 회로의 고속성을 유지할 수 있는 이상적인 원 칩의 개발이 계속 되고 있다.

위와 같은 복합 반도체 장치내 메모리의 단일 구성요소는 표준 패키지의 핀수에 제한을 받지 않기 때문에 입출력핀의 수를 증가시킴으로써 메모리와 로직회로간에 데이터 버스폭을 획기적으로 향상시킬 수 있게 된다.

이와 같이 복합 반도체 장치에 쓰이는 SDRAM의 입출력 모듈은 기존의 SDRAM과 달리 데이터 버스폭이 훨씬 크고 또한 여러가지의 응용회로에 따라 데이터 버스폭을 다양하게 지원해 줄 수 있어야 한다.

따라서, 일반적인 SDRAM의 입출력 모듈은 ×4, ×8, ×16 정도의 데이터 버스폭을 가지게 되는데 보통 ×16으로 설계하고 본딩옵션을 두어 ×4, ×8로 쓰여질 수 있도록 구성한다.

도 1은 일반적인 SDRAM의 입출력 모듈의 데이터 패스 구조를 나타낸 도면이다.

여기에서 보는 바와 같이 레지스터 기반의 웨이브 파이프라인 형태의 데이터 패스로서 데이터 입력버퍼(DinBuffer) 및 데이터 출력버퍼(DoutBuffer)로 구성된 I/O블록(30)을 제어하는 제어블록(12)와 DQM을 받아들이는 DQM버퍼(DQM buffer) 와 실질적으로 메모리 코어에 데이터를 읽고 쓰는 라이트 드라이버(WD)와 DB센스앰프(DBSA)등으로 구성된 WD/DBSA블록(10)으로 구성된다.

고속의 버스트 동작 및 CAS 라텐시 동작을 구현하기 위하여 데이터 출력버퍼(Dout Buffer)에는 파이프 레지스터(pipe_register)가 각각의 데이터 출력 드라이버(doutdrv)에 할당되어 있으며, 이 파이프 콘트롤 회로(Pipe_control)에 의해 파이프 레지스터를 동작시킨다.

이 파이프 콘트롤 회로(Pipe_control)의 동작은 DBSA를 통해 읽혀진 데이터가 RD라인(rb, rdb)을 통해 오는 데이터가 변화할 때마다 파이프 레지스터(Pipe_register)에 순서대로 래치되고, 원하는 CAS 라텐시에 맞추어 클럭에 동기되어 들어온 순서대로 파이프 레지스터(pipe_register)의 데이터를 출력시키고, 데이터 출력 드라이버(doutdrv)를 인에이블 시켜 외부로 데이터(Dout)를 내보내는 역할을 한다. 하나의 파이프 콘트롤 회로(Pipe_control)는 각각 8개씩의 데이터 출력버퍼(Dout Buffer)를 담당하게 되는데 이는 DQM콘트롤이 바이트단위로 이루어져 있기 때문이다.

이와 반대로 데이터 입력버퍼(Dinbuffer)에서는 외부의 데이터(Din)를 받아서 데이터 입력 드라이버를 통해 메모리 코어에 데이터를 기록하는 WD회로(WD)로 데이터를 보내는데 데이터 입력 제어 회로(Din_control)에서 데이터 입력 드라이버를 제어하게 된다.

DQM버퍼(DQM buffer)를 통해 데이터마킹신호(dqm)가 인가되면 DQM발생 회로(dqm_gen)에서 데이터 입력버퍼 회로(dinBuffer) 및 WD회로(WD)에 신호(dqm_wt)를 인가하여 입력되어진 데이터가 메모리에 쓰여지지 않게 제어하며, 출력회로 쪽에는 파이프 콘트롤 회로(Pipe_control)가 데이터 출력 인에이블 신호(dout_env)를 만들어 내지 않도록 하게 한다. 데이터 입력 제어 회로(Din_Control)등 입력에 관련된 회로들도 하나당 8개씩의 데이터 입력버퍼(DinBuffer)를 담당하도록 이루어져 있다.

도 2는 일반적인 SDRAM의 입출력 모듈의 구조를 나타낸 구성도로서 (가)는 데이터 버스폭이 ×64인 입출력 모듈이고, (나)는 데이터 버스폭이 ×128인 입출력 모듈이고, (다)는 데이터 버스폭이 ×256인 입출력 모듈이다.

여기에 도시된 바와 같이 메모리 코어 블록과 WD/DBSA블록과 제어회로 및DQM버퍼 블록이나 제어버퍼 블록, 데이터 입출력 버퍼로 이루어진 I/O블록이 형성된다.

하나의 메모리 코어에서 한번에 나올 수 있는 데이터가 최대 ×256이라 할 때 WD/DBSA는 256개가 있어야 한다. 따라서, (가)를 볼 때 입출력 모듈을 ×64로 구성되어 있어 256개의 WD/DBSA 중 64개를 골라낼 4×1먹스 블록이 필요하다.

입출력 라인이 64개 있으며 제어블록안에는 64개의 입출력 라인을 제어하기 위한 8개씩의 파이프 콘트롤 회로와, DQM버터가 구비된다.

그런데 (나)와 같이 입출력 모듈을 ×128로 구성했을 경우에는 256개중 128개를 골라내기 위한 2×1먹스를 사용하게 되어 입출력 라인을 64개씩 두층으로 128개가 된다. 또한, 이에 따라 제어블록의 DQM버퍼등 입출력 관련 회로들은 16개씩 필요하게 된다.

그리고 (다)와 같이 입출력 모듈을 ×256으로 구성했을 경우에는 먹스블록은 필요하지 않게 되며 제어블록의 입출력 관련 회로들은 32개가 필요하며 DQM버퍼 또한 32개로 늘어난게 된다.

이와 같이 기존의 입출력 모듈의 구성을 그대로 사용한다면 데이터 버스폭이 바뀜에 따라 입출력 블록 뿐만 아니라 처음에 설계되었던 제어블록 까지 재설계해야하는 단점이 생긴다.

또한, 복합 반도체 장치에 쓰이는 SDRAM의 입출력 모듈은 기존의 SDRAM과 달리 데이터 버스폭이 훨씬 큰관계로 고객이 원하는대로 ×64, ×128, ×256등의 다양하면서도 큰 입출력 모듈을 제공해야하므로 이를 ×256등 한가지를 기준으로 설계하여 본딩옵션을 통해 모두 지원하기 위해서는 이를 제어하는 제어회로와 데이터 버스폭에 따른 데이터 마스크 기능까지 새로 구성해야하기 때문에 입출력 모듈이 차지하는 공간의 손실이 클 뿐만 아니라 복합 반도체 장치 제품의 이점을 살리지 못한다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 메모리 밀도가 다른 여러 모듈을 설계할 때 레지스터 기반 웨이브 파이프라인 형태의 SDRAM 입출력을 기본으로 하여 8개의 입출력 버퍼와 하나의 DQM버퍼 그리고 이를 제어하는 제어블록을 하나로 묶어서 1바이트 단위의 독립적인 범용 입출력모듈을 구성하여 소비자가 원하는 입출력 수만큼 모듈을 덧붙임으로써 기타 제어회로 및 DQM관련 회로들을 재 설계할 필요없이 입출력 모듈을 설계할 수 있도록 한 복합 반도체 장치 SDRAM의 입출력 모듈을 제공함에 있다.

도 1은 일반적인 SDRAM의 입출력 모듈의 데이터 패스 구조를 나타낸 도면이다.

도 2는 일반적인 SDRAM의 입출력 모듈의 구조를 나타낸 구성도로서 (가)는 데이터 버스폭이 ×64인 입출력 모듈이고, (나)는 데이터 버스폭이 ×128인 입출력 모듈이고, (다)는 데이터 버스폭이 ×256인 입출력 모듈이다.

도 3은 본 발명에 의한 복합 반도체 장치 SDRAM의 입출력 모듈의 데이터 패스를 나타낸 구조도이다.

도 4는 본 발명에 의한 복합 반도체 장치 SDRAM의 입출력 모듈의 입출력 구조로서 (가)는 데이터 버스폭이 ×64인 입출력 모듈이고, (나)는 데이터 버스폭이 ×128인 입출력 모듈이고, (다)는 데이터 버스폭이 ×256인 입출력 모듈이다.

도 5는 본 발명에 의한 범용 입출력 모듈의 개략적인 레이아웃을 나타낸 도면이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : WD/DBSA 블록 20 : 먹스블록

30 : I/O 블록 45 : 범용 제어블록

50 : 범용 입출력 모듈

상기와 같은 목적을 실현하기 위한 본 발명은 복합 반도체장치 SDRAM의 입출력 모듈에 있어서, 모듈별로 일정한 개수로 형성된 입력버퍼 및 출력버퍼와, 상기 입력버퍼 및 출력버퍼를 독립적인 DQM신호를 독립적으로 받아 제어할 수 있도록 DQM버퍼, DQM발생부, 파이프 콘트롤 회로, 데이터 출력 제어 회로, 데이터 입력 제어 회로를 각 모듈내에 구성된 것을 특징으로 한다.

위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.

위와 같이 각 모듈별로 일정한 개수로 형성된 입력버퍼 및 출력버퍼를 형성하고 독립적으로 작동되는 DQM신호를 입력받아 입력버퍼 및 출력버퍼를 제어함으로써 데이터 버스폭이 변할 경우 제어블록의 변경없이 입출력 라인만 모듈별로 증가시켜 구성할 수 있도록 작동된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도 3은 본 발명에 의한 복합 반도체 장치 SDRAM의 입출력 모듈의 데이터 패스를 나타낸 구조도이다.

여기에서 보는 바와 같이 범용 입출력 모듈(50)은 8비트의 입출력라인과 이를 독립적으로 제어할 수 있게 하는 최소한의 제어블록(55)과, 파이프 콘트롤 회로(Pipe_control)와 DQM버퍼(DQM buffer) 등이 하나의 기본 입출력 모듈로 구성되어 있다.

8비트 단위로 구성된 이유는 DQM버퍼(DQM buffer)가 바이트단위로 이루어지기 때문으로 각각의 단위 입출력 모듈안의 8개 입출력 버퍼는 그 안에 있는 DQM입력을 받아 마스킹 동작을 하게 된다.

종래의 제어블록(12) 안에 따라 구성되었던 데이터 출력 제어 회로(Dout_Control) 데이터 입력 제어 회로(Din_Control)들은 범용 입출력 모듈속에 포함하여 구성하였고, 범용 데이터 출력 제어 회로(Doutctrl_com)와 범용 데이터 입력 제어 회로(Dinctrl_com)은 범용 제어블록(45)으로 WD/DBSA블록에 각각 분리하여 구성하였다.

도 4는 본 발명에 의한 복합 반도체 장치 SDRAM의 입출력 모듈의 입출력 구조로서 (가)는 데이터 버스폭이 ×64인 입출력 모듈이고, (나)는 데이터 버스폭이 ×128인 입출력 모듈이고, (다)는 데이터 버스폭이 ×256인 입출력 모듈이다.

여기서 보는 바와 같이 메모리 코어 블록과 WD/DBSA블록(40)과 입출력 라인에 공통적으로 쓰이는 범용 제어블록(45)과, 기타 다른 제어신호 버퍼들로 이루어진 제어블록(55)과, 범용 입출력 모듈(50)로 구성된다.

(가)에서 보는 바와 같이 ×64로 구성했을 때 8개의 범용 입출력 모듈로 구성된다. 각 모듈에는 하나씩의 DQM버퍼가 있고 이에 의해서 한 모듈내의 8개씩의 데이터 입출력 버퍼들은 따로 제어된다. 각각의 8개 모듈속에 있는 데이터 출력 제어 회로(Doutctrl_dq)와, 데이터 입력 제어 회로(Dinctrl_dq)는 제어블록(55)내에서 범용 데이터 출력 제어 회로(Doutctrl_com)와, 범용 데이터 입력 제어 회로(Dinctrl_com)등에 의해 공통적으로 쓰일 제어신호를 받아 각기 내부의 데이터 입출력 버퍼들을 제어한다.

(나)는 일출력 모듈이 ×128일 때의 구성으로 범용 입출력 모듈은 8개 씩 두줄로 배치되어 총 128개의 입출력 라인을 가지게 되며 DQM버퍼는 16개가 된다. 그리고 (다)는 ×256일 때의 구성으로 ×64나 ×128과 같이 먹스블록을 갖을 필요가 없다.

위와 같이 입출력 데이터 버스폭이 달라짐에도 불구하고 제어블록은 변함이 없고 처음 구조를 그대로 유지하면서 단지 입출력만 모듈별로 증가할 뿐 이에 따라 제어블록을 고칠 필요가 없어지게 된다. 또한 데이터 출력 버퍼(Dout Buffer)의 Load & Strobe신호를 발생시키는 파이프 콘트롤 회로가 각각의 8개 입출력 블록의 최적 위치인 중앙에 위치하여 각 입출력 블록과 거리의 치우침없이 데이터 버스폭이 크게 증가하더라도 빠른 데이터 출력을 유지할 수 있게 된다.

도 5는 본 발명에 의한 범용 입출력 모듈의 개략적인 레이아웃을 나타낸 도면이다.

(가)에서 에서 보는 바와 같이 좌우에 4개씩의 데이터 입력버퍼와 데이터 출력 버퍼를 배치하고 가운데 부분에 제어블록 및 DQM버퍼를 배치한다. 좌우의 4개씩의 데이터 입력버퍼와 데이터 출력 버퍼의 입출력 경로는 세로방향으로 사용하고 안쪽의 제어블록에서 좌우로 제어신호를 보내는 방식을 쓴다. 만약 파이프 콘트롤 회로등 다수의 파이프 카운터로 구성되어 좌우로 좁게 설계하기 힘든 회로의 경우에는 (나)와 같이 전체 입출력 라인이 좌우로 길어지는 것을 막기 위해 중앙부분에는 DQM버퍼 및 기타 다른 제어블록을 배치하고 4개 입출력 버퍼 밑부분에 길게 파이프 콘트롤 회로를 배치하는 방법을 쓸 수 있다. 이럴 경우 아래쪽에 배치하는 범용 입출력 모듈의 파이프 콘트롤 회로부분은 그 반대쪽에 위치시켜 면적상 이익을 볼 수 있다.

상기한 바와 같이 본 발명은 복합 반도제 장치 SDRAM 제작시 고객이 원하는 다양한 데이터 버스폭을 갖는 SDRAM을 보다 빨리 낼 수 있도록 범용 입출력 모듈을 사용해서 제작함으로써 입출력 라인의 변화에 따른 여러 제어회로들의 변동을 최소화하여 제작하여 경제적인 효과가 크다는 이점이 있다.

Claims (2)

1. 복합 반도체장치 SDRAM의 입출력 모듈에 있어서, 모듈당 일정한 개수로 형성된 입력버퍼 및 출력버퍼와, 상기 입력버퍼 및 출력버퍼를 독립적인 DQM신호를 독립적으로 받아 제어할 수 있도록 DQM버퍼, DQM발생부, 파이프 콘트롤 회로, 데이터 출력 제어 회로, 데이터 입력 제어 회로를 각 모듈내에 구성된 것을 특징으로 하는 복합 반도체장치 SDRAM의 범용 입출력 모듈.
2. 제 1항에 있어서, 상기 파이프 콘트롤 회로는 8개의 입출력 블록당 한 개씩 중앙에 설치된 것을 특징으로 하는 복합 반도체장치 SDRAM의 범용 입출력 모듈.