JPH0693461B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH0693461B2
JPH0693461B2 JP2017643A JP1764390A JPH0693461B2 JP H0693461 B2 JPH0693461 B2 JP H0693461B2 JP 2017643 A JP2017643 A JP 2017643A JP 1764390 A JP1764390 A JP 1764390A JP H0693461 B2 JPH0693461 B2 JP H0693461B2
Authority
JP
Japan
Prior art keywords
layer
polysilicon
side wall
base
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2017643A
Other languages
English (en)
Other versions
JPH02264437A (ja
Inventor
タダノリ・ヤマグチ
イオウ・チャン・サイモン・ユー
キャロル・エー・ハチャール
エーバン・イー・パットン
Original Assignee
テクトロニックス・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テクトロニックス・インコーポレイテッド filed Critical テクトロニックス・インコーポレイテッド
Publication of JPH02264437A publication Critical patent/JPH02264437A/ja
Publication of JPH0693461B2 publication Critical patent/JPH0693461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体デバイスの製造方法に関する。
［従来の技術及び発明が解決しようとする課題］ 1982年に発行されたIEEEジャーナル、ソリッド・ステー
ト回路、vol.SC−17、925頁に記載された、D.タング、
P.M.ソロモン、T.H.ニング、R.D.アイザアク及びR.E.バ
ーガーによる「1.25μｍ Deep Groove-Isolated Self-
Aligned Bipolar Circuits」は、NPNトランジスタの製
造方法を説明している。この製造方法において、第１フ
ォトマスキング処理は、Ｐ型注入物を受け入れる領域を
決めるために使用され、最終的に、この領域はトランジ
スタのベースを含む。第２フォトマスキング処理は、ポ
リシリコン層のパターンを形成するために使用され、こ
の層はベース接点を形成すると共に、この層からＰ型不
純物が、Ｐ型注入物を受け入れた領域に拡散されて、外
因性（エクストリンシック）ベースを形成する。したが
って、この製造方法では、最初のＰ型注入物を受け入れ
る領域は、ポリシリコン・ベース接点を形成するために
使用するマスクに起こり得る配置のずれを吸収するため
に、十分に大きくなければならない。
1986年に発行されたIEEEトランザクション、エレクトロ
ン・デバイス、vol.ED−33、526頁に記載された、S.コ
ナカ、Y.ヤマモト及びT.サカイによる「A30-ps Si Bipo
lar IC Ising Super Self-Aligned Process Technolog
y」は、NPNトランジスタの製造方法を説明している。こ
の製造方法では、エミッタはベース接点に関して自己配
列され、ベース接点はベースに関して自己配列され、し
たがって、トランジスタを形成するために、必要なフォ
トマスキング処理は１回のみである。この方法におい
て、窒化シリコンが、トランジスタが形成される基板の
領域上に形成され、ポリシリコン層は、窒化シリコン層
上に被着される。トランジスタのエミッタ及びベースに
対応する領域上のポリシリコンは、フォトマスキング及
びエッチング処理により除去されて、窒化シリコン層が
露出し、残存するポリシリコンの表面層は酸化される。
ポリシリコンを除去したことにより露出された窒化シリ
コンは、エッチングにより除去され、エッチングの間に
窒化シリコンはポリシリコンの下から除去され、空洞が
形成される。この空洞にはポリシリコンが被着され、最
初の被着されたポリシリコン及びトランジスタのベース
になる領域間の接続を行う。この方法は、ポリシリコン
の下の窒化シリコンを除去するための側面エッチング処
理が困難であるという欠点がある。更に、側面エッチン
グ処理により形成された空洞にポリシリコンを被着する
ときに、間隙が生じる可能性があり、ポリシリコンの最
初の被着物とベース間の接続の信頼性に問題がある。
1985年IEDMテクノロジー・ダイジェスト、19〜21頁に記
載された、T.サカイその他による「Prospects of SST T
echnology for High Speed LSI」は、S.コナカその他に
よる製造方法と同様のものを説明している。
したがって、本発明の目的は、上述の従来の製造方法の
様に、側面エッチングの困難性及び間隙が生じる虞のな
い半導体デバイスの製造方法の提供にある。
また、本発明の他の目的は、性能の安定した半導体デバ
イスを製造できる半導体デバイスの製造方法を提供する
ことである。
［課題を解決するための手段及び作用］ 本発明の好適な第１実施例は、主表面上に複合層有する
半導体材料の基体を使用した半導体デバイスの製造にお
ける中間構造を形成する方法であり、この半導体材料の
基体は、その主表面上に、少なくとも１つの絶縁材料層
及び第１導電材料層を有し、この主表面の一部領域が露
出される開口が形成された複合層を含む。第２導電材料
層は、開口の側面及び基体の主表面の露出領域上に形成
される。これにより、第２導電材料層は、開口の側面に
沿って第１導電材料層と導電接触する。第２導電材料層
は所定の深さだけ除去され、基体の主表面の上記領域の
一部が露出される。ただし、導電材料の側壁は開口の側
面に沿って残存し、第１導電材料層及び基体間の電気的
接続を行う。
本発明の第２実施例は、主表面上に複合層を有する半導
体材料の基体を使用した半導体デバイスの製造におけ
る、中間構造を形成する方法であり、この複合層は、第
１絶縁材料層、第１導電型の不純物が添加された第１導
電材料層、及び第２絶縁材料層を含み、基体の主表面の
一部領域が露出される開口を有する。第２導電材料層
は、複合層、開口の側面及び基体の主表面の露出領域上
に形成される。第２導電材料層は、所定深さまで除去さ
れ、複合層の第２絶縁材料層及び基体の主表面の上記領
域の一部が露出される。ただし、第２導電材料層の側壁
は、開口の側面に沿って残存し、第１導電材料層及び基
体間の電気的接続を行う。絶縁側壁は、導電側壁の上に
形成されるが、基体の一部は露出されたままとなる。第
１導電型の不純物は、基体の導電側壁と接する部分を介
して基体内に導入され、第２導電型の不純物は、基体の
露出部分を介して基体内に導入される。
本発明の第３の実施例は、主表面上に複合層を有する半
導体材料の基体を使用した半導体デバイスの製造におけ
る中間構造を形成する方法であり、この複合層は、少な
くとも１つの第１導電材料層と、絶縁材料層とを含み、
第１導電材料層は基体及び絶縁材料層間に存在する。複
合層は、基体の主表面の一部領域が露出される開口を有
する。第２導電材料層は、複合層、開口の側面及び基体
の主表面の露出領域上に形成される。第２導電材料層
は、所定深さまで除去されて、複合層が露出し、基体の
主表面の上記露出領域の一部が露出される。これによ
り、導電側壁が開口の側面に沿って形成される。
本発明の半導体デバイスの製造方法は、半導体材料から
成る基体上に、少なくとも絶縁層及び所定導電型の不純
物を含む第１導電層が順次積層され、且つ上記基体の表
面の所定領域を露出させる開口が設けられた複合層を形
成し、複合層、開口の側面及び基体の露出された所定領
域上に第２導電層を形成し、第２導電層のうち開口の側
面に沿った側壁部分のみが残存するように第２導電層を
除去し、側壁部分間の間隙にレジスト部材を充填し、側
壁部分をレジスト部材とともに所定の高さまで除去し、
残存するレジスト部材を除去し、側壁部分を介して第１
導電層内の不純物を上記基体内に注入することを特徴と
する。
［実施例］ 第１（ａ）図は、ｎ型シリコン層（２）の主表面（10）
上に、２酸化シリコン層（４）、ポリシリコン層
（６）、窒化シリコン層（８）及び２酸化シリコン層
（９）が形成された構成を示す。第２図を参照して、更
に詳細に説明するように、層（２）は、エピタキシャル
成長により、p-導電性のシリコン基板（第１図に図示せ
ず）上に形成される。層（４）は、化学的真空蒸着によ
り層（２）上に被着されるが、シリコン基板の熱酸化に
より形成してもよい。ポリシリコン層（６）には、濃度
約1E20cm-3のｐ型不純物が添加され、p+導電性となる。
層（８）及び（９）の厚さは、極めて小さい許容範囲に
調整できる。従来のフォトマスキング及び選択的エッチ
ング処理を使用して、開口（14）が層（４）、（６）、
（８）及び（９）内に形成される。開口（14）は、対向
する側面（15）を有し、層（２）の主表面（10）の一部
分（16）を露出させる（第１（ｂ）図を参照）。
第１（ｃ）図に示す様に、ポリシリコン層（18）は、第
１（ｂ）図に示す構造の上に形成される。層（18）の厚
さは、層（９）、開口（14）の側面（15）、及び主表面
（10）上の一部分（16）において略均一である。層（1
8）の厚さは、極めて小さな許容範囲に調整でき、開口
（14）の側面間の距離の半分よりも薄い。次に、層（1
8）は、面（10）に垂直な方向に、層（18）の厚さに等
しい深さまでエッチングされる。これにより、層（９）
の上面のポリシリコンが除去されると共に、開口（14）
の側面（15）から離れた表面部分（16′）上のポリシリ
コンが除去されるが、離間されたポリシリコンの側壁
（22）は、開口（14）の側面に接触して残存する。表面
部分（16）の一部（16′）は、側壁（22）間で露出され
る（第１（ｄ）図を参照）。ポリシリコン層の厚さは既
知であり、ポリシリコンがエッチングされる速度も既知
であるので、ポリシリコンを必要な深さまで除去するよ
うに調整できる。
側壁（22）は、層（６）及び層（２）間の電気的接続を
行う。第１（ｇ）図を参照して説明する理由により、側
壁の高さを減少させることが必要である。これは、第１
（ｄ）図に示す構造を熱酸化させることにより、行うこ
とができる。側壁（22）のポリシリコンは部分的に酸化
され、第１（ｅ）図で（22′）で示す様に、側壁（22）
の高さが減少する。理想的には、側壁（22′）の頂部
は、表面（10）上の層（６）の上面と高さが等しい。熱
酸化の間、層（２）のシリコンの一部も酸化される。２
酸化シリコン層（26）は、側壁（22′）上、且つ２つの
側壁（22′）間の層（２）の表面上に形成される。層
（８）及び（９）の厚さが既知であり、酸化速度を調整
できるので、正確な量のポリシリコンを容易に酸化させ
ることができる。層（８）及び（９）の厚さは、側壁
（22′）間で基板が酸化される深さが、約0.2μｍより
浅くなるようでなければならない。
２酸化シリコン層（26）はエッチングにより除去され、
２酸化シリコン層（30）が被着される。層（30）は、層
（２）の主表面（10）の露出部分、側壁（22′）及び層
（９）上で厚さが略均一である（第１（ｆ）図を参
照）。次に、２酸化シリコン層（30）は、層（９）が露
出され、側壁（22′）から離れた表面（10）の部分が露
出する深さまで、エッチングにより除去されるが、側壁
（22′）は酸化側壁（30′）により覆われたままであ
る。エミッタ・ポリシリコン層（34）は、層（８）、酸
化側壁（30）及び主表面（10）の露出部分上に被着され
る。酸化側壁（30′）は、ポリシリコン層（34）及びポ
リシリコン側壁（22′）間を電気的に絶縁する。第２図
を参照して後述するが、第１（ｈ）図に示す様に、層
（34）は、エミッタ接点（34′）を形成するように形状
が決められて、ホウ素の様なｐ型不純物が、エミッタ接
点（34′）を介して基板内に注入される。酸化側壁（3
0′）及び窒化シリコン層（８）は、不純物を通さず、
したがって、注入された不純物は、酸化側壁（30′）間
に限定された間隙を通って、層（２）のみに入り込む。
使用する線量即ちドーズ量は、2E14cm-2である。次に、
拡散処理を行い、注入されたｐ型不純物は、酸化側壁
（30′）の下の経路の少なくとも一部に拡散し、ｐ型領
域（36）を形成する。更に、層（６）からのｐ型不純物
は、ポリシリコン側壁（22′）及び側壁（22′）の下の
基板領域（38）に拡散する。ドーズ量1E16cm-2のｎ型不
純物が、エミッタ接点（34′）を介して注入され、更に
拡散が起こり、不純物濃度約1E20cm-3のエミッタ（40）
が形成される。更に、層（６）から拡散したｐ型不純物
は、酸化側壁（30′）の下の経路の少なくとも一部に拡
散し、ｐ型注入物から拡散したｐ型不純物と結合する。
したがって、不純物濃度約2E18cm-3の真性（イントリン
シック）ベース領域（42）が、エミッタ（40）の下に形
成され、不純物濃度約3E19cm-3の外因性ベース領域（4
4）が、側壁（22′）の下に形成される。以上のことに
より、npnトランジスタのベース及びエミッタは、１回
のフォトマスキング処理により形成され、間隙が生じる
虞れのある環境で、側面エッチング又はポリシリコンの
被着をする必要がない。エミッタはベースに関して自己
配列され、ポリシリコン・ベース接点はエミッタに関し
て自己配列される。
第２図は、完成されたトランジスタを示す。第２図のト
ランジスタは、p-シリコン基板の上に形成される。ひ素
の様なｎ型不純物を基板内に注入して、n+領域（46）を
形成する。層（２）は、領域（46）上にエピタキシャル
成長する。絶縁溝（52）は、基板上の他のデバイスから
トランジスタを絶縁するために、エピタキシャル層
（２）及び基板内に形成され、基板のp-領域に延びる。
絶縁溝（52）には、不純物を含まないポリシリコンが充
填され、このポリシリコンは、部分的に酸化され、２酸
化シリコンの層（60）により囲まれたポリシリコン体
（56）を形成する。絶縁溝（52）にポリシリコンが充填
される前に、ｐ型材料が溝（52）を通って基板に注入さ
れ、溝（52）の底部にｐ導電性のチャンネル終端区域
（64）を形成する。
溝（52）への充填が行われた後に、層（４）は、化学的
真空蒸着により層（２）に被着され、続いて、層（６）
及び（８）が被着される。窒化シリコン層（８）は、ベ
ース接点を形成するために導電材料を必要とする領域の
みに残存するように、その形状が決められ、窒化シリコ
ン層（８）の形状を決めることにより露出されたポリシ
リコンは熱酸化されて、酸化層（６′）を形成する。熱
酸化処理の間のひび割れを防止するために、窒化シリコ
ン層は、薄くなければならない。次に、酸化層（９）
は、層（８）の残りの部分及び層（６′）上に被着され
る。
酸化側壁（30′）が形成された後、開口（64）が層
（４）、（６′）、（８）及び（９）に形成され、層
（34）が被着されるときに、ポリシリコンがこの開口内
に入り、層（２）に接触するようになる。ポリシリコン
層（34）は、エミッタ接点（34′）と、開口（64）内に
延びる別個のコレクタ接点（68）を形成するように形状
が決められる。ｎ型不純物は、コレクタ接点（68）を介
して注入され、拡散処理が行われて、エピタキシャル層
（２）内に、基板のn+領域に向かって延びるn+領域（7
0）を形成する。コレクタ接点（68）には、ｎ型不純物
が多量に注入される。接点（34′）及び（68）を形成す
るときに、ポリシリコン層（34）が除去された個所で、
２酸化シリコン層（９）は露出される。接点（34′）及
び（68）の上と、層（９）の露出された部分の上とにチ
タンが被着される。焼きなまし処理の際に、接点（3
4′）及び（68）と接触するチタンは、ポリシリコンと
化合し、珪化チタン層（72）を形成し、これに対し、２
酸化シリコン層（９）上に被着されたチタンは、化学反
応せず、エッチングにより除去される。更に、２酸化シ
リコン層（76）は被着され、開口が層（76）に形成され
て、ベース、エミッタ及びコレクタの金属（80）、（8
4）及び（86）を夫々受け入れる。
第１図で説明した方法の場合、側壁（22）の高さを減少
させる手順は、その酸化処理が行われる間に、層（２）
も酸化されるという欠点がある。酸化処理は、層（２）
内に機械的応力を生じさせ、その結果、トランジスタの
性能に悪影響を及ぼす結晶欠陥を生じさせることがあ
る。更に、酸化処理は、側壁（22′）の底部に鳥のくち
ばし状部を形成し、側壁（22′）及び外因性ベース領域
（44）間の接触抵抗を増加させる。更に、層（２）が酸
化され、能動デバイス領域に窪みが形成される。この窪
みは、側壁（22′）の底部及び真性ベース領域（42）間
の距離を増加させて、トランジスタのカットオフ周波数
を減少させる。更に、真性ベース領域（42）の下のエピ
タキシャル層（２）の厚さが減少され、これにより、コ
レクタ・エミッタ間ブレークダウン電圧が減少する。こ
の窪みがあることにより、真性ベース領域（42）及び外
因性ベース領域（44）が、第２の拡散処理において、確
実に、適切に結合することは難しい。更に、小さなデバ
イスを製造するためには、側壁（22′）の厚さを減少さ
せる必要があるが、第１図に示した方法では、容易に達
成することができない。
第３図は、ポリシリコン側壁を形成する他の方法を示し
ている。第３（ａ）図は、第１（ａ）図の層（２）と同
じ方法で、シリコン層（102）の主表面（110）に形成さ
れた、２酸化シリコン層（104）、ポリシリコン層（10
6）、窒化シリコン層（108）及び２酸化シリコン層（10
9）を示す。第１図と同様に、ベース窓開口（114）は、
層（104）、（106）、（108）及び（109）内に形成さ
れ、第１（ｃ）図を参照して説明したと同じ方法で、不
純物を含まないポリシリコン層が、層（109）、開口11
4）の側面（115）及び主表面（110）の露出部分（116）
上に被着される。ポリシリコン層の厚さは、層（10
9）、開口（114）の側面及び層（２）の主表面の露出部
分（116）上で略均一である。ポリシリコン層は、表面
（110）に垂直な方向で、ポリシリコン層の厚さに等し
い深さまで、反応性イオン・エッチング方法によりエッ
チングされることにより、２酸化シリコン層（109）が
露出され、開口（114）の側面（115）から離れた表面部
分（116）のポリシリコンが除去され、ポリシリコンの
離間された側壁（122）が、開口（114）の側面に接触し
て残存する。
第３（ｂ）図に示す様に、次に、フォトレジスト（12
4）を塗布して、２つの側壁（122）間の間隙に充填する
と共に、層（109）を覆う。フォトレジスト（124）の自
由表面が、層（102）の表面から均一距離になるよう
に、基板を回転させる。フォトレジストは、酸化層（10
9）が露出がするまで、エッチングすることにより、除
去される。この処理では、第３（ｃ）図に示す様に、側
壁（122）、及びその間のフォトレジスト（124′）は残
存する。次に、反応性イオン・エッチング処理を行い、
側壁（122）の高さを減少させ、一方、側壁（122）間に
残存するフォトレジストは、能動デバイス領域をエッチ
ング液から保護する。この反応性イオン・エッチング処
理は、ポリシリコン及びフォトレジスト材料を同じ速度
で除去し、側壁（122′）の減少した高さの頂部が、ポ
リシリコン層（106）の上面と一致するまで続けられる
（第３（ｄ）図を参照）。次に、残存するフォトレジス
トが除去され、第３（ｅ）図に示す酸化側壁（130′）
は、第１（ｆ）図及び第１（ｇ）図を参照して説明した
様に、２酸化シリコン層を被着し、エッチングすること
により形成される。この処理の残りの工程は、第１
（ｇ）〜（ｉ）図及び第２図を参照して説明した工程と
同じである。
第３（ｄ）図を参照して説明した反応性イオン・エッチ
ング工程の間に、２酸化シリコン層（109）も除去され
るが、その除去速度は、フォトレジストの除去速度より
も十分に遅い。窒化シリコンも、同じエッチング液によ
り、２酸化シリコンと略同じ速度でエッチングされる。
エッチング処理により層（106）が貫通されないよう
に、薄い窒化シリコン層（108）上の酸化層（109）は十
分に厚くなければならない。
第３（ｄ）図は、第１図で説明した方法に関する問題が
解決されたことを示す。層（102）は酸化されず、能動
デバイス領域の表面は、平面となり、応力がかからな
い。ポリシリコン側壁（122′）の厚さは、正確に調整
でき、信頼性のある側壁接点を形成することができる。
更に、側壁（122′）の高さを正確に調整でき、側壁（1
22′）をエミッタを形成するポリシリコン層から確実に
絶縁できる。側壁（122）の高さを減少させるために酸
化方法を使用していないので、側壁（122′）の底部に
くちばし状部が形成される虞れがない。
本発明においては、種々の変形及び変更が可能である。
例えば、ポリシリコン層（18）にｐ型不純物を添加し
て、第１（ｈ）及び（ｉ）図で説明した拡散処理の間、
基板へのｐ型不純物の拡散が容易に行われるようにして
もよい。更に、本発明は、本明細書中で例示したドーズ
量及び濃度に限定されるものではない。また、上述の特
定の不純物又はnpnトランジスタの製造に限定されな
い。
［発明の効果］ 本発明の半導体デバイス製造方法によれば、半導体材料
の基体上に、少なくとも絶縁層及び導電層を有し、開口
が形成された複合層の開口内の側面に導電側壁を形成し
て、基体の表面及び導電層を電気的に接続するので、導
電側壁を介して導電層内の不純物を基体内に導入するこ
とができる。この方法によれば、従来の様に、ポリシリ
コンの下の窒化シリコンの側面エッチング処理の困難性
及びエッチング処理により形成された空洞内にポリシリ
コンを被着する際の間隙の生ずる虞れがない。
また、特に本発明の方法は、側壁部分を形成した後に、
側壁部分間の間隙にレジスト部材を充填し、側壁部分を
レジスト部材とともに所定の高さまで除去し、残存する
レジスト部材を除去する。これによって、結晶欠陥など
の悪影響が生じる虞れが低減され、レジスト部材はエッ
チング液から基体の能動デバイス領域を保護するので、
性能の安定した半導体デバイスが製造できる。さらに、
側壁部分の高さ（厚さ）を正確に調整できるので、側壁
接点の信頼性が高い。
【図面の簡単な説明】
第１（ａ）〜（ｉ）図はバイポーラ・トランジスタの製
造に関し、本発明の半導体デバイスの製造方法を説明す
るための断面図、第２図は完成したトランジスタを示す
断面図、第３（ａ）〜（ｅ）図は第１図で説明した製造
方法を改良した製造方法を説明するための断面図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キャロル・エー・ハチャール アメリカ合衆国 オレゴン州 97005 ビ ーバートン サウスウエスト マベリック テラッセ 8845 アパートメント 903 (72)発明者 エーバン・イー・パットン アメリカ合衆国 オレゴン州 97201 ポ ートランド サウスウエスト バーサ ナ ンバ・シックス 2310 (56)参考文献 特開 昭63−199462（ＪＰ，Ａ) 特開 昭61−269375（ＪＰ，Ａ) 特開 昭63−289861（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体材料から成る基体上に、少なくとも
    絶縁層及び所定導電型の不純物を含む第１導電層が順次
    積層され、且つ上記基体の表面の所定領域を露出させる
    開口が設けられた複合層を形成し、 該複合層、上記開口の側面及び上記基体の露出された上
    記所定領域上に第２導電層を形成し、 該第２導電層のうち上記開口の側面に沿った側壁部分の
    みが残存するように上記第２導電層を除去し、 上記側壁部分間の間隙にレジスト部材を充填し、 上記側壁部分を上記レジスト部材とともに所定の高さま
    で除去し、 残存する上記レジスト部材を除去し、 上記側壁部分を介して上記第１導電層内の不純物を上記
    基体内に注入することを特徴とする半導体デバイスの製
    造方法。
JP2017643A 1989-01-27 1990-01-26 半導体デバイスの製造方法 Expired - Lifetime JPH0693461B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/302,519 US4994400A (en) 1989-01-27 1989-01-27 Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls
US302519 1999-04-30

Publications (2)

Publication Number Publication Date
JPH02264437A JPH02264437A (ja) 1990-10-29
JPH0693461B2 true JPH0693461B2 (ja) 1994-11-16

Family

ID=23168087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017643A Expired - Lifetime JPH0693461B2 (ja) 1989-01-27 1990-01-26 半導体デバイスの製造方法

Country Status (2)

Country Link
US (1) US4994400A (ja)
JP (1) JPH0693461B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282172B2 (ja) * 1994-07-29 2002-05-13 ソニー株式会社 ＢｉＭＯＳ半導体装置の製造方法
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5318917A (en) * 1988-11-04 1994-06-07 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
US5101256A (en) * 1989-02-13 1992-03-31 International Business Machines Corporation Bipolar transistor with ultra-thin epitaxial base and method of fabricating same
US5244533A (en) * 1991-01-07 1993-09-14 Kabushiki Kaisha Toshiba Method of manufacturing bipolar transistor operated at high speed
JP3104282B2 (ja) * 1991-05-13 2000-10-30 ソニー株式会社 半導体装置の製造方法
US5391503A (en) * 1991-05-13 1995-02-21 Sony Corporation Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask
DE4211050C2 (de) * 1992-04-02 1995-10-19 Siemens Ag Verfahren zur Herstellung eines Bipolartransistors in einem Substrat
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
US5643806A (en) * 1993-02-28 1997-07-01 Sony Corporation Manufacturing method for making bipolar device
US5650655A (en) 1994-04-28 1997-07-22 Micron Technology, Inc. Integrated circuitry having electrical interconnects
US5294558A (en) * 1993-06-01 1994-03-15 International Business Machines Corporation Method of making double-self-aligned bipolar transistor structure
US5434103A (en) * 1993-06-10 1995-07-18 Micron Technology, Inc. Method of forming an electrical connection
US6808999B2 (en) * 1994-09-26 2004-10-26 Sony Corporation Method of making a bipolar transistor having a reduced base transit time
JP2679647B2 (ja) * 1994-09-28 1997-11-19 日本電気株式会社 半導体装置
JP2669377B2 (ja) * 1995-01-30 1997-10-27 日本電気株式会社 半導体装置の製造方法
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
KR100191270B1 (ko) * 1995-09-29 1999-06-15 윤종용 바이폴라 반도체장치 및 그의 제조방법
JPH1098120A (ja) * 1996-09-19 1998-04-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6255184B1 (en) * 1999-08-30 2001-07-03 Episil Technologies, Inc. Fabrication process for a three dimensional trench emitter bipolar transistor
JP2001274257A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6387768B1 (en) * 2000-08-29 2002-05-14 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component and semiconductor component thereof
US6940149B1 (en) * 2004-03-11 2005-09-06 International Business Machines Corporation Structure and method of forming a bipolar transistor having a void between emitter and extrinsic base
US7677405B2 (en) * 2006-11-21 2010-03-16 Rehrig Pacific Company Crate for containers
EP2158129A1 (en) * 2007-06-25 2010-03-03 Rehrig Pacific Company Tray for containers
US7735676B2 (en) * 2008-02-18 2010-06-15 Rehrig Pacific Company Crate for containers
JP5459196B2 (ja) * 2009-12-15 2014-04-02 信越化学工業株式会社 光硬化性ドライフィルム、その製造方法、パターン形成方法及び電気・電子部品保護用皮膜

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319932A (en) * 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts
JPS60109260A (ja) * 1983-11-15 1985-06-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 補償された多結晶シリコン抵抗素子
JPH065696B2 (ja) * 1985-05-13 1994-01-19 株式会社東芝 半導体装置の製造方法
JPS61269375A (ja) * 1985-05-23 1986-11-28 Sony Corp 半導体装置の製造方法
US4722908A (en) * 1986-08-28 1988-02-02 Fairchild Semiconductor Corporation Fabrication of a bipolar transistor with a polysilicon ribbon
JPS63199462A (ja) * 1987-02-16 1988-08-17 Nec Corp 半導体装置の製造方法
US4847670A (en) * 1987-05-11 1989-07-11 International Business Machines Corporation High performance sidewall emitter transistor
US4916083A (en) * 1987-05-11 1990-04-10 International Business Machines Corporation High performance sidewall emitter transistor
JPH0783025B2 (ja) * 1987-05-21 1995-09-06 松下電器産業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH02264437A (ja) 1990-10-29
US4994400A (en) 1991-02-19

Similar Documents

Publication Publication Date Title
JPH0693461B2 (ja) 半導体デバイスの製造方法
JPH0253944B2 (ja)
EP0372476A2 (en) Semiconductor device having a reduced parasitic capacitance and manufacturing method thereof
US4824794A (en) Method for fabricating a bipolar transistor having self aligned base and emitter
US4866000A (en) Fabrication method for semiconductor integrated circuits
EP0153686B1 (en) Method for making transistor
EP0326211A1 (en) Semiconductor device and method of manufacturing same
JPH0241170B2 (ja)
KR0122736B1 (ko) 바이폴라트랜지스터 및 그 제조방법
JP3011729B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JP2715494B2 (ja) 半導体装置の製造方法
JP3142303B2 (ja) 高速バイポーラトランジスタの製造方法
JP2890550B2 (ja) 半導体装置の製造方法
JPH0433343A (ja) バイポーラ型半導体装置およびその製造方法
JP3190324B2 (ja) 半導体集積回路装置の製造方法
JPH0766214A (ja) バイポーラ型半導体集積回路装置の製造方法
JP2677258B2 (ja) 半導体装置およびその製造方法
JP2718102B2 (ja) 半導体装置の製造方法
JPH02304931A (ja) 半導体装置及びその製造方法
JPH034539A (ja) 半導体装置及びその製造方法
JPH0235465B2 (ja)
JPS61198778A (ja) 半導体装置の製造方法
JPS59231833A (ja) 半導体装置及びその製造法
JPH01253963A (ja) バイポーラトランジスタの製造方法
JPH10335476A (ja) 半導体装置の製造方法