JPH0636387U

JPH0636387U - 昇圧コンバータ

Info

Publication number: JPH0636387U
Application number: JP7095892U
Authority: JP
Inventors: プア．シー．エイチ．
Original assignee: ネミック・ラムダ株式会社
Priority date: 1992-10-12
Filing date: 1992-10-12
Publication date: 1994-05-13
Anticipated expiration: 2007-10-12
Also published as: JP2571942Y2; SG44592A1; EP0593257A3; DE69311253D1; KR100197464B1; US5495164A; HK1000929A1; EP0593257B1; KR940010464A; DE69311253T2; EP0593257A2

Abstract

(57)【要約】【目的】並列運転時において、各コンバータ間の出力
バランスを損なわずに、安定した制御を行う。【構成】スイッチング素子７およびダイオード８と直
列に、カレントトランス22，23を接続する。カレントト
ランス22，23からの検出電流により、電流検出回路21よ
り電流検出信号を出力する。コンバータ本体３の内部で
得られた電流検出信号と、並列運転する別のコンバータ
本体３Ａの電流検出信号とを比較回路33で比較する。そ
して、この比較結果に基づき、各コンバータ本体３，３
Ａ間の直流出力電圧Ｖｏｕｔが等しくなるように制御を
行う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、スイッチング電源装置の力率改善回路などに応用される昇圧コンバータに関する。

【０００２】

【従来の技術】

図３は、特開平２−２６９４６９号公報などに開示される昇圧チョッパ型（Ｂｏｏｓｔ型）コンバータの並列運転時における従来例を示すものであり、同図において、１は商用電源、２は各コンバータ本体３，３Ａにおいて商用電源１からの交流入力電圧を全波整流して直流入力電圧Ｖｉｎを出力する整流回路であり、この商用電源１および整流回路２により直流電圧源４が構成される。また、前記整流回路２の出力両端には、入力電流Ｉｉｎを検出する電流検出用抵抗５を介して、インダクタンス６とＭＯＳ型ＦＥＴからなるスイッチング素子７との直列回路が接続されるとともに、スイッチング素子７の両端には、ダイオード８と平滑コンデンサ９との直列回路が接続され、さらに、ダイオード８の出力側である平滑コンデンサ９の両端に出力端子＋Ｖ，−Ｖが接続される。そして、前記抵抗５により検出された電流検出信号と、出力端子＋Ｖ，−Ｖ間の直流出力電圧Ｖｏｕｔを分圧して得られた電圧検出信号との差異に基づいて、制御回路10はスイッチング素子７のパルス導通幅を制御し、これによって、所定の直流出力電圧Ｖｏｕｔが、出力端子＋Ｖ，−Ｖを介して共通する負荷11に供給されるようになっている。

【０００３】上記スイッチング素子７の一連のスイッチング動作において、スイッチング素子７がオンの時には、インダクタンス６に直流入力電圧Ｖｉｎが印加され、このインダクタンス６を流れるインダクタ電流ＩＬが傾斜上昇するのに伴って、インダクタンス６にエネルギーが蓄えられる。これに対して、スイッチング素子７がオフの時には、整流回路２からの直流入力電圧Ｖｉｎとともに、前記インダクタンス６に蓄えられたエネルギーがダイオード８より出力側の平滑コンデンサ９に送り出され、インダクタ電流ＩＬは傾斜下降し、かつ、直流入力電圧Ｖｉｎよりも高い直流出力電圧Ｖｏｕｔが取り出される。このとき、インダクタ電流ＩＬの平均値として表わされる整流回路２からの入力電流Ｉｉｎが、直流入力電圧Ｖｉｎに比例した全波整流波形となるように、制御回路10を介してスイッチング素子７をオン，オフ制御すれば、商用電源１に対して純抵抗負荷と等価となり、力率の向上を達成することが可能となる。

【０００４】

【考案が解決しようとする課題】

上記従来技術においては、各コンバータ本体３，３Ａの出力端子＋Ｖ，−Ｖと負荷11間に生じる電圧降下の相違などによって、並列運転時に負荷11より出力端子−Ｖを介して各コンバータ本体３，３Ａに流れ込む負荷電流Ｉ１，Ｉ２が一致しなくなり、特に、図３における昇圧コンバータの場合には、各負荷電流Ｉ１，Ｉ２が直接整流回路２を流れて、共通する入力側の商用電源１に戻されるため、各コンバータ本体３，３Ａ間の出力バランスが損なわれて、安定した制御を行うことができないといった問題点を有していた。

【０００５】そこで、本考案は上記問題点を解決して、並列運転時において各コンバータ間の出力バランスを損なうことなく、安定した制御を行うことの可能な昇圧コンバータを提供することを目的とする。

【０００６】

【課題を解決するための手段】

本考案は、直流電圧源に接続されるインダクタンスとスイッチング素子との直列回路と、前記スイッチング素子の両端に接続されるダイオードと平滑コンデンサとの直列回路と、前記スイッチング素子をスイッチングする制御回路とを備え、前記スイッチング素子がオンの時に前記インダクタンスにエネルギーを蓄え、前記スイッチング素子がオフの時に前記ダイオードよりこのエネルギーを出力側に送り出すようにした昇圧コンバータにおいて、前記スイッチング素子およびダイオードと直列に接続される電流検出用のカレントトランスと、このカレントトランスからの検出電流により電流検出信号を出力する電流検出回路と、並列運転時に前記電流検出回路により得られた内部の電流検出信号と他のコンバータの電流検出回路により得られた外部の電流検出信号とを比較し、この比較結果に基づいて前記制御回路を介してスイッチング素子へのパルス導通幅を制御する電流バランス回路とを備えたものである。

【０００７】

【作用】

上記構成により、スイッチング素子のオン，オフ動作に伴って、このスイッチング素子およびダイオードを流れる電流が、カレントトランスで検出される。そして、電流検出回路はこのカレントトランスからの検出電流に基づいて、電流検出信号を出力する。このとき、電流バランス回路は、コンバータ内部で得られた電流検出回路からの電流検出信号と、外部のコンバータで得られた電流検出信号とを比較し、その比較結果に基づいて、各コンバータの直流出力電圧が等しくなるようにスイッチング素子を制御する。

【０００８】

【実施例】

以下、本考案の一実施例につき、図１および図２を参照して説明する。なお、図１において、前記従来例における図３の回路図と同一部分には同一符号を付し、その共通する部分の詳細なる説明は省略する。

【０００９】図１は、本実施例における昇圧チョッパ型コンバータの全体回路図であり、同図において、前記従来例における電流検出用抵抗５に代わり、電流検出回路21を構成する２個のカレントトランス22，23が、スイッチング素子７およびダイオード８とそれぞれ直列回路をなすように接続されている。そして、電流検出回路21 において、各カレントトランス22，23のドット側には、ダイオード24，25のアノードが接続され、このダイオード24，25のカソードが共通して接地されるとともに、カレントトランス22，23の非ドット側とダイオード24，25のカソード間に抵抗26が接続され、この抵抗26の一端から増幅回路27に電流検出信号が出力されるようになっている。また、出力端子＋Ｖ，−Ｖの両端には、抵抗28、可変抵抗29 、抵抗30を順次直列接続してなる出力電圧検出回路31が接続され、抵抗28と可変抵抗29の接続点から、電圧検出信号が演算増幅器32の反転入力端子に供給されるようになっている。演算増幅器32は前記出力電圧検出回路31からの電圧検出信号と非反転入力端子に印加される基準電圧とを比較増幅し、この比較結果に基づいて、制御回路10はスイッチング素子７のパルス導通幅を制御する。一方、各コンバータ本体３，３Ａには、外付けのカレントバランス端子ＣＴＢが設けられており、並列運転時には、各コンバータ本体３，３Ａのカレントバランス端子ＣＴＢどうしが接続され、外部から電流検出信号が印加されるようになっている。また、カレントバランス端子ＣＴＢと後述する電流バランス回路たる比較回路33との間には、ＭＯＳ型ＦＥＴ34とダイオード35との並列回路が挿入接続される。さらに、このＦＥＴ34のゲートには、異常検出回路36からの制御信号が供給され、コンバータ本体３，３Ａが異常動作の場合に、ＦＥＴ34を直ちにターンオフさせるようにしている。そして、前記比較回路33は、コンバータ本体３，３Ａの内部で得られた増幅回路27からの電流検出信号と、カレントバランス端子ＣＴＢを介して供給される外部のコンバータ本体３，３Ａで得られた電流検出信号とを比較し、その比較結果に基づいて、抵抗28と可変抵抗29との接続点に電流を流し込むように構成されている。

【００１０】次に、図２において、前記増幅回路27および比較回路33の回路構成に付いて説明する。増幅回路27は２個の演算増幅器Ａ１，Ａ２を備え、電流検出回路21からの電流検出信号が印加される前段の演算増幅器Ａ１は、反転入力端子に接続された抵抗Ｒ１と、反転入力端子と非反転入力端子間に接続されたコンデンサＣ１と、反転入力端子と出力端子間に接続された抵抗Ｒ２とＣ２とにより、いわゆる反転増幅回路41を構成している。また、後段の演算増幅器Ａ２はボルテージフォロアとして動作し、反転入力端子と非反転入力端子間にコンデンサＣ３を接続するとともに、反転入力端子と出力端子間を接続して、反転増幅された電流検出信号を出力端子より比較回路33に供給する。一方、比較回路33は、前記演算増幅器Ａ２の出力端子ラインに挿入された抵抗Ｒ３と、この抵抗Ｒ３の両端に接続された抵抗Ｒ４〜Ｒ７および演算増幅器Ａ３からなる差動増幅回路42と、演算増幅器Ａ３の出力端子にその一端が接続された抵抗Ｒ８と、この抵抗Ｒ８の他端と抵抗Ｒ７間に挿入接続された演算増幅器Ａ４とにより構成される。そして、抵抗Ｒ８の他端より、前記図１における出力電圧検出回路31の抵抗28と可変抵抗29との接続点に電流が流し込まれるようになっている。なお、各抵抗Ｒ４〜Ｒ７の抵抗値は、Ｒ４／Ｒ５＝Ｒ６／Ｒ７並びにＲ４>>Ｒ３となるように予め設定されており、これにより、差動増幅回路42は所定のゲインが得られるようになっている。

【００１１】次に、上記構成につきその作用を説明する。先ず、スイッチング素子７がオンの時には、インダクタンス６およびカレントトランス22の一次巻線に直流入力電圧Ｖｉｎが印加され、インダクタンス６にエネルギーが蓄えられるとともに、電流検出回路21では、カレントトランス22の二次巻線より誘起された電圧によって、ダイオード24を介して抵抗26に検出電流が流れ込む。一方、スイッチング素子７がオフの時には、直流入力電圧Ｖｉｎとともに、前記インダクタンス６に蓄えられたエネルギーが、カレントトランス23の一次巻線およびダイオード８を通過して平滑コンデンサ９側に送り出され、直流入力電圧Ｖｉｎよりも高い直流出力電圧Ｖｏｕｔが取り出される。このとき、電流検出回路21では、カレントトランス23の二次巻線より誘起された電圧によって、ダイオード25を介して抵抗26に検出電流が流れ込む。すなわち、このスイッチング素子７の一連の動作に応じて、電流検出回路21からは各カレントトランス22，23からの平均電流が電流検出信号として増幅回路27に出力される。増幅回路27においては、反転増幅回路41によって前記電流検出回路21からの電流検出信号をＲ２／Ｒ１倍に増幅し、後段の演算増幅器Ａ２を介して比較回路33に出力する。

【００１２】複数のコンバータ本体３，３Ａが正常に並列運転されている場合、各コンバータ本体３，３Ａにおいては、コンバータ本体３，３Ａ内部で得られた電流検出信号が増幅回路27より比較回路33に出力されるとともに、ＦＥＴ34はオン状態にあるため、カレントバランス端子ＣＴＢを介して、他のコンバータ本体３，３Ａで得られた電流検出信号が比較回路33に印加される。そして、仮に、一方のコンバータ本体３の負荷電流Ｉ１が、他方のコンバータ本体３Ａの負荷電流Ｉ２よりも多く流れている場合、負荷電流Ｉ１の大きいコンバータ本体３においては、抵抗Ｒ３と抵抗Ｒ６との接続点の電位Ｖ１が、抵抗Ｒ３と抵抗Ｒとの接続点の電位Ｖ２よりも高く、一方、負荷電流Ｉ２の小さいコンバータ本体３Ａにおいては、逆に、電位Ｖ２が電位Ｖ１よりも高くなる。このとき、演算増幅器Ａ３の出力端子の電位をＶ３、抵抗28と可変抵抗29との接続点の電位をＶ４とすると、差動増幅回路42により、Ｖ３＝Ｖ４＋Ｒ５／Ｒ４×（Ｖ１−Ｖ２）なる関係が成立するため、コンバータ本体３側では、演算増幅器Ａ３の出力端子の電位Ｖ３が上昇し、結果的に比較回路33から可変抵抗29および抵抗30に電流が流れ込んで、演算増幅器32に供給される電圧検出信号の電圧レベルを低下させる。すなわち、この場合には、制御回路10はスイッチング素子７に対してパルス導通幅を狭めるため、負荷11に供給される直流出力電圧Ｖｏｕｔは低下する。また、コンバータ本体３Ａ側では、演算増幅器Ａ３の出力端子の電位Ｖ３が、抵抗28と可変抵抗29との接続点の電位Ｖ４よりも低くなり、比較回路33から電圧検出回路31への電流の流れ込みはなくなる。したがって、この場合には、制御回路10はスイッチング素子７に対してパルス導通幅を広げるため、直流出力電圧Ｖｏｕｔは上昇する。こうして、各コンバータ本体３，３Ａからの直流出力電圧Ｖｏｕｔを等しくすることにより、負荷電流Ｉ１，Ｉ２を均等に保つことが可能になる。なお、並列運転動作中に、一方のコンバータ本体３が何等かの異常を起こした場合には、異常検出信号からの制御信号の供給は停止されるため、ＦＥＴ34は直ちにターンオフし、外部からの電流検出信号の供給は遮断される。

【００１３】以上のように、上記実施例における昇圧コンバータは、スイッチング素子７およびダイオード８と直列にカレントトランス22，23を接続し、このカレントトランス22，23より検出された電流に基づいて、電流検出回路21より電流検出信号を出力するとともに、コンバータ本体３の内部で得られた電流検出回路21からの電流検出信号と、並列運転する別のコンバータ本体３Ａで得られた電流検出信号とを比較回路33で比較し、その比較結果に基づいて各コンバータ本体３，３Ａ間の直流出力電圧Ｖｏｕｔが等しくなるような制御を行うことで、各コンバータ本体３，３Ａにおける負荷電流Ｉ１，Ｉ２、すなわち出力バランスを均等に保ち、安定した制御を行うことが可能となる。

【００１４】また、実施例上の効果として、前記従来例における抵抗５に代わり、一対のカレントトランス22，23により電流検出を行っているため、コンバータ本体３，３Ａ内部の電力損失は無視できるとともに、極めて容易かつ安価に、コンバータ本体３，３Ａ間の出力バランスを均等に保つことができる。

【００１５】なお、本考案は上記実施例に限定されるものではなく、本考案の要旨の範囲において種々の変形実施が可能である。例えば、スイッチング素子は実施例中におけるＭＯＳ型ＦＥＴに限らず、スイッチングトランジスタを用いることも可能である。

【００１６】

【考案の効果】

本考案は、直流電圧源に接続されるインダクタンスとスイッチング素子との直列回路と、前記スイッチング素子の両端に接続されるダイオードと平滑コンデンサとの直列回路と、前記スイッチング素子をスイッチングする制御回路とを備え、前記スイッチング素子がオンの時に前記インダクタンスにエネルギーを蓄え、前記スイッチング素子がオフの時に前記ダイオードよりこのエネルギーを出力側に送り出すようにした昇圧コンバータにおいて、前記スイッチング素子およびダイオードと直列に接続される電流検出用のカレントトランスと、このカレントトランスからの検出電流により電流検出信号を出力する電流検出回路と、並列運転時に前記電流検出回路により得られた内部の電流検出信号と他のコンバータの電流検出回路により得られた外部の電流検出信号とを比較し、この比較結果に基づいて前記制御回路を介してスイッチング素子へのパルス導通幅を制御する電流バランス回路とを備えたものであり、各コンバータ間の出力バランスを損なうことなく、安定した制御を行うことの可能な昇圧コンバータを提供できる。

【図面の簡単な説明】

【図１】本考案の一実施例を示す昇圧コンバータの回路
図である。

【図２】同上増幅回路および比較回路の回路図である。

【図３】従来例を示す並列運転時における昇圧コンバー
タの回路図である。

【符号の説明】

４直流電圧源６インダクタンス７スイッチング素子８ダイオード９コンデンサ 21 電流検出回路 22，23 カレントトランス 33 比較回路（電流バランス回路）

Claims

【実用新案登録請求の範囲】

【請求項１】直流電圧源に接続されるインダクタンス
とスイッチング素子との直列回路と、前記スイッチング
素子の両端に接続されるダイオードと平滑コンデンサと
の直列回路と、前記スイッチング素子をスイッチングす
る制御回路とを備え、前記スイッチング素子がオンの時
に前記インダクタンスにエネルギーを蓄え、前記スイッ
チング素子がオフの時に前記ダイオードよりこのエネル
ギーを出力側に送り出すようにした昇圧コンバータにお
いて、前記スイッチング素子およびダイオードと直列に
接続される電流検出用のカレントトランスと、このカレ
ントトランスからの検出電流により電流検出信号を出力
する電流検出回路と、並列運転時に前記電流検出回路に
より得られた内部の電流検出信号と他のコンバータの電
流検出回路により得られた外部の電流検出信号とを比較
し、この比較結果に基づいて前記制御回路を介してスイ
ッチング素子へのパルス導通幅を制御する電流バランス
回路とを備えたことを特徴とする昇圧コンバータ。