JP2010022125A - 多相力率改善回路 - Google Patents

Abstract

【課題】多相交流を直流変換する駆動系をプラス側とマイナス側に分けて制御することにより制御系を簡単にして性能向上、小型化及び低コスト化を図る。
【解決手段】制御回路１２は、各相の交流入力端子Ｒ，Ｓ，Ｔと中点電位Ｐとの電位差を検出し、電位差がプラスであれば入力電流波形が入力電圧波形に相似形になるようにプラス側インバータ回路１０−１のインバータ素子１８をスイッチング制御し、電位差がマイナスであれば入力電流波形が入力電圧波形に相似形になるようにマイナス側インバータ回路１０−２のインバータ素子２８をスイッチング制御する。
【選択図】図１

Description

本発明は、多相交流電力から直流電力に変換する際に力率を改善する多相交流力率改善回路に関する。

従来、入力した３相交流電力を高力率に制御して直流電力に変換するアクティブフィルタ回路として知られた力率改善回路としては、例えば図８に示すものがある。

図８において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｄ１〜Ｄ１８はダイオード、Ｓ１〜Ｓ３は各相のスイッチング素子、Ｃ１，Ｃ２はコンデンサである。ここで、リアクトルＬ１，Ｌ２，Ｌ３、ダイオードＤ１〜Ｄ１８、スイッチング素子Ｓ１〜Ｓ３、及びコンデンサＣ１，Ｃ２で構成されるインバータは、昇圧チョッパを構成している。

図８の従来回路の動作は次のようになる。例えばスイッチング素子Ｓ１，Ｓ２をオンすることで、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。さらに、Ｓ２がオンの状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路でリアクトルＬ１，Ｌ２のエネルギーはコンデンサＣ１に充電される。

一方、Ｓ１がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーはコンデンサＣ２に充電される。

また、Ｓ１，Ｓ２の両方がオフ状態になると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーはコンデンサＣ１，Ｃ２の両方に充電される。

このようなスイッチング動作を繰り返すことにより、交流入力電圧の波形に交流入力電流の波形を相似形とし、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、スイッチング素子Ｓ１〜Ｓ３のオン時間を調整することで、２つのコンデンサＣ１，Ｃ２の電圧を個別に調整することができる。

しかし、図８の従来回路にあっては、半導体素子（スイッチング素子とダイオード）の通過数が、リアクトルにエネルギーを蓄える場合に６つ、コンデンサＣ１またはＣ２を個別に充電する場合に５つ、コンデンサＣ１，Ｃ２の両方を同時に充電する場合に４つとなる。

このため電流が通過する素子数が多く、半導体素子におけるエネルギー損失も大きくなってしまうことから、これを改善するため図９の従来回路が提案されている（特許文献２）。

図９の３相交流力率改善回路において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｓ１〜Ｓ６はＭＯＳＦＥＴからなるスイッチング素子、Ｄ１〜Ｄ１２はダイオード、Ｃ１，Ｃ２はコンデンサである。

図９の従来回路の動作は次のようになる。例えばスイッチング素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。

Ｓ３がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。また、Ｓ２がオンの状態でＳ３をオフすると、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。

更に、Ｓ２，Ｓ３を同時にオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が同時に充電される。

このようなスイッチング動作を繰り返すことにより、交流入力電圧の波形に交流入力電流の波形を相似形とし、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。ここで、電流が通過する半導体素子は、リアクトルにエネルギーを蓄える場合に４つ、コンデンサＣ１またはＣ２に充電する場合に４つとなり、図９の回路よりも少なくすることができる。
特許第２８５７０９４号公報 特許第４０５１８７５号公報

しかしながら、このような従来の３相交流力率改善回路にあっては、例えば図９の従来装置にあっては、三相交流電圧の大小関係から３６０°の位相角の範囲を６０°の制御位相に分け、各相毎に設けた双方向スイッチ回路から一方のスイッチング素子を選択して制御するという複雑な制御を行っており、スイッチング素子を選択する切換回路が複雑化し、回路規模が大きく、コスト的に高価になるという問題がある。

また、入力ダイオードの前段にチョークコイルが存在するため、スイッチング素子のオン、オフに伴ってチョークコイルに流れるリップル電流は安全規格品で構成される平滑用のコンデンサに流す必要があるが、安全規格品のコンデンサは安全規格品でないコンデンサに比べると流せるリップル電流（許容リップル電流値）が小さいため、大きなコンデンサを使用する必要があり、装置の大型化とコストアップの原因となっている。

また、チョークコイルから出力側のコンデンサに流れるリップル電流の経路が長くなって経路から発生する漏れ磁束が大きくなるため、リップル電流による高周波成分が入力端子や出力端子に飛び込んで外部にノイズが伝送する量が増加する。

また、リップル電流自体を小さくするためにチョークコイルのインダクタンスを大きな値にしなければならないため、チョークコイルが大型化する問題もある。

更に、力率改善制御に使用する交流入力電流としてチョークコイルに流れる電流をチョークコイルにカレントトランスを直列接続することで直接検出しているため、商用交流周波数となる低周波まで測定可能な電流検出を行うため、低周波でも飽和しない大きなコアを用いたカレントトランスを設けなければならず、カレントトランスが大型化するという問題もある。

本発明は、多相交流を直流変換する際の力率改善における駆動系をプラス側とマイナス側に分けて制御することにより制御系を簡単にして性能向上、小型化及び低コスト化を図るようにした多相交流力率改善回路を提供することを目的とする。

本発明は、入力した多相交流電力を高力率に制御して直流電力に変換する力率改善回路に於いて、
多相交流の各相の交流電力を入力する複数の交流入力端子と、
各相の交流入力端子の電位と多相交流をスター接続した場合の中点電位に対しプラス電位となる交流入力を整流する第１入力整流器と、
各相の交流入力端子に加わる中点電位に対しマイナス電位となる交流入力を整流する第２入力整流器と、
各相の第１入力整流器に続いて中点電位に対しプラス側回路として設けられた第１チョークコイル、第１インバータ素子、第１出力整流器及び第１平滑コンデンサを備えたプラス側インバータ回路と、
各相の第２入力整流器に続いて中点電位に対しマイナス側の回路として設けられた第２チョークコイル、第２インバータ素子、第２出力整流器及び第２平滑コンデンサを備えたマイナス側インバータ回路と、
各相のプラス側インバータ回路とマイナス側インバータ回路のプラス側整流出力、中点電位、マイナス側整流出力の各々を合成し、第１平滑コンデンサとを第２平滑コンデンサを中点電位を介して直列接続した回路に接続してコンデンサ両端からを負荷側に直流電力を出力する平滑出力回路と、
各相の交流入力端子と中点電位との電位差を検出し、電位差がプラスであればプラス側インバータ回路を入力電流波形が入力電圧波形に相似形になるようにスイッチング制御し、電位差がマイナスであればマイナス側インバータ回路を入力電流波形が入力電圧波形に相似形になるようにスイッチング制御する各相の制御回路と、
を設けたことを特徴とする。

ここで、第１インバータ回路及び第２インバータ回路を昇圧チョッパ回路とする。

本発明の多相交流力率改善回路は、更に、
第１入力整流器と前記プラス側インバータ回路の第１チョークコイルの間から中点電位との間に接続されたリップル電流を流す第１リップル用コンデンサと、
第２入力整流器とマイナス側インバータ回路の第２チョークコイルの間から中点電位との間に接続されたリップル電流を流す第２リップル用コンデンサと、
を設ける。

制御回路部は、
平滑出力回路のプラス側の平滑コンデンサの直流電圧を直流出力電圧として検出する出力電圧検出回路と、
交流入力端子に加わる交流電圧と中点電位との電位差を交流入力電圧として検出する入力電圧検出回路と、
第１チョークコイルと第２チョークコイルに流れる電流を交流入力電流として検出する入力電流検出回路と、
直流出力電圧を所定電圧に保つと同時に、交流入力電流の波形が交流入力電圧の波形に相似形になるようにインバータ素子をスイッチングする制御信号を出力するスイッチング制御回路と、
交流入力端子の交流電圧と中点電位との電位差を検出し、電位差がプラスであればスイッチング制御回路の制御信号をプラス側インバータ回路に切替出力して第１インバータ素子のみを駆動し、電位差がマイナスであればスイッチング制御回路の制御信号をマイナス側インバータ回路に切換出力して第２インバータ素子のみを駆動する切換回路と、
を備える。

入力電流検出回路は、
第１インバータ素子に１次巻線が直列接続され、第１インバータ素子のオンにより第１チョークコイルから第１インバータ素子に流れる電流を検出する第１カレントトランスと、
第２出力整流器に１次巻線が直列接続され、第１インバータ素子のオフにより第１チョークコイルから第１出力整流器に流れる電流を検出する第２カレントトランスと、
第２インバータ素子に１次巻線が直列接続され、第２インバータ素子のオンにより第２インバータ素子から第２チョークコイルに流れる電流を検出する第３カレントトランスと、
第２出力整流器に１次巻線が直列接続され、第１インバータ素子のオフにより第２出力整流器から第２チョークコイルに流れる電流を検出する第４カレントトランスと、
第１乃至第４カレントトランスの各２次巻線をダイオードオアにより合成接続して抵抗に電流検出信号を生成する電流検出回路と、
を備える。

また、入力電流検出回路の別の形態にあっては、
第１インバータ素子と第２出力整流器の各々に直列接続された２つの１次巻線を備え、第１インバータ素子のオンにより第１チョークコイルから第１インバータ素子に流れる電流と、第１インバータ素子のオフにより第１チョークコイルから第１出力整流器に流れる電流を検出する第１カレントトランスと、
第２インバータ素子と第２出力整流器の各々に直列接続された２つの１次巻線を備え、第２インバータ素子のオンにより第２インバータ素子から第２チョークコイルに流れる電流と、第１インバータ素子のオフにより第２出力整流器から第２チョークコイルに流れる電流を検出する第２カレントトランスと、
第１及び第２カレントトランスの各２次巻線をダイオードオアにより合成接続して抵抗に電流検出信号を生成する電流検出回路と、
を備える。

入力電圧検出回路は、
交流入力端子と中点電位の間に接続されて両者の電位差を分圧して入力する抵抗分圧回路と、
抵抗分圧回路から入力した交流電位差を全波整流信号に変換してスイッチング制御回路に交流入力電圧として出力する絶対値回路と、
を備える。

制御回路は、
直流出力電圧を１／２に分圧した出力分圧電圧を基準電圧として、基準電圧に対する中点電圧の電位差を検出して絶対値回路の入力に加え、電位差をなくして第１及び第２平滑コンデンサの両端電圧を等しくするようにスイッチング制御回路に電位差でオフセットされた交流入力電圧を加える。

第１インバータ回路の第１チョークコイルと第２インバータ回路の第２チョークコイルを、単一のコアに巻かれた１個のチョークコイルとする。

各相の第１入力整流器はサイリスタであり、
サイリスタと並列にダイオードと電流制限抵抗の直列回路を接続した突入電流防止回路と、
各相のサイリスタに対し設けられ、多相交流電源の投入時にサイリスタをオフとし、投入から所定時間を経過したときにサイリスタをオンするサイリスタ駆動回路と、
を備える。

また、別の形態にあっては、
各相の第１入力整流器はサイリスタであり、
各相のサイリスタのアノードをダイオードを介して合成接続した後に電流制限抵抗を介して第１平滑コンデンサのプラス側に接続した突入電流防止回路と、
各相のサイリスタに対し設けられ、多相交流電源の投入時にサイリスタをオフとし、投入から所定時間を経過したときにサイリスタをオンするサイリスタ駆動回路と、
を備える。

本発明によれば、例えば３相交流を例にとると、３相交流をスター接続した場合の中点電位から見た各相の交流入力端子に対しプラス側インバータ回路とマイナス側インバータ回路を設け、中点電位から見た交流入力電圧がプラスの場合はプラス側インバータ回路のみを駆動し、マイナスの場合はマイナス側インバータ回路のみを駆動するため、インバータ素子の切換えが簡単となり、これに伴いインバータ素子を選択して切換える制御回路も簡単となり、主回路及び制御回路を含めて回路全体としての小型化と低コスト化を図ることができる。

また、各相の入力整流器とチョークコイルとの間から中点電位の間にリップル電流吸収用のコンデンサを設けたことで、チョークコイルからコンデンサに流れるリップル電流の経路、即ちリップル電流のループを短くすることができ、経路から発生する漏れ磁束を抑制し、入力端子や出力端子にリップル電流による高周波成分が飛び込んで外部に伝送するノイズを低減できる。

また、入力整流器の直後にリップル電流吸収用のコンデンサを設けたことで、従来の安全規格品を必要とした平滑コンデンサによるリップル電流の吸収に対し、安全規格品に囚われることなく大きなリップル電流を流すことのできるコンデンサ、即ちリップル許容電流値の大きなコンデンサをリップル電流の吸収用に設けることができ、コンデンサを小型軽量化することができる。

また、リップル電流定格の大きなコンデンサを使用できることから、チョークコイルのインダクタンス値を小さくしてリップル電流が増したことによる悪影響を緩和できるため、より小型のチョークコイルを用いることで全体の小型化と低コスト化ができる。

また、チョークコイルのリップル電流を小さくできることから、より高い周波数による高周波動作が実現でき、これに伴う小型化と低コスト化ができる。

また、力率改善制御に使用する入力電流の検出として、チョークコイルに流れる電流を直接検出するのではなく、インバータ素子のオンでインバータ素子に流れる電流と、インバータ素子のオフで出力整流器に流れる電流とをカレントトランスにより別々に検出して合成することで、従来の低周波までの検出を必要としたコアの大きなカレントトランスではなく、コアの小さな高周波用のカレントトランスを使用することができ、全体の小型化と低コスト化ができる。

図１は本発明による力率改善回路の第１実施形態を示した回路ブロック図であり、多相交流として３相交流を例に取っている。

図１において、本実施形態の力率改善回路にあっては、３相交流電力を入力する交流入力端子Ｒ，Ｓ，Ｔを有し、各相ごとに交流電力を高効率に制御して直流電力に変換する力率改善制御のための駆動系と制御系を設けている。

例えば交流入力端子Ｒを例に取ると、交流入力端子Ｒに対しては、３相交流をスター接続した場合の中点電位Ｐに対しプラス電位となる交流入力を整流する第１整流器としてのサイリスタ１４と、中点電位に対しマイナス電位となる交流入力を整流する第２整流器としての入力ダイオード２４を接続している。

サイリスタ１４の出力側にはプラス側インバータ回路としてプラス側昇圧チョッパ回路１０−１が設けられ、また入力ダイオード２４の出力側にはマイナス側インバータ回路としてのマイナス側昇圧チョッパ回路１０−２が設けられている。

プラス側昇圧チョッパ回路１０−１は、チョークコイル１６、ＭＯＳ−ＦＥＴを用いたインバータ素子１８、第２出力整流器としての出力ダイオード２０、及び第１平滑コンデンサとしてのコンデンサ２２で構成される。

一方、マイナス側昇圧チョッパ回路１０−２は、チョークコイル２６、ＭＯＳ−ＦＥＴを用いたインバータ素子２８、第２出力整流器としての出力ダイオード３０、及び第２平滑コンデンサとしてのコンデンサ３２を備えている。

プラス側昇圧チョッパ回路１０−１とマイナス側昇圧チョッパ回路１０−２は制御回路１２により制御される。制御回路１２で力率改善のための制御を行うため、プラス側昇圧チョッパ回路１０−１及びマイナス側昇圧チョッパ回路１０−２における交流入力電圧、交流入力電流及び直流出力電圧を検出して、制御回路１２に入力している。

交流入力電圧の検出は、交流入力端子Ｒと中点電位Ｐ点の信号ラインとの間に直列接続された抵抗５４，５６による分圧電圧を入力し、これに基づいて検出している。

一方、入力電流はチョークコイル１６，２６に流れる平均電流として検出することができるが、本実施形態にあっては、チョークコイル１６，２６に流れるチョーク電流を直接検出するのではなく、インバータ素子１８のオン、オフに伴って異なる経路で流れる電流を検出して合成することで、交流入力電流を得るようにしている。

即ちプラス側昇圧チョッパ回路１０−１にあっては、インバータ素子１８と直列に第１カレントトランス１次巻線５８−１を接続し、インバータ素子１８のオンによりチョークコイル１６からインバータ素子１８に流れる電流を検出している。また出力ダイオード２０と直列に第２カレントトランス１次巻線６０−１を接続し、インバータ素子１８のオフに伴ってチョークコイル１６から出力ダイオード２０に流れる電流を検出している。

またマイナス側昇圧チョッパ回路１０−２にあっては、インバータ素子２８と直列に第３カレントトランス１次巻線６２−１を直列接続し、インバータ素子２８のオンに伴いチョークコイル２６に流れる電流を検出し、また出力ダイオード３０と直列に第４カレントトランス１次巻線６４−１を接続し、インバータ素子２８のオフに伴ってチョークコイル２６に向かって出力ダイオード３０から流れる電流を検出するようにしている。

このような４つのカレントトランス１次巻線５８−１，６０−１，６２−１，６４−１に対応して、制御回路１２側に設けている４つのカレントトランスの２次巻線に各検出電流に応じた検出電圧が誘起され、４つの２次巻線のダイオードオアによる合成として、プラス側昇圧チョッパ回路１０−１とマイナス側昇圧チョッパ回路１０−２に流れる交流入力電流を検出するようにしている。

更に制御回路１２は、プラス側の平滑用のコンデンサ２２の両端電圧を抵抗４６，４８の直列回路による分圧電圧として検出し、この分圧電圧を直流出力電圧として入力することで、予め定めた設定電圧となるように出力電圧を制御する定電圧制御を行っている。

制御回路１２は、中点電位Ｐに対する交流入力端子Ｒに加わる交流電圧がプラスの場合に、プラス側昇圧チョッパ回路１０−１のドライブ回路６６にスイッチング信号を出力し、交流入力電流を交流入力電圧の相似形となるようにスイッチング制御することで力率改善を図る。

また制御回路１２は、中点電位Ｐに対する交流入力端子Ｒに加わる交流電圧がマイナスの場合に、マイナス側昇圧チョッパ回路１０−２のドライブ回路６８にスイッチング信号を出力し、インバータ素子２８のスイッチングにより、同じく交流入力電圧のマイナス期間において交流入力電流が交流入力電圧と相似形になるようにスイッチング制御して、力率を改善する。

ここで、プラス側昇圧チョッパ回路１０−１における入力側のサイリスタ１４とチョークコイル１６との間から中点電位Ｐの信号ラインとの間には、リップル吸収用コンデンサ３８を接続している。同様にマイナス側昇圧チョッパ回路１０−２についても、入力ダイオード２４とチョークコイル２６との間から中点電位Ｐの信号ラインとの間にリップル吸収用コンデンサ４０を接続している。

このようにチョークコイル１６，２６の入力側から中点電位に対しリップル吸収用コンデンサ３８，４０を接続したことで、インバータ素子１８のスイッチングによりチョークコイル１６に流れるリップル電流の経路、即ちリップル電流ループを小さくすることができる。

例えばプラス側昇圧チョッパ回路１０−１にあっては、リップル電流ループとして、チョークコイル１６、インバータ素子１８及びリップル旧収容コンデンサ３８となる短いループが形成され、その結果、リップル電流ループの面積を最小にすることができる。

この点はマイナス側昇圧チョッパ回路１０−２についても同様であり、インバータ素子２８のスイッチングに伴うチョークコイル２６に発生するリップル電流のリップル電流ループは、インバータ素子２８、チョークコイル２６及びリップル吸収用コンデンサ４０となる最小ループで構成される。

このように交流入力の整流後にチョークコイル１６，２６に流れるリップル電流に対しリップル吸収用コンデンサ３８，４０が接続されたことで、従来、リップル電流の吸収に使用していた出力側の平滑用のコンデンサ２２，３２として安全規格品を必要としていたが、本発明にあっては、専用のリップル吸収用コンデンサ３８，４０を接続したことで、安全規格品に捉われることなく、リップル電流定格の大きなコンデンサを使用することができ、平滑用のコンデンサ２２，３２をリップル電流定格を大きくするために大型のコンデンサとする必要がない。

またリップル電流定格の大きなリップル吸収用コンデンサ３８，４０を使用できたことで、チョークコイル１６，２６のインダクタンスを小さくして、リップル電流が増したことによる悪影響を緩和でき、そのため小型のチョークコイル１６，２６を用いることができる。

またチョークコイル１６，２６に流れるリップル電流ループを短くできたことで、漏洩磁束により入力端子や出力端子にノイズが伝送される割合が大幅に低減し、その結果、インバータ回路をより高周波動作させることができ、高周波動作に伴い、インバータ回路に使用する素子を小さくできることで、全体として小型化を図ることができる。

更に、プラス側の第１入力整流器であるサイリスタ１４に対しては、ダイオード３４と電流制限抵抗３６を直列接続した突入電流防止回路を並列接続している。サイリスタ１４に対してはサイリスタ駆動回路１５が設けられており、交流電源の投入時にサイリスタ駆動回路１５はサイリスタ１４をオフとしており、このため交流入力端子Ｒに加わる交流電圧はダイオード３４で整流され、電流制限抵抗３６を通って、制限された電流として平滑用のコンデンサ２２，３２に流れ、コンデンサ２２，３２の電圧が安定した所定時間後に、サイリスタ制御回路１５はサイリスタ１４をオンすることで突入電流を防止している。

残りの交流入力端子Ｓ，Ｔに対する回路構成も交流入力端子Ｒに対する回路構成と同じであることから、同じ符号で表している。相違点は、交流入力端子Ｒ，Ｓ，Ｔの出力平滑回路として共通の平滑用のコンデンサ２２，３２に各相のプラス側昇圧チョッパ回路１０−１及びマイナス側昇圧チョッパ回路１０−２の出力を合成して接続している点である。

即ち、出力側に設けた平滑用のコンデンサ２２，３２の直列回路のプラス側中点電位Ｐ及びマイナス側のそれぞれに対し、交流入力端子Ｒ，Ｓ，Ｔに対応して設けているプラス側昇圧チョッパ回路１０−１とマイナス側昇圧チョッパ回路１０−２のプラス側中点電位及びマイナス側を合成して接続している。

そして、平滑用のコンデンサ２２，３２の直列回路のプラス側とマイナス側の両端電圧を直流出力端子＋Ｖ，ＧＮＤとして、ここから負荷に直流電力を出力するようにしている。

図２は図１の実施形態における中点電位Ｐから見た３相交流の入力電圧を示した波形図である。図１の交流入力端子Ｒ，Ｓ，Ｔのそれぞれには、図２に示すように１２０°の位相差を持った交流電圧Ｅｒ，Ｅｓ，Ｅｔが加わっている。

３相の交流入力電圧Ｅｒ，Ｅｓ，Ｅｔに対し、各相の制御回路１２は、交流入力電圧がプラスの場合はプラス側昇圧チョッパ回路１０−１をスイッチングし、マイナスの場合はマイナス側昇圧チョッパ回路１０−２をスイッチングしている。

このような各相の制御回路１２によるスイッチングにより、３相交流入力端子Ｒ，Ｓ，Ｔの間における交流入力電流の経路は、図２の３６０°で示す１周期につき６０°ごとのＡ〜Ｌで示す１２の区間に分けて電流経路が変化する。

例えば区間Ａにあっては、交流電圧Ｅｔ，Ｅｒがプラス側で交流電圧Ｅｔが大きく、交流電圧Ｅｓがマイナス側であることから、それぞれの交流電圧のプラス側かマイナス側かに応じた昇圧チョッパ回路のスイッチングに伴い、交流入力端子Ｔ，Ｒから交流入力端子Ｓに向かって交流入力電流が流れる。

即ち、第１の経路は次のようになる。
（Ｔ）→（Ｔ相昇圧チョッパ回路１０−１）→（２２）→（Ｐ）→（Ｓ相昇圧チョッパ回路１０−２）→（Ｓ）
もう１つの経路は次のようになる。
（Ｒ）→（Ｒ相昇圧チョッパ回路１０−１）→（２２）→（Ｐ）→（Ｓ相昇圧チョッパ回路１０−２）→（Ｓ）
残りの区間Ｂ〜Ｌについても同様に、プラス側の電圧となっている交流入力端子からマイナス側となっている交流入力端子に向かい、各相の交流電圧のプラスとマイナスに応じたプラス側及びマイナス側の昇圧チョッパ回路１０−１，１０−２のスイッチング動作に伴い、交流入力電流が流れる。

図３は図１の交流入力端子Ｒについて制御回路１２の詳細を示した回路ブロック図である。図３において、制御回路１２には、スイッチング制御回路７０、切替回路７２、切替制御回路７３、入力電圧検出回路７４、入力電流検出回路７６及びバランス制御回路７８が設けられている。

スイッチング制御回路７０は、プラス側昇圧チョッパ回路１０−１とマイナス側昇圧チョッパ回路１０−２に設けているインバータ素子１８，２８に対しスイッチング信号を出力し、交流入力端子Ｒに対する交流入力電圧に相似形となるように交流入力電流の波形をスイッチング制御し、力率改善を図る。またスイッチング制御回路７０は同時に、直流出力電圧を所定の一定電圧に制御するための出力電圧安定化制御を行っている。

スイッチング制御回路７０の入力側には誤差増幅器８０が設けられる。誤差増幅器８０はプラス側の平滑用のコンデンサ２２の両端電圧を抵抗４６，４８により分圧して出力電圧として入力し、基準電圧源８２との誤差電圧を出力する。誤差増幅器８０の応答特性は帰還回路に設けた抵抗８４とコンデンサ８６で設定され、比較的緩やかな低周波応答性を設定している。

誤差増幅器８０に続いては乗算器８８が設けられている。乗算器８８は、誤差増幅器８０からの誤差電圧と、入力電圧検出回路７４で検出した交流入力電圧とを乗算し、抵抗９０を介して誤差増幅器９２に入力している。誤差増幅器９２の帰還回路には高周波成分を除去するためのコンデンサ９４が設けられる。

誤差増幅器９２には入力電流検出回路７６からの交流入力電流の検出信号が入力しており、両者の誤差電圧をコンパレータ９６に出力している。コンパレータ９６には三角波発生回路９８が接続されており、誤差増幅器９２からの誤差電圧をスライスレベルとして、三角波信号との比較により誤差信号が増加するとオンデューティが増加し、誤差信号が低下するとオンデューティが減少するスイッチング信号を出力する。

コンパレータ９６からのスイッチング信号は、切替回路７２を介してプラス側のドライブ回路６６またはマイナス側のドライブ回路６８に出力される。切替回路７２は切替制御回路７３により切替制御される。

切替制御回路７３には、交流入力端子Ｒと中点電位Ｐの信号ラインとの間に直列接続した抵抗５４，５６の分圧による分圧電圧が抵抗１０４を介して入力しており、また中点電位Ｐの信号ラインが抵抗１０６を介して入力し、それぞれコンパレータ１１２に入力している。

コンパレータ１１２の入力側にはダイオード１０８，１１０を逆極性に接続したダイオードリミッタが設けられている。抵抗５４，５６の分圧回路からは分圧された交流電圧が入力し、この交流入力電圧は中点電位に対する正負の電圧信号であり、ダイオードリミッタ１０８，１１０でリミッタされた後に増幅されることで、交流信号のプラス区間とマイナス区間に応じた矩形パルス信号を出力する。

このため、コンパレータ１１２からプラス側に対応したＨレベル出力が得られると、切替回路７２は図示のようにａ側に切り替わり、スイッチング制御回路７０からのスイッチング制御信号をプラス側のドライブ回路６６に出力し、インバータ素子１８のスイッチングにより、プラス側昇圧チョッパ回路１０−１を交流入力電圧Ｅｒがプラス側の間スイッチング制御して、交流入力電圧を直流電圧に高力率制御により変換する。

一方、交流入力電圧がプラス側となると、切替制御回路７３のコンパレータ１１２の出力はＬレベルとなり、切替回路７２はｂ側に切り替えられ、スイッチング制御回路７０からのスイッチング信号はマイナス側のドライブ回路６８に供給され、インバータ素子２８のスイッチングによりマイナス側昇圧チョッパ回路１０−２を駆動し、交流入力電圧Ｅｒのマイナス区間に亘り、交流入力電力を直流電力に高力率で変換する力率改善制御を行う。

入力電圧検出回路７４は、交流入力端子Ｒと中点電位Ｐの信号線の間に設けた抵抗５４，５６の直列回路による分圧電圧を抵抗１００を介して絶対値回路１０２に入力し、交流電圧の絶対値信号を交流入力電圧検出信号として乗算器８８の一方に入力している。絶対値回路１０２は交流電圧を中点電位に対しプラス側に反転させる、いわゆる全波整流回路として動作する。

入力電流検出回路７６は、プラス側昇圧チョッパ回路１０−１及びマイナス側昇圧チョッパ回路１０−２に設けている４つのカレントトランス１次巻線５８，６０，６２，６４に対応して４つのカレントトランス２次巻線５８−２，６０−２，６２−２，６４−２を備えており、それぞれと直列にダイオード１１４，１１６，１１８，１２０を接続してダイオードオアを構成しており、このダイオードオアの出力を合成して電流検出抵抗１２２に接続している。

このため電流検出抵抗１２２には４つのカレントトランスで検出された電流検出信号の合成電圧が生成し、これをスイッチング制御回路７０の誤差増幅器９２に交流入力電流の検出信号として加えている。

本実施形態にあっては、交流入力電流を検出するためチョークコイル１６，２６に直接カレントトランスを接続してチョーク電流を検出するのではなく、インバータ素子１８，２８と出力ダイオード２０，３０のそれぞれに分けてカレントトランスを設けて、合成検出により交流入力電流を検出している。

このため４つのカレントトランスはインバータ素子１８，２８のスイッチング周波数に同期した電流信号を伝送すればよく、従来、交流周波数までの低周波検知を必要とすることでコアが大型化していたカレントトランスに比べ、高周波検知でよいことから、カレントトランスの数は４台となっても小型のカレントトランスを使用することができ、全体としての小型化を図ることができる。

バランス制御回路７８は、直流出力電圧に対する平滑用のコンデンサ２２，３２を直列接続した中点電位Ｐの変動を抑えるように制御する。バランス制御回路７８には誤差増幅器１３２が設けられ、誤差増幅器１３２の一方に中点電位Ｐ即ちコンデンサ２２，３２の接続点の電位を抵抗１２４を介して入力し、誤差増幅器１３２の他方には直流出力電圧を同じ値の抵抗５０，５２で分圧したＶｏｕｔ／２を基準電圧として入力している。

また誤差増幅器１３２の入力側には、ダイオード１２８，１３０を逆極性に接続したダイオードリミッタが設けられる。誤差増幅器１３２の応答特性は帰還回路に設けたコンデンサ１３４と抵抗１３６で決まり、平滑用のコンデンサ２２，３２に発生する商用周波数のリップル電圧では応答しないようにカットオフ周波数を設定している。

バランス制御回路７８は次のように動作する。コンデンサ２２，３２に対する充填電圧が等しい安定状態にあっては、中点電位Ｐと直流出力電圧の半分となる（Ｖｏｕｔ／２）は一致しており、誤差増幅器１３２の誤差電圧はゼロとなっている。

この状態でインバータ回路のスイッチングデューティのばらつきなどにより中点電位Ｐが増加したとすると、誤差増幅器１３２はプラスの誤差電圧を出力する。バランス制御回路７８の出力は入力電圧検出回路７４の絶対値回路１０２の入力に抵抗１３７を介して接続されており、バランス制御回路７８から出力された誤差電圧で絶対値回路１０２から出力される入力電圧検出信号を直流的にオフセットさせ、この場合にはプラス側に増加させる。

このため、乗算器８８に対する交流入力電圧の検出信号がバランス制御回路７８による誤差電圧分だけプラス側にオフセットされ、スイッチング制御回路７２のコンパレータ９６からはオンデューティを増加させたスイッチング制御信号が出力される。

このとき交流入力電圧Ｅｒがプラス側であれば、図示のようにドライブ回路６６に対しスイッチ制御信号を出力し、インバータ素子１８をオンオフ制御し、オンデューティが大きいことから、コンデンサ２２の充電電圧を増加させる。これによって、増加した中点電位Ｐがコンデンサ２２の充電電圧の増加に伴って低下し、出力電圧の半分となる（Ｖｏｕｔ／２）に安定化されることになる。

このようなバランス制御回路７８の動作により、コンデンサ２２，３２を直列接続した中点電位Ｐは、常にコンデンサ２２，３２の直列回路の両端から出力される直流出力電圧の２分の１の電圧に安定化されるバランス制御が行われる。

図４は図３の入力電圧検出回路７４に設けている絶対値回路１０２の具体的な実施形態を示した回路図である。図４（Ａ）の絶対値回路は、オペアンプ１３８，１４０、抵抗１４２，１４８，１５０及びダイオード１４４，１４６で構成され、抵抗１４２の抵抗値をＲ１、抵抗１５０の抵抗値をＲ２とすると
Ｒ１＝Ｒ２
となる必要条件の下に、交流入力電圧を全波整流波形に変換する絶対値動作を行う。

図４（Ｂ）の絶対値回路は、オペアンプ１５２、抵抗１５４，１５６，１５８，１６４、及びダイオード１６０，１６２で構成され、抵抗１５４の抵抗値をＲ１、抵抗１５８の抵抗値をＲ２とすると
Ｒ１＝Ｒ２
となる必要条件の下に、交流入力電圧を全波整流波形に変換する絶対値動作を行う。即ち、オペアンプ１５２は入力信号の絶対値の反転信号を出力する。

図４（Ｃ）の絶対値回路は、オペアンプ１６６，１６８、抵抗１７０，１７２，１７８，１８０，１８２及びダイオード１７４，１７６で構成される。
ここで抵抗１７０の抵抗値をＲ１、抵抗１７２の抵抗値をＲ２、抵抗１７８の値をＲ３、抵抗１８０の値をＲ４、抵抗１８２の値をＲ５とすると、
Ｒ１＝Ｒ２，Ｒ３＝Ｒ５，Ｒ４＝Ｒ３／２
となる必要条件の下に、交流入力電圧を全波整流した波形に変換する絶対値動作が行われる。

図５は図３の制御回路１２に設けた切替回路７２の実施形態を切替制御回路７３と共に示した回路図である。

図５において、切替回路７２には差動接続されたトランジスタ１８４，１８６、ＭＯＳ−ＦＥＴを用いたゲートスイッチ２０２，２０４、及び抵抗１８８，１９０，１９２，１９４，１９６，２００が設けられている。

切替回路７２のトランジスタ１８４のベースには、切替制御回路７３に設けているコンパレータ１１２の出力が、抵抗１８８，１９０の入力回路を介して接続される。

切替制御回路７３のコンパレータ１１２は、交流入力端子Ｒと中点電位Ｐとの間に接続した抵抗５４，５６による分圧電圧を抵抗１０４を介して入力し、ダイオード１０８，１１０のダイオードリミッタでスライスすることにより、交流波形のプラス期間でＨレベル、マイナス期間でＬレベルとなる矩形パルス波形を出力している。

コンパレータ１１２の出力が交流電圧波形のプラス期間に対応してＨレベルの場合、トランジスタ１８４がオンし、このため差動接続したトランジスタ１８６がオフとなる。トランジスタ１８４，１８６のコレクタにはゲートスイッチ２０２，２０４のゲートＧが接続されている。

トランジスタ１８４がオンになるとゲートスイッチ２０４はオフとなり、一方、トランジスタ１８６がオフとなることでゲートスイッチ２０２がオンとなる。ゲートスイッチ２０２，２０４のドレイン側には、スイッチング制御回路７０に設けたコンパレータ９６からのスイッチング信号が入力しており、このときオンとなっているゲートスイッチ２０２を介して、プラス側のドライブ回路６６にスイッチング信号を供給する。

一方、交流入力端子Ｒの交流電圧がマイナスの半サイクルになるとコンパレータ１１２の出力がＬレベルに反転し、トランジスタ１８４がオフ、トランジスタ１８６がオンとなる。このためゲートスイッチ２０２がオフ、ゲートスイッチ２０４がオンとなり、オンとなったゲートスイッチ２０４を介して、コンパレータ９６からのスイッチング信号はマイナス側のドライブ回路６８に供給されることになる。

ここで、図３に示している例えば交流入力端子Ｒのプラス側昇圧チョッパ回路１０−１とマイナス側昇圧チョッパ回路１０−２にあっては、切替回路７２を使用せずに、スイッチング制御回路７０からのスイッチング信号を両方のドライブ回路６６，６８に直接入力して、インバータ素子１８，２８を同時にスイッチングしても、交流入力電圧がプラス側の場合はプラス側昇圧チョッパ回路１０−１が動作し、マイナス側の場合はマイナス側昇圧チョッパ回路１０−２が動作し、交流入力電圧のプラスとマイナスに応じた切替は基本的には必要ない。

しかしながら、例えば交流入力電圧がプラス側で、プラス側昇圧チョッパ回路１０−１のインバータ素子１８をオン、オフしながら、同時にマイナス側のインバータ素子２８をオン、オフした場合、交流入力電圧がプラス側にあることから、インバータ素子２８をオン、オフしても、チョークコイル２６、入力ダイオード２４となる経路で電流が流れることはないが、マイナス側のインバータ素子２８をオン、オフ動作するだけでドライブ回路６８でドライブ電力が消費され、またマイナス側に設けている出力ダイオード３０もインバータ素子２８のオンオフに合わせて逆電圧の印加を受けることでリカバリ損失が発生する。

そこで本実施形態にあっては、切替回路７２を設けることで、交流入力電圧がプラスの場合はプラス側のみを動作し、マイナス側については動作しないようにすることで、動作しない側のドライブ回路のドライブ電力の消費と、動作しない側の出力ダイオードに逆電圧を加えないようにしてリカバリ電圧の発生を防ぐようにしている。

このように本実施形態にあっては、図５に示す切替回路７２を設けたことで、交流入力電圧がプラスであればプラス側に設けたプラス側昇圧チョッパ回路１０−１のみを駆動し、マイナス側であればマイナス側昇圧チョッパ回路１０−２のみを駆動するドライブ切替えを行うことで、昇圧チョッパ回路の動作モードである連続モード、不連続モード、あるいは臨界モードや、スパイク電圧のためにダイオードやインバータ素子に設けるスナバ回路の構成に依存することなく、交流入力電圧に対しプラス側とマイナス側に分けて回路構成して動作する構成の力率改善回路の簡潔な構成と、プラス側とマイナス側で相互に干渉のない安定した動作を行わせることができる。

なお、図４及び図５の回路は一例であり、実際の製品化に際しては、更に高精度の回路を使用することが可能である。

図６はカレントトランスを共通コアとした本発明の第２実施形態を交流入力端子Ｒ側について示した回路ブロック図である。図６において、交流入力端子Ｒに続くプラス側昇圧チョッパ回路１０−１とマイナス側昇圧チョッパ回路１０−２における回路構成は、カレントトランス以外については図３の実施形態と同じである。

図６の第２実施形態にあっては、プラス側及びマイナス側の交流入力電流を検出するためのカレントトランスを、図３の実施形態における４台から２台で構成するようにしている。

即ち、プラス側のインバータ素子１８に接続したカレントトランス１次巻線２０６−１と、マイナス側のインバータ素子２８に直列接続したカレントトランス１次巻線２０６−２は、同じカレントトランスのコア２０６に分かれており、コア２０６に対し共通に、入力電流検出回路７６に示すカレントトランス２次巻線２０６−３を設けている。

またプラス側の出力ダイオード２０に接続したカレントトランス１次巻線２０８−１と、マイナス側の出力ダイオード３０に接続したカレントトランス２次巻線２０８−２は、同じコア２０８に分かれており、コア２０８に対しては入力電流検出回路７６に示すカレントトランス２次巻線２０８−３が設けられている。

このように、図３において設けていた４台のカレントトランスを、図６の実施形態にあっては２台とすることができる理由は、次の通りである。

図６の実施形態にあっては、スイッチング制御回路７０からのスイッチング信号は、切替回路７２により、交流入力電圧のプラス側の場合はプラス側昇圧チョッパ回路１０−１に出力され、マイナス側の場合はマイナス側昇圧チョッパ回路１０−２に出力され、それぞれのインバータ素子１８，２８は同時にスイッチングされることはない。

このためインバータ素子１８，２８のオンによりカレントトランス１次巻線２０６−１，２０６−２に同時に電流が流れることはなく、交流入力電圧のプラス側とマイナス側の異なるタイミングで別々に電流が流れることになる。

したがって、インバータ素子１８，２８に接続しているカレントトランス１次巻線２０６−１，２０６−２は、同時に電流を検出する必要がないため、同じコア２０６に１次巻線として設けることができ、カレントトランス２次巻線２０６−３についても、別々に電流が検出されることで１つに共通化することができ、これによって、図３の実施形態でインバータ素子１８，２８のそれぞれに設けていた２台のカレントトランスを、図６の実施形態にあっては１台とすることができる。

同様に出力ダイオード２０，３０に接続しているカレントトランス１次巻線２０８−１，２０８−２についても、交流入力電圧のプラス側とマイナス側で、インバータ素子１８，２８がオフしたときに別々に電流が流れることから、コア２０８を共通とし、且つコア２０８に対し共通にカレントトランス２次巻線２０８−３を設け、これによって、図３の実施形態で２台であったカレントトランスを１台のカレントトランスとすることができる。

入力電流検出回路７６にあっては、２台のカレントトランスに対するカレントトランス２次巻線２０６−３，２０８−３に対し、ダイオード２１０，２１２を直列接続してダイオードオアとし、このダイオードオアの出力を合成して電流検出抵抗２１４に接続することで、スイッチング制御回路７０に対し、プラス側昇圧チョッパ回路１０−１のスイッチングで流れる交流入力電流、及びマイナス側昇圧チョッパ回路１０−２のスイッチングで流れる直流入力電流を検出して入力するようにしている。

なお図６にあっては、図３の実施形態に対し、出力ダイオード２０，３０に対するカレントトランス１次巻線２０８−１，２０８−２の位置が左右入れ替わっているが、これはどちらであってもよい。

図７は２個のチョークコイルのコアを共通化して１個とした本発明の第３実施形態を示した回路ブロック図である。図７にあっては、交流入力端子Ｒ，Ｓ，Ｔに対する制御回路を除くプラス側昇圧チョッパ回路１０−１とマイナス側昇圧チョッパ回路１０−２を示している。

交流入力端子Ｒ，Ｓ，Ｔに対するサイリスタ１４及び入力ダイオード２４、リップル吸収用コンデンサ３８，４０、及びプラス側昇圧チョッパ回路１０−１，マイナス側昇圧チョッパ回路１０−２、更に出力側の平滑用コンデンサ２２，３２は、図１の実施形態と同じであるが、チョークコイル１６，２６について、コア２１６を共通とすることで、図１にあっては２つのチョークコイルを設けていたものを、図７の実施形態にあっては１つのチョークコイルとすることで全体としての小型化を達成している。

また図７の実施形態にあっては、図１で交流入力端子Ｒ，Ｓ，Ｔのサイリスタ１４に個別に設けていた突入電流防止回路を、共通回路として設けている。即ち、交流入力端子Ｒ，Ｓ，Ｔに設けているサイリスタ１４のアノード側からダイオード３４を介して分岐し、ダイオード３４のカソード側を共通接続して電流制限抵抗３６に接続し、電流制限抵抗３６の２次側を信号線２１６により出力側の平滑コンデンサ２２，３２のプラス側に接続している。

このような突入電流防止回路の共通化は、サイリスタ駆動回路１５に対し、チョークコイル１６，２６のサブ巻線を用いて動作用のサブ電源の供給を行っていない回路であれば実現可能である。

なお上記の実施形態にあっては、昇圧インバータ回路として昇圧チョッパ回路を例に取るものであったが、本発明はこれに限定されず、これ以外に極性反転型の昇降圧型のチョッパ回路、あるいは極性非反転となる昇降型のチョッパ回路を用いることができる。

また上記の実施形態は多相交流として３相交流を例に取るものであったが、３相以外の多相交流についても同様に適用することができる。

また上記の実施形態にあっては、サイリスタ１４、入力ダイオード２４、インバータ素子１８，２８、及び出力ダイオード２０，３０に加わるスパイク電圧を吸収するためのスナバ回路については省略しているが、必要に応じて適宜の回路構成を持つスナバ回路を設けることになり、スナバ回路の構成は適宜の回路でよい。

また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

本発明による力率改善回路の第１実施形態を示した回路ブロック図 図１の実施形態における中点電位から見た３相交流の入力電圧を示した波形図 図１の交流入力端子Ｒについて制御回路の詳細を示した回路ブロック図 図３の絶対値回路の実施形態を示した回路ブロック図 図３の切換制御回路及び切換回路の実施形態を示した回路ブロック図 カレントトランスを共通コアとした本発明の第２実施形態を交流入力端子Ｒについて示した回路ブロック図 ２個のチョークコイルのコアを共通化して１個とした本発明の第３実施形態を示した回路ブロック図 昇圧チョッパを用いた従来の三相交流力率改善回路を示したブロック図 昇圧チョッパを用いた従来の三相交流力率改善回路の他の例を示したブロック図

符号の説明

１０−１１，２１，３１：プラス側昇圧チョッパ回路
１０−１２，２２，３２：マイナス側昇圧チョッパ回路
１２−１〜１２−３：制御回路
１４：サイリスタ
１６：チョークコイル
１８：インバータ素子
２０：出力ダイオード
２２：コンデンサ
２４：入力ダイオード
２６：チョークコイル
２８：インバータ素子
３０：出力ダイオード
３２：コンデンサ
３４：ダイオード
３６：電流制限抵抗
３８，４０，４２，４４：リップル吸収用コンデンサ
５８−１，６０−１，６２−１，６４−１：カレントトランス１次巻線
５８−２，６０−２，６２−２，６４−２：カレントトランス２次巻線
６６，６８：ドライブ回路
７０：スイッチング制御回路
７２：切換回路
７３：切換制御回路
７４：入力電圧検出回路
７６：入力電流検出回路
７８：バランス制御回路

Claims (11)

1. 入力した多相交流電力を高力率に制御して直流電力に変換する力率改善回路に於いて、
   多相交流の各相の交流電力を入力する複数の交流入力端子と、
   前記各相の交流入力端子の電位と前記多相交流をスター接続した場合の中点電位に対しプラス電位となる交流入力を整流する第１入力整流器と、
   前記各相の交流入力端子に加わる前記中点電位に対しマイナス電位となる交流入力を整流する第２入力整流器と、
   前記各相の第１入力整流器に続いて前記中点電位に対しプラス側回路として設けられた第１チョークコイル、第１インバータ素子及び第１出力整流器を備えたプラス側インバータ回路と、
   前記各相の第２入力整流器に続いて前記中点電位に対しマイナス側の回路として設けられた第２チョークコイル、第２インバータ素子及び第２出力整流器を備えたマイナス側インバータ回路と、
   前記各相のプラス側インバータ回路とマイナス側インバータ回路のプラス側整流出力、中点電位、マイナス側整流出力の各々を合成し、第１平滑コンデンサと第２平滑コンデンサを中点電位を介して直列接続した回路に接続してコンデンサ両端から負荷側に直流電力を出力する平滑出力回路と、
   前記各相の交流入力端子と前記中点電位との電位差を検出し、前記電位差がプラスであれば前記プラス側インバータ回路を入力電流波形が入力電圧波形に相似形になるようにスイッチング制御し、前記電位差がマイナスであれば前記マイナス側インバータ回路を入力電流波形が入力電圧波形に相似形になるようにスイッチング制御する各相の制御回路と、
   を設けたことを特徴とする多相交流力率改善回路。
   
2. 請求項１記載の多相交流力率改善回路に於いて、前記第１インバータ回路及び第２インバータ回路を昇圧チョッパ回路としたことを特徴とする多相交流力率改善回路。
   
3. 請求項１記載の多相交流力率改善回路に於いて、更に、
   前記第１入力整流器と前記プラス側インバータ回路の第１チョークコイルの間から前記中点電位との間に接続されたリップル電流を流す第１リップル用コンデンサと、
   前記第２入力整流器と前記マイナス側インバータ回路の第２チョークコイルの間から前記中点電位との間に接続されたリップル電流を流す第２リップル用コンデンサと、
   を設けたことを特徴とする多相交流力率改善回路。
   
4. 請求項１記載の多相交流力率改善回路に於いて、前記制御回路は、
   前記平滑出力回路のプラス側の平滑コンデンサの直流電圧を直流出力電圧として検出する出力電圧検出回路と、
   前記交流入力端子に加わる交流電圧と前記中点電位との電位差を交流入力電圧として検出する入力電圧検出回路と、
   前記第１チョークコイルと第２チョークコイルに流れる電流を交流入力電流として検出する入力電流検出回路と、
   前記直流出力電圧を所定電圧に保つと同時に、前記交流入力電流の波形が前記交流入力電圧の波形に相似形になるように前記インバータ素子をスイッチングする制御信号を出力するスイッチング制御回路と、
   前記交流入力端子の交流電圧と前記中点電位との電位差を検出し、前記電位差がプラスであれば前記スイッチング制御回路の制御信号を前記プラス側インバータ回路に切替出力して第１インバータ素子のみを駆動し、前記電位差がマイナスであれば前記スイッチング制御回路の制御信号を前記マイナス側インバータ回路に切換出力して第２インバータ素子のみを駆動する切換回路と、
   を備えたことを特徴とする多相交流力率改善回路。
   
5. 請求項４記載の多相交流力率改善回路に於いて、前記入力電流検出回路は、
   前記第１インバータ素子に１次巻線が直列接続され、前記第１インバータ素子のオンにより前記第１チョークコイルから第１インバータ素子に流れる電流を検出する第１カレントトランスと、
   前記第２出力整流器に１次巻線が直列接続され、前記第１インバータ素子のオフにより前記第１チョークコイルから前記第１出力整流器に流れる電流を検出する第２カレントトランスと、
   前記第２インバータ素子に１次巻線が直列接続され、第２インバータ素子のオンにより第２インバータ素子から前記第２チョークコイルに流れる電流を検出する第３カレントトランスと、
   前記前記第２出力整流器に１次巻線が直列接続され、前記第１インバータ素子のオフにより前記第２出力整流器から前記第２チョークコイルに流れる電流を検出する第４カレントトランスと、
   前記第１乃至第４カレントトランスの各２次巻線をダイオードオアにより合成接続して抵抗に電流検出信号を生成する電流検出回路と、
   を備えたことを特徴とする多相交流力率改善回路。
   
6. 請求項４記載の多相交流力率改善回路に於いて、前記入力電流検出回路は、
   前記第１インバータ素子と前記第２出力整流器の各々に直列接続された２つの１次巻線を備え、前記第１インバータ素子のオンにより前記第１チョークコイルから第１インバータ素子に流れる電流と、前記第１インバータ素子のオフにより前記第１チョークコイルから前記第１出力整流器に流れる電流を検出する第１カレントトランスと、
   前記第２インバータ素子と前記第２出力整流器の各々に直列接続された２つの１次巻線を備え、前記第２インバータ素子のオンにより第２インバータ素子から前記第２チョークコイルに流れる電流と、前記第１インバータ素子のオフにより前記第２出力整流器から前記第２チョークコイルに流れる電流を検出する第２カレントトランスと、
   前記第１及び第２カレントトランスの各２次巻線をダイオードオアにより合成接続して抵抗に電流検出信号を生成する電流検出回路と、
   を備えたことを特徴とする多相交流力率改善回路。
   
7. 請求項４記載の多相交流力率改善回路に於いて、前記入力電圧検出回路は、
   前記交流入力端子と中点電位の間に接続されて両者の電位差を分圧して入力する抵抗分圧回路と、
   前記抵抗分圧回路から入力した交流電位差を全波整流信号に変換して前記スイッチング制御回路に交流入力電圧として出力する絶対値回路と、
   を備えたことを特徴とする多相交流力率改善回路。
   
8. 請求項７記載の多相交流力率改善回路に於いて、前記制御回路は、
   前記直流出力電圧を１／２に分圧した出力分圧電圧を基準電圧として、前記基準電圧に対する前記中点電圧の電位差を検出して前記絶対値回路の入力に加え、前記電位差をなくして前記第１及び第２平滑コンデンサの両端電圧を等しくするように前記スイッチング制御回路に前記電位差でオフセットされた交流入力電圧を加えることを特徴とする多相交流力率改善回路。
   
9. 請求項１記載の多相交流力率改善回路に於いて、前記第１インバータ回路の第１チョークコイルと前記第２インバータ回路の第２チョークコイルは、単一のコアに巻かれた１個のチョークコイルであることを特徴とする多相交流力率改善回路。
   
10. 請求項１記載の多相交流力率改善回路に於いて、
    前記各相の第１入力整流器はサイリスタであり、
    前記サイリスタと並列にダイオードと電流制限抵抗の直列回路を接続した突入電流防止回路と、
    前記各相のサイリスタに対し設けられ、多相交流電源の投入時に前記サイリスタをオフとし、投入から所定時間を経過したときに前記サイリスタをオンするサイリスタ駆動回路と、
    を備えたことを特徴とする多相交流力率改善回路。
    
11. 請求項１記載の多相交流力率改善回路に於いて、
    前記各相の第１入力整流器はサイリスタであり、
    各相の前記サイリスタのアノードをダイオードを介して合成接続した後に電流制限抵抗を介して前記第１平滑コンデンサのプラス側に接続した突入電流防止回路と、
    前記各相のサイリスタに対し設けられ、多相交流電源の投入時に前記サイリスタをオフとし、投入から所定時間を経過したときに前記サイリスタをオンするサイリスタ駆動回路と、
    を備えたことを特徴とする多相交流力率改善回路。

Images