JP2009261163A - 三相力率改善回路 - Google Patents

Abstract

【課題】多相交流を直流変換する際の力率改善における制御系を共通化して性能向上、小型化及び低コスト化を図る。
【解決手段】多相交流の相数分のインバータ回路１０−１〜１０−３を多相交流電源に対しスター接続し、各出力整流回路を並列接続して単一の平滑回路に接続して直流電力を出力し、単一の制御回路３６により、直流出力電圧を入力して所定電圧を維持するように、相数分のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる。
【選択図】図２

Description

本発明は、多相交流電力から直流電力に変換する際に力率を改善する多相交流力率改善回路に関する。

従来、この種の三相交流力率改善回路としては、例えば図１０に示すものがある。

図１０の三相交流力率改善回路は、単相の力率改善回路１００−１，１００−２，１００−３をデルタ接続して三相交流の力率改善回路を構成している。力率改善回路１００−１，１００−２，１００−３は、力率改善回路１００−１を例に取ると、全波整流回路１０２に続いて昇圧チョッパ１０４を設けている。全波整流回路１０２は三相交流の入力端子Ｒ，Ｓ，Ｔに対しデルタ接続されている。

昇圧チョッパ１０４は、チョークコイル１０６、ＦＥＴを用いたインバータ素子１０８、整流ダイオード１１０、平滑コンデンサ１１２、出力トランス１１４、整流ダイオード１１６，１１８、平滑チョークコイル１２０で構成され、制御部１２４により、全波整流された入力電圧の位相に電流位相を近似させるようにインバータ素子１０８をスイッチング制御し、力率を１に近づけるように改善している。

更に、直流出力電圧を安定化させるためのＤＣ−ＤＣコンバータを構成するインバータ素子１２６が設けられ、別途設けた制御部１２８により、直流出力電圧を所定電圧に安定化させるようにインバータ素子１２６をスイッチング制御している。この場合、インバータ素子１２６はオン時にエネルギーを２次側に伝達するフォワード動作を行っている。

更に、出力側に電流検出回路１３０を設け、各相の制御部１２８で相互に連携を取ることにより電流バランスをとる制御を行っている。
特開９−２７１１７２号公報 特開９−１４９６４２号公報

しかしながら、このような従来の単相の力率改善回路をデルタ接続して三相とした揚合、力率改善動作させるには制御部１２４も3系統必要で、かつ、各相の電流バランスを取る回路も必要になり構成が複雑になる。

また、各相のグランド電位ＧＮＤが異なるためDC−DCコンバータも各々用意する必要があり、1つのDC−DCコンバータに共通化することができないため、DC−DCコンバータの制御部１２８も３系統必要になる。

また、電源入力時の入力突入電流を防止するためには、各相の力率改善回路毎に突入電流防止回路を設置しなくてはいけない。また、各相の内部電源用に絶縁されたサブ電源が必要になる。更に、各相のスイッチング周波数のばらつきから干渉が発生し、出カリップルとして出てしまうといった問題がある。

本発明は、多相交流を直流変換する際の力率改善における制御系を共通化して性能向上、小型化及び低コスト化を図るようにした多相交流力率改善回路を提供することを目的とする。

本発明は、多相交流力率改善回路であって、
全波整流回路、インバータ素子、インバータ素子のドライブ回路、出力トランス及び出力整流回路を備え、他励フライバック動作を行う多相交流電源の相数分のインバータ回路と、
相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
相数分のインバータ回路の各出力整流回路を並列接続して単一の平滑回路に接続して直流電力を出力とする出力接続回路と、
出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、相数分のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
を設けたことを特徴とする。

ここで、制御回路は、スイッチング信号を入力する１次巻線と、相数分のインバータ回路に設けた各ドライブ回路に接続する相数分の２次巻線とを備えた単一のドライブトランスにより相数分のインバータ回路の各インバータ素子を共通制御する。

相数のインバータ回路はインバータ電流を検出する相数のカレントトランスを備え、制御回路は各相カレントトランスで検出したインバータ電流の中の最大電流に対し保護動作する過電流保護回路を備える。

制御回路は、入力交流電圧の周期以内となる直流出力電圧の低い周波数変動に対しては応答することのない周波数応答ゲインを設定する。

本発明の多相交流力率改善回路は、更に、相数分のインバータ回路の出力接続回路に続いて出力電圧を所定電圧に安定させる単一のＤＣ−ＤＣコンバータを接続しても良い。

本発明の多相交流力率改善回路は、更に、複数のインバータ回路の各全波整流回路を、多相交流電源に対するスター接続とデルタ接続とを切替える切替回路を設ける。

本発明による多相交流力率改善回路の別の形態にあっては、
全波整流回路に続いて、複数のインバータ素子、各インバータ素子に設けた複数のドライブ回路、複数のインバータ素子により駆動される複数の出力トランス及び複数の出力トランス毎に設けた出力整流回路を備え、他励フライバック動作を行う多相交流電源の相数分のインバータ回路と、
相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
相数分のインバータ回路の各出力整流回路を並列接続して平滑回路に接続して直流電力を出力する出力接続回路と、
出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、相数分のインバータ回路に設けている複数のインバータ素子を、３６０°をインバータ素子数で割った位相差をもつ複数のスイッチング信号により、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
を設けたことを特徴とする。

ここで、制御回路は、インバータ素子数をｎとした場合、３６０°／ｎの位相差をもつｎ種類のスイッチング信号により各インバータ回路に設けているｎ個のインバータ素子をスイッチング制御する。

本発明の別の形態にあっては、単相交流力率改善回路を提供する。本発明の単相交流力率改善回路は、
単相交流を入力して全波整流する全波整流回路、インバータ素子、前記インバータ素子のドライブ回路、出力トランス、出力整流回路及び平滑回路を備え、他励フライバック動作を行うインバータ回路と、
インバータ回路で得られた直流出力電圧を入力して所定電圧を維持するように、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
を設けたことを特徴とする。

本発明によれば、多相交流を一つの制御系で力率改善するために、全波整流器付きの他励フライバック動作を行うインバータ回路を多相交流電源に対しスター接続し、出力整流後に１つに合成して平滑し、その直流出力電圧を所定電圧に保つにようにスイッチング制御し、このスイッチング動作として、他励フライバック型のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させ、その結果、入力電圧に比例した入力電流が流れ、力率を改善することができる。

即ち、他励フライバック型のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動させた場合、ピーク電流をＩ、入力電圧をＶ、オンデューティ時間Ｔｏｎ、出力トランスのインダクタンスをＬとすると、
Ｉ＝Ｖ×（Ｔｏｎ／Ｌ）
となり、（Ｔｏｎ／Ｌ）が一定であることから、入力電圧Ｖに比例した入力電流Ｉが流れ、定抵抗と同じ動作をすることになり、これによって力率を改善することができる。

また、スター接続した相数分のインバータ回路を単一の制御部で共通にスイッチング制御するため、各相の間で干渉を起こすことがなく、制御系が簡単にでき、制御系を駆動するための内部電源（サブ電源）も１系統でよく、回路の小型化と低コスト化が達成できる。

また、スター接続した相数分のインバータ回路のトランス２次側の各相の整流回路を１つに合成した後に平滑しているため、各相の低周波リップルが合成により相殺され、低周波リップルを小さくすることができる。

また、インバータ回路として絶縁型のフライバック方式としているため、昇圧チョッパの場合に必ず入力電圧より高い出力電圧出なければ力率改善動作しないという制約がなく、直流出力電圧を任意に設定することができる。

また、各相のインバータ電流はカレントトランスで検知し、各相のインバータ素子から絶縁された各相共通の制御部に設けた過電流保護回路で過電流保護動作を行っているため、電源投入時の突入電流は、共通の過電流保護回路で制限された値になり、各相毎に個別に突入電流保腫回路を設ける必要はない。

また、フライバック型のインバータ回路のデメリットとして、インバータ素子に印加する電圧が電源電圧とフライバック電圧の和の電圧になるためにインバータに耐圧の高いものが必要になるということが挙げられるが、スター接続にすることによって三相交流の場合でも１／√３の電源電圧となり、耐圧的に有利になる。

また、スター接続した多相分のインバータ回路を出力トランスを用いた絶縁型スイッチング電源で構成したことで、直流出力の電位を１つにまとめることができ、このため、出力段に接続するＤＣ−ＤＣコンバータが１系統で済み、簡単な回路構成で直流出力電圧の安定化が達成できる。

また、必要に応じてスター接続からデルタ接続に切替可能とし、三相交流の場合、例えばＡＣ４４０Ｖの場合はスター接続として入力電圧が１／√３に抑制してインバータ素子の耐圧を有利にし、一方、ＡＣ２２０Ｖの場合はデルタ接続として入力電流を１／√３に抑制してインバータ素子やトランスの電流損失を低減するといった使用方法ができる。

更に、デルタ接続した各相のインバータ回路において、例えばインバータ素子と出力トランスを各相のインバータ回路毎に３系統ずつ設け、スイッチング信号の位相を０［ｄｅｇ］、１２０［ｄｅｇ］、及び２４０［ｄｅｇ］ずらして駆動することで、位相シフトによる相殺で高周波リップル成分を低減することができる。

図１は三相交流を例に取って本発明による力率改善回路の第１実施形態を示した回路ブロック図である。

図１において、本実施形態の力率改善回路は、三相交流電源の相数＝３に対応した数の他励フライバック型のインバータ回路１０−１，１０−２，１０−３を有し、それぞれの入力段に設けている全波整流を行うダイオードブリッジ（全波整流回路）１２−１，１２−２，１２−３を、三相交流の電源入力端子Ｒ，Ｓ，Ｔに対しスター接続している。

この他励フライバック型のインバータ回路１０−１〜１０−３の三相交流電源端子Ｒ，Ｓ，Ｔに対するスター接続は、図１の実施形態の概略を示す図２から明らかである。

インバータ回路１０−１〜１０−３は、インバータ回路１０−１を代表して説明すると、ダイオードブリッジ１２−１のプラス側にＦＥＴを用いたインバータ素子１４−１を配置し、インバータ素子１４−１を出力トランス１８−１の１次巻線２０−１に直列接続し、更にカレントトランス１次巻線３５−１１を介してダイオードブリッジ１２−１のマイナス側に接続している。

インバータ素子１４−１はドライブ回路１６−１により駆動され、ドライブ回路１６−１にはドライブトランス３０のドライブ２次巻線３４−１が接続されて、後の説明で明らかにする制御回路３６側からスイッチング信号を入力している。出力トランス１８−１の２次側には整流ダイオード２４−１が設けられている。

残りのインバータ回路１０−２，１０−３についても、インバータ回路１０−１と同じ回路構成となっている。インバータ回路１０−１〜１０−３の２次側に設けた整流ダイオード２４−１，２４−２，２４−３の出力は１つ合成され、単一の平滑コンデンサ２６が接続され、平滑コンデンサ２６の出力側に直流出力端子２８を設け、三相交流から変換した直流電力を出力するようにしている。

インバータ回路１０−１〜１０−３に対しては１系統の制御回路３６が設けられている。制御回路３６は制御ＩＣ３８とドライブ回路４０を備えている。制御ＩＣ３８には、平滑コンデンサ２６から出力される直流出力電圧が抵抗４１，４２，４４の分圧回路を介して入力される。制御ＩＣ３８は直流出力電圧が所定電圧に安定するように、インバータ１０−１〜１０−３を共通にスイッチング制御する。

制御ＩＣ３８の直流出力電圧に対する応答は、抵抗４６とコンデンサ４８を備えた時定数回路により調整することができ、本実施形態にあっては、この時定数を入力交流電源の１周期では応答することのない周波数応答ゲインに設定するようにしている。

ドライブ回路４０は、制御ＩＣ３８から出力された制御信号に基づいて生成したスイッチング信号を、ドライブトランス３０のドライブトランス１次巻線３２に供給している。

ドライブトランス３０は１つの１次巻線３２に対し３つのドライブ２次巻線３４−１〜３４−３を備えており、２次巻線３４−１〜３４−３のそれぞれはインバータ回路１０−１〜１０−３に設けたドライブ回路１６−１〜１６−３に入力接続されている。これによって単一の制御回路３６により３つのインバータ回路１０−１〜１０−３を同一周波数で共通にスイッチング制御する。

また制御ＩＣ３８は電流保護回路を内蔵しており、その電流保護端子４５に対し、インバータ回路１８−１〜１８−３に対応して設けた過電流検出回路５０−１，５０−２，５０−３を接続している。

過電流検出回路５０−１〜５０−３は、インバータ回路１０−１〜１０−３に設けているカレントトランス１次巻線３５−１１〜３５−１３に結合されたカレントトランス２次巻線３５−２１，３５−２２，３５−２３を入力接続し、それぞれのインバータ回路におけるインバータ電流を検出している。

過電流検出回路５０−１〜５０−３の検出出力は、ダイオード５２−１，５２−２，５２−３によるダイオードオアを介して、制御ＩＣ３８の過電流保護端子４５に接続されている。

このため制御ＩＣ３８に内蔵している過電流保護回路は、３つのインバータ回路１０−１〜１０−３において、過電流検出回路５０−１〜５０−３で検出される過電流検出信号のうち最大の過電流検出信号を入力して、過電流保護動作を行うことになる。

図１の回路構成を示した図２の回路ブロック図にあっては、図１のインバータ回路１０−１〜１０−３について、出力トランス１８−１〜１８−３の２次側を取り出し、１次側をインバータ回路１０−１〜１０−３の１つのブロックとして示しており、インバータ回路１０−１〜１０−３に設けているダイオードブリッジ１２−１〜１２−３を交流電源端子Ｒ，Ｓ，Ｔに対しスター接続している回路構成を明確に示している。

なお図１にあっては、図２におけるスター接続の中点について端子Ｎを取り出しているが、端子Ｎはなくても問題ない。

次に図１の実施形態における力率改善回路としての基本的な動作機能を説明する。本実施形態の制御回路３６にあっては、次の３つの条件により他励フライバック型のインバータ回路１０−１〜１０−３を、直流出力電圧を一定電圧に安定させるようにスイッチング制御している。

（１）スイッチング制御のオンデューティを絞ることで不連続モードを維持して動作する。

（２）各相のインバータ回路を一定周波数で駆動する。

（３）交流周波数（５０Ｈｚまたは６０Ｈｚ）の１周期に対し、変動の少ないデューティ比（周期内でデューティを変化させない）で駆動する。

このような（１）〜（３）の条件により各相のインバータ回路１０−１〜１０−３をスイッチング制御すると、各インバータ回路１０−１〜１０−３のそれぞれを定抵抗として動作させることができる。

即ち、各相のインバータ回路１０−１〜１０−３におけるピーク電流をＩ、入力電圧をＶ、オンデューティ時間をＴｏｎ、更に出力トランス１８−１〜１８−３のインダクタンスをＬとすると、次式の関係が得られる。
Ｉ＝Ｖ（Ｔｏｎ／Ｌ） （１）
この（１）式から（Ｔｏｎ／Ｌ）を前記（１）〜（３）の条件により一定に保つようにスイッチング制御すると、入力電圧Ｖに比例した入力電流Ｉが流れることとなり、これは定抵抗と同じ動作をすることになり、これによって本実施形態のインバータ回路１０−１〜１０−３のそれぞれは、三相交流電力を直流電力に変換する際のスイッチング制御において力率を１に近づけるという力率改善を行うことができる。

図３は図１のインバータ１０−１〜１０−３及び制御回路３６に設けているドライブ回路１６−１〜１６−３及びドライブ回路４０の詳細を示した回路ブロック図である。

図３において、制御回路３６の制御ＩＣ３８に続いて設けているドライブ回路４０は、制御ＩＣ３８からの出力端子に続いて、抵抗５８を介して、ＮＰＮ型のトランジスタ５４とＰＮＰ型のトランジスタ５６を直列接続したドライブトランス駆動用トランジスタ回路のベースに接続している。

トランジスタ５４と内部電源として使う制御電源との間には抵抗６０が接続され、抵抗６０はインバータ回路に設けているインバータ素子のオフからオンに立ち上がる際の速度を調整するために設けている。

トランジスタ５４，５６に続いてはコンデンサ６２と抵抗６４の直列回路が設けられ、この回路はドライブトランス駆動用トランジスタ回路におけるＮＰＮ型のトランジスタ５４がオンしたときの寄生発振防止のために設けたＣＲ直列回路を構成している。

続いてダイオード６６が逆向きに接続されており、ダイオード６６はドライブトランス駆動用トランジスタ回路のトランジスタ５４，５６に逆電圧や順方向の高電圧が印加しないように保護するための回路を構成している。

続いてドライブトランス３０に対する直流重畳防止用のコンデンサ６８を介してドライブトランス２次巻線３２を接続している。コンデンサ６８にはツェナーダイオード７０が並列接続され、ツェナーダイオード７０はスイッチング制御におけるデューティの過渡変動時に、インバータ回路に設けているインバータ素子１４−１〜１４−３のゲートに異常電圧が印加するのを阻止するために設けている。

インバータ回路１８−１〜１８−３側に設けられるドライブ回路１６−１〜１６−３は同じ回路構成を持ち、例えばインバータ回路１８−１に対応したドライブ回路１６−１を例に取ると、ドライブトランス２次巻線３４−１とインバータ素子１４−１の間に、トランジスタ７２−１、ダイオード７４−１，８０−１及び抵抗７６−１，７８−１を備えた回路を設けている。

トランジスタ７２−１は、インバータ素子１４−１をオンからオフにする際のスピードアップ用のトランジスタである。即ちタレイフライバック型のインバータ回路にあっては、インバータ素子１４−１をオンしたときに出力トランスの１次巻線にエネルギーを蓄え、続いてインバータ素子１４−１をオフしたときに１次巻線に蓄えたエネルギーを２次側に伝達する動作を行うことから、エネルギーを２次側に伝達する際のインバータ素子１４−１のオンからオフに切り替わる際のスピードをトランジスタ７２−１の動作で高速化し、エネルギー伝達効率を高めている。

ドライブトランス２次巻線３４−１とトランジスタ７２−１のエミッタとの間に接続されたダイオード７４−１は、インバータ素子１４−１をオンからオフに切り替える際に、トランジスタ７２−１に優先的にベース電流を流してスピードアップ動作を促進させるためのダイオードである。

トランジスタ７２−１のベース側に接続している抵抗７６−１は、トランジスタ７２−１のベース電流制限用の抵抗である。更に抵抗７８−１は、インバータ素子１４−１の発振防止用のゲート抵抗である。

この図３に示すような１系統の制御回路３６により、各相のドライブ回路１６−１〜１６−３を１つのドライブトランス３０により、前記（１）〜（３）に示したように、不連続モードで、低周波数で且つ交流周波数の周期に対し変動の少ないデューティ比で駆動し、各相のインバータ回路を定抵抗として動作することで力率を改善することができる。

図４は図１の過電流保護回路系の詳細を示した回路ブロック図である。図４において、制御回路３６側については、制御ＩＣ３８の過電流保護端子４５に対し接続している各相の過電流保護回路５０−１〜５０−３の回路構成を示しており、これに併せて各相のインバータ回路１０−１〜１０−３側に設けているドライブ回路１６−１〜１６−３、インバータ素子１４−１〜１４−３及びカレントトランス１次巻線３５−１１〜３５−１３を取り出して示している。

各相に対応した過電流保護回路５０−１〜５０−３は、カレントトランス２次巻線３５−２１，３５−２２，３５−２３のそれぞれに対しダイオード８６−１，８６−２，８６−３を直列接続することで、各相のインバータ電流により誘起された２次電圧に比例した直流電圧を抵抗８８の両端に発生しており、抵抗８８−１〜８８−３のそれぞれは、ダイオードオアを構成するダイオード５２−１〜５２−３を介して、制御ＩＣ３８の過電流保護端子４５側に接続される。

このダイオード５２−１〜５２−３のダイオードオアの過電流保護端子４５に対する接続につき、抵抗８４，８５による分圧回路で分圧した過電流検出電圧を入力しており、分圧回路を介して入力することで、インバータ回路１８−１〜１８−３におけるインバータ電流（ドレイン電流）のノイズや外来ノイズの影響を受けにくくしている。もちろん、分圧回路を設けずに直接、過電流保護端子４５に接続してもよい。コンデンサ８２は、過電流保護端子４５に入力する外来ノイズを除去するために設けている。

このような各相のインバータ回路１０−１〜１０−３に対応して設けた過電流保護回路系によれば、３つのインバータ回路１０−１〜１０−３における最も大きな過電流につき、制御ＩＣに内蔵している過電流保護回路が動作することとなり、過電流保護回路に設定している過電流閾値を過電流検出電圧が超えたときに、制御ＩＣ３８によるインバータ回路１０−１〜１０−３のスイッチング動作を停止して過電流保護を図ることになる。

また電源投入時に各相のインバータ回路１０−１〜１０−３のそれぞれに流れる突入電流についても、過電流保護回路で検出動作が行われ、１系統の制御回路３６に設けている制御ＩＣ３８の過電流保護回路により突入電流に対する保護動作が行われているため、各相のインバータ回路１０−１〜１０−３につき個別に突入電流保護回路を設ける必要はない。

図５は位相シフトしたスイッチング制御により高周波リップルの低減を図る本発明による力率改善回路の第２実施形態を示した回路ブロック図であり、図６にその制御回路の詳細を示している。

図５において、第２実施形態にあっては、三相交流電源の電源入力端子Ｒ，Ｓ，Ｔに対し、インバータ回路１０−１１，１０−１２，１０−１３に設けているダイオードブリッジ１２−１，１２−２，１２−３をスター接続しており、この点は図１の第１実施形態と同じである。

インバータ回路１０−１１〜１０−１３は、インバータ回路１０−１１に代表して示す回路構成を備えている。インバータ回路１０−１１には、インバータ素子数ｎをｎ＝３とした場合、交流位相角３６０°をインバータ素子数ｎ＝３で割った（３６０°／ｎ）=１２０°の位相差をもつｎ種類のスイッチング信号、即ち、０°、１２０°、２４０°の位相差をもつ３種類のスイッチング信号により駆動するｎ＝３個の他励フライバック型のインバータ回路部が設けられている。

即ち、位相０°、１２０°、２４０°で駆動されるインバータ回路部は、ドライブトランス２次巻線３４−１１，３４−１２，３４−１３、ドライブ回路１６−１１，１６−１２，１６−１３、インバータ素子１４−１１，１４−１２，１４−１３及び１次巻線２０−１１，２０−１２，２０−１３及び２次巻線２２−１１，２２−１２，２２−１３を備えた出力トランス１８−１１，１８−１２，１８−１３、整流ダイオード２４−１１，２４−１２，２４−１３で構成されている。

他のインバータ回路１０−１２，１０−１３についても、インバータ回路１０−１１と同様に、スイッチング信号の位相０°、１２０°、２４０°に対応した３系統のインバータ回路部が並列的に設けられている。

出力回路側は、インバータ回路１０−１１〜１０−１３に設けている３つの出力トランスの２次巻線２２−１１〜２２−３３に接続している整流ダイオード２４−１１〜２４−３３の９つの出力側を１つに合わせた後に、単一の平滑コンデンサ２６に接続し、直流出力端子２８に所定電圧の直流電力を供給している。

制御回路３６−１は各相のインバータ回路１０−１〜１０−１３に対し１系統の回路として設けられ、制御回路３６−１は図１の第１実施形態における（１）〜（３）と同じ条件、即ち、オンデューティを絞る不連続モードで、一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより、前記（１）式の関係を継続し、これによって、定抵抗として動作させることで入力電圧に入力電流を比例させ、力率を改善させている。

図５の制御回路３６−１詳細を示す図６にあっては、制御ＩＣ３８に対する直流出力電圧の入力は図１の実施形態と同じであり、制御ＩＣ３８の周波数応答ゲインも、抵抗４６とコンデンサ４８の時定数回路により、入力交流電圧の周期以内となる直流出力電圧の低い周波数変動に対しては応答することのない時定数の周波数応答ゲインを設定している。

制御部３６からの制御信号は、３系統に分けて設けた位相０°、１２０°及び２４０°の各ドライブ系統に入力されている。ドライブ回路４０−１は位相０°に対応しており、制御ＩＣ３８からの制御信号をそのまま入力して、位相０°のスイッチング信号をドライブトランス２次巻線３２−１に出力する。

１２０°シフト回路９０−２は制御信号を位相１２０°シフトし、ドライブ回路４０−２で１２０°位相のずれたスイッチング信号をドライブトランス１次巻線３２−２に出力している。更に２４０°シフト回路９０−３にあっては、２４０°位相シフトした制御信号をドライブ回路４０−３に入力し、ドライブトランス２次巻線に２４０°位相シフトしたスイッチング信号を供給している。

１２０°シフト回路９０−２及び２４０°シフト回路９０−３におけるスイッチングデューティの位相をずらす回路構成としては、アナログ回路またはデジタル回路による遅延回路を用いる。

制御ＩＣの過電流保護端子４５に対しては、図５のインバータ回路１０−１１〜１０−１３に３系統ずつ設けているインバータ回路の９つのカレントトランス１次巻線に対応したカレントトランス２次巻線３５−２１１〜３５−２３３を設け、それぞれ過電流検出回路５０−１１〜５０−３３より過電流検出電圧に変換した後、ダイオード５２−１１〜５２−３３によるダイオードオアを介して制御ＩＣ３８の過電流保護端子４５に接続しており、したがって、各相のインバータ１０−１１に３系統設けた合計９つの過電流検出信号の中の最大の過電流検出信号につき、制御ＩＣ３８に内蔵している過電流保護回路が過電流保護動作を行うことになる。

この図５及び図６に示した第２実施形態によれば、各相に対応したインバータ回路１０−１１〜１０−１３に設けた３系統の位相０°、１２０°、２４０°に対応した並列的なスイッチング制御を行って三相交流電圧を直流電力に変換することで、そのリップル電圧が０°、１２０°及び２４０°ずつずれて出力側で１つに合成され、これによって１２０°ずつずれた３つのリップル電圧の相殺により、高周波リップルを低減することができる。

なお図５，図６の第２実施形態にあっては、インバータ素子数をｎ＝３としてインバータ回路１０−１１〜１０−１３のそれぞれに３系統のインバータ回路部を設けた場合を例に取っているが、インバータ素子数をｎ＝２としてインバータ回路部を２系統設けた場合には、それぞれの位相を０°と１８０°ずらすようにスイッチング制御することで、１８０°ずれた２つのリップル電圧の相殺により、高周波リップルを低減することができる。

図７はスター接続とデルタ接続を切替可能な本発明の第３実施形態を示した回路ブロック図である。図７（Ａ）は、図７（Ｂ）に示すブロック１０の１次側のインバータ回路部を１つのブロックとしてインバータ１０−１〜１０−３として示しており、三相交流電源端子Ｒ，Ｓ，Ｔに対し、各相のインバータ１０−１〜１０−３を３つの切替スイッチ９４−１，９４−２，９４−３の切替えによりスター接続からデルタ接続に切替えできるようにしている。

切替スイッチ９４−１〜９４−３はスター接続接点ａとデルタ接続接点ｂを有し、連動したスイッチとして切り替えることができる。図示の切替スイッチ９４−１〜９４−３のスター接続端子ａの接続位置にあっては、インバータ１０−１〜１０−３は、図２の第１実施形態に示したと同様、三相交流Ｒ，Ｓ，Ｔに対しスター接続としている。

一方、切替スイッチ９４−１〜９４−３をデルタ接続端子ｂ側に切り替えると、三相交流の電源入力端子Ｒ，Ｓ，Ｔに対し３つのインバータ１０−１〜１０−３をデルタ接続とすることができる。

このような図７の実施形態におけるスター接続とデルタ接続の切替えは、次のような使い方に活用できる。

まず図示のインバータ回路１０−１〜１０−３のスター接続にあっては、それぞれに入力する交流電圧は１／√３に低減できるので、インバータ回路１０−１〜１０−３に設けているインバータ素子１４に耐圧の低い素子を使用することができる。例えば三相交流としてＡＣ４００ボルト系の場合についてはスター接続に切り替えることで印加電圧を１／√３に低減し、インバータ素子の耐圧を有利にすることができる。

一方、インバータ回路１０−１〜１０−３を切替スイッチ９４−１〜９４−３の切替えでデルタ接続端子ｂ側に切り替えるデルタ接続の場合には、インバータ回路１０−１〜１０−３に流れる電流を１／√３に低減できるので、このような場合には例えばスター接続を適用するＡＣ４００ボルト系に対し、ＡＣ２００ボルト系の三相交流を対象としてデルタ接続に切替え、インバータ回路１０−１〜１０−３に流れる電流を１／√３に低減することで、インバータ素子や出力トランスの電流損失を低減する使い方ができる。

図８は六相交流電源を対象にインバータ回路をスター接続した本発明の第４実施形態を示した回路ブロック図である。図８において、インバータ回路１０−１〜１０−６は図７（Ｂ）に示したと同じ回路構成を備えており、これはインバータ回路の１次側であることから、２次側については図２の第１実施形態に示したように、それぞれの出力トランスを整流ダイオードを介して１つに合わせた後に、単一の平滑コンデンサにより直流出力電力を取り出すようにしている。

即ち本発明は、三相交流以外の多相交流につき、まったく同様なスター接続の構成を取ることで、出力平滑や制御系は１系統でよく、インバータ回路１０−１〜１０−６のそれぞれを前記（１）〜（３）の条件により制御して低抵抗と動作させることで力率改善を図ることができる。

図９は力率改善回路の後段にＤＣ−ＤＣコンバータを接続した本発明の第５実施形態を示した回路ブロック図である。図９において、力率改善回路部９６は図２の第１実施形態と同じ回路であり、力率改善回路部９６の出力段にＤＣ−ＤＣコンバータ９８を接続している。

ＤＣ−ＤＣコンバータ９８としては適宜のスイッチングレギュレータを使用することができ、力率改善回路部９６から入力した直流電圧を所定の一定電圧に安定化して、直流出力端子２８から負荷に供給することができる。

ここで力率改善回路部９６に設けた制御回路３６は、平滑コンデンサ２６からの出力電圧ではなく、ＤＣ−ＤＣコンバータ９８の直流出力電圧を入力し、これを所定電圧に安定するようにインバータ回路１０−１〜１０−３をスイッチング制御しているが、平滑コンデンサ２６から出力される直流電圧を入力してスイッチング制御してもよい。

また力率改善回路部９６の出力段に設けた平滑コンデンサ２６の容量とＤＣ−ＤＣコンバータの停止電圧の設定を調整することで、三相交流電源の瞬断などに対し、直流電力を維持する任意の保持時間を確保することができる。

この図９の実施形態における力率改善回路部９６の出力段にＤＣ−ＤＣコンバータ９８を設ける構成は、図５の実施形態、図７の実施形態、更には図８の実施形態のいずれについても同様に適用することができる。

また本実施形態のインバータ回路１０−１〜１０−３にあっては、他励フライバック型のインバータ回路を使用していることから、昇圧チョップの場合に必ず入力電圧よりも高い出力電圧でなければ力率改善動作ができないことと異なり、出力電圧を任意に設定しても十分な力率改善動作を行うことができる。

更に、本発明は、単相交流力率改善回路を提供するものであり、その実施形態は、図１の三相交流力率改善回路について、インバータ回路１０−１を残し、インバータ回路１０−２，１０−３を除き、また、制御回路３６から過電流検出回路５０−２，５０−３、ダイオード５２−２，５２−３を除いたインバータ１０−１ののみの制御回路系とすれば良い。

このような回路構成をもつ単相交流力率改善回路にいても、制御回路３６により、前記（１）〜（３）に示したように、不連続モードで、低周波数で且つ交流周波数の周期に対し変動の少ないデューティ比で駆動し、インバータ回路１０−１を定抵抗として動作することで、単相交流電力を直流電力に変換する際の力率を改善することができる。

なお、上記の実施形態にあっては、カレントトランス１次巻線はマイナス側ラインに接続しているが、プラス側ラインに接続しても同様の動作が得られる。

また、インバータ素子としてＭＯＳＦＥＴを使用しているが、これに限定される適宜のスイッチ素子を用いることができる。

また、出力回路側の整流ダイオードの換わりに、ＭＯＳＦＥＴを用いた同期整流回路としても良い。

また、全波整流回路を構成する入力スタックダイオードの前後に高周波フィルタを接続しても良い。

また、本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

本発明による力率改善回路の第１実施形態を示した回路ブロック図 図１の力率改善回路における三相交流端子に対するスター接続を示した回路ブロック図 図１のドライブ回路径の詳細を示した回路ブロック図 図１の過電流保護回路系の詳細を示した回路ブロック図 位相シフトしたスイッチング制御を行う本発明による力率改善回路の第２実施形態を示した回路ブロック図 図５の制御部の詳細を示した回路ブロック図 スター接続とデルタ接続を切替得可能な本発明の第３実施形態を示した回路ブロック図 ６相交流電源を対象にインバータ回路スター接続した本発明の第４実施形態を示した回路ブロック図 力率改善回路の後段にＤＣ−ＤＣコンバータを接続した本発明の第５実施形態を示した回路ブロック図 昇圧チョッパをデルタ接続した従来の三相交流力率改善回路を示したブロック図

符号の説明

１０−１〜１０−６：インバータ回路
１２，１２−１〜１２−３：ダイオードブリッジ
１４，１４−１〜１４−３：インバータ素子
１６，１６−１〜１６−３，１６−１１〜１６−１３：ドライブ回路
１８−１〜１８−３，１８−１１〜１８−１３：出力トランス
２０−１〜２０−３，２０−１１〜２０−１３：１次巻線
２２−１〜２２−３，２２−１１〜２２−３３：２次巻線
２４−１〜２４−３，２４−１１〜２４−３３：整流ダイオード
２６：平滑コンデンサ
２８：出力端子
３０：ドライブトランス
３２，３２−１〜３２−３：ドライブ１次巻線
３４，３４−１〜３４−３，３４−２１１〜３４−２３３：ドライブ２次巻線
３５−１１〜３５−１３：カレントトランス１次巻線
３５−２１〜３５−２３：カレントトランス２次巻線
３６，３６−１：制御部
３８：制御ＩＣ
４０：ドライブ回路
４１，４２，４４，４６，５８，６０，６４，７６−１〜７６−３，７８−１〜７８−３，８４，８５，８６−１〜８６−３：抵抗
４５：過電流保護端子
４８，６２，８２：コンデンサ
５０−１〜５０−３，５０−１１〜５０−３３：過電流検出回路
５２−１〜５２−３，７４−１〜７４−３，８０−１〜８０−３，８８−１〜８８−３：ダイオード
５４，５６，７２−１〜７２−３：トランジスタ
７０：ツェナーダイオード
９０−２：１２０°シフト回路
９０−３：２４０°シフト回路
９４−１〜９４−３：切替スイッチ
９６：力率改善回路部
９８：ＤＣ−ＤＣコンバータ

Claims (9)

1. 全波整流回路、インバータ素子、前記インバータ素子のドライブ回路、出力トランス及び出力整流回路を備え、他励フライバック動作を行う多相交流電源の相数分のインバータ回路と、
   前記相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
   前記相数分のインバータ回路の各出力整流回路を並列接続して単一の平滑回路に接続して直流電力を出力する出力接続回路と、
   前記出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、前記相数分のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
   を設けたことを特徴とする多相交流力率改善回路。
   
2. 請求項１記載の多相交流力率改善回路に於いて、前記制御回路は、スイッチング信号を入力する１次巻線と、前記相数分のインバータ回路に設けた各ドライブ回路に接続する相数分の２次巻線とを備えた単一のドライブトランスにより前記相数分のインバータ回路の各インバータ素子を共通にスイッチング制御することを特徴とする多相交流力率改善回路。
   
3. 請求項１記載の多相交流力率改善回路に於いて、前記相数分のインバータ回路はインバータ電流を検出する相数分のカレントトランスを備え、前記制御回路は前記相数分のカレントトランスで検出したインバータ電流の中の最大電流に対し保護動作する過電流保護回路を備えたことを特徴とする多相交流力率改善回路。
   
4. 請求項１記載の多相交流力率改善回路に於いて、前記制御回路は、入力交流電圧の周期以内となる前記直流出力電圧の低い周波数変動に対しては応答することのない周波数応答ゲインを設定したことを特徴とする多相交流力率改善回路。
   
5. 請求項１記載の多相交流力率改善回路に於いて、更に、前記相数分のインバータ回路の出力接続回路に続いて出力電圧を所定電圧に安定させる単一のＤＣ−ＤＣコンバータを接続したことを特徴とする多相交流力率改善回路。
   
6. 請求項１記載の多相交流力率改善回路に於いて、更に、前記複数のインバータ回路の各全波整流回路を、多相交流電源に対するスター接続とデルタ接続とに切替える切替回路を設けたことを特徴とする多相交流力率改善回路。
   
7. 全波整流回路に続いて、複数のインバータ素子、前記各インバータ素子に設けた複数のドライブ回路、前記複数のインバータ素子により駆動される複数の出力トランス及び前記複数の出力トランス毎に設けた出力整流回路を備え、他励フライバック動作を行う多相交流電源の相数分のインバータ回路と、
   前記相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
   前記相数分のインバータ回路の各出力整流回路を並列接続して平滑回路に接続して直流電力を出力する出力接続回路と、
   前記出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、前記相数分のインバータ回路に設けている複数のインバータ素子を、３６０°を前記インバータ素子数で割った位相差をもつ複数のスイッチング信号により、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
   を設けたことを特徴とする多相交流力率改善回路。
   
8. 請求項７記載の多相交流力率改善回路に於いて、前記制御回路は、インバータ素子数をｎとした場合、３６０°／ｎの位相差をもつｎ種類のスイッチング信号により各インバータ回路に設けているｎ個のインバータ素子をスイッチング制御することを特徴とする多相交流力率改善回路。
   
9. 単相交流を入力して全波整流する全波整流回路、インバータ素子、前記インバータ素子のドライブ回路、出力トランス、出力整流回路及び平滑回路を備え、他励フライバック動作を行うインバータ回路と、
   前記インバータ回路で得られた直流出力電圧を入力して所定電圧を維持するように、不連続モードを維持しつつ一定周波数で且つ交流周波数の１周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
   を設けたことを特徴とする単相交流力率改善回路。

Images