JP2008113548A - ２トランス型ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】スイッチの耐圧を格段に低減可能な高効率低リップルの２トランス型ＤＣ−ＤＣコンバータを提供すること。
【解決手段】コイルN１、N２、N３をもつトランスＴ１と、コイルN４、N５、N６をもつトランスＴ２と、コイルＮ１、Ｎ４は直列接続され第１コイルペアを構成し、コイルＮ２、Ｎ５は直列接続され第２コイルペアを構成し、コイルＮ２の他端は前記第２コイルペアの独立端子Ｔｅ１をなし、コイルＮ１の他端は前記第１コイルペアの独立端子Ｔｅ２をなし、コイルＮ４、Ｎ５の他端は前記第１、第２コイルペアの共通端子Tecをなす。スイッチＱ１は直流端子Ｔｅｄｃ１と共通端子Ｔｅｃとを接続して所定周期で断続され、スイッチＱ２は直流端子Ｔｅｄｃ２と共通端子Ｔｅｃに接続してスイッチＱ１に対して相補的に断続される。コンデンサＣ１は直流端子Ｔｅｄｃ１と独立端子Ｔｅ１を接続し、コンデンサＣ２は直流端子Ｔｅｄｃ２と独立端子Ｔｅ２を接続する。
【選択図】図２

Description

本発明は、２トランス型ＤＣ−ＤＣコンバータの改良に関する。

トランスを２個用いた２トランス型ＤＣ−ＤＣコンバータが下記の特許文献１〜４に提案されている。特許文献２並びに本出願人が出願した特許文献３，４は、一方のトランスがトランス作用により二次側へ電力を出力する期間に他方のトランスは次回のトランス作用を可能とするためその磁気エネルギーの蓄積を行い、他方のトランスがトランス作用により二次側へ電力を出力する期間に他方のトランスは次回のトランス作用を可能とするためその蓄積磁気エネルギーの解消を行う。

二つのトランスのコイルが直列接続されているため、一方のトランスにおける上記蓄積磁気エネルギーの解消（すなわちこのトランスに巻装されたコイルのインダクタンスエネルギーの放出）は、このコイルと直列接続された他のトランスのコイルを通じて二次側のコイルへトランス作用により送出され、上記蓄積磁気エネルギーの解消におけるエネルギー消費の無駄は生じない。２つのトランスのトランス作用（二次側への電流出力作用）と蓄積磁気エネルギー解消作用は交互に行われるため、二次側には合成された直流的な電流が出力される。

これら特許文献２−４の２トランス型ＤＣ−ＤＣコンバータは、２つのトランスが交互に略直流電圧を出力するため小さい出力リップルをもつことができる。また、特許文献２、３の２トランス型ＤＣ−ＤＣコンバータは、トランスの一次コイルと一次側電源側との電流授受を中継するコンデンサの蓄電作用を利用することによりいわゆるソフトスイッチングを行うことができるため、一次コイル電流を断続する一次側のスイッチのスイッチング損失を低減して高い電力伝送効率を得ている。パワー電子装置における損失低減は、その冷却機構の小型軽量化と冷却に要するエネルギー損失の低減を実現するため、スペースに制約が大きい車両用途では特に有効である。
特開２００３−１０２１７５号公報 USP５２９１３８２号公報 特開平２００５−５１９９４号公報 特開平２００５−５１９９５号公報

しかしながら、特許文献３、４の２トランス型ＤＣ−ＤＣコンバータでは、高電圧側（この明細書では一次側又は入力側とも称するものとする）のスイッチの両端に高電圧が発生するため、高価な高耐圧スイッチを複数採用する必要があるという欠点を内在していた。更に、厚い低不純物濃度耐圧層を必要とする高耐圧スイッチのオン抵抗は低耐圧のそれに比べて大幅に大きく、その結果としてそのスイッチング損失が増大してしまうという問題もある。半導体スイッチングモジュールあたりの最大許容損失は一般にある一定の制限があるため、高耐圧スイッチの採用は、そのオン抵抗増大に応じて電流密度を低減する必要が生じる。このことは、必要電流値を確保するために高価な複数の高耐圧スイッチを並列使用せざるを得ず、ますます製造費用の増大を招いた。

本発明は、上記問題点に鑑みなされたものであり、スイッチの耐圧を格段に低減可能な２トランス型ＤＣ−ＤＣコンバータを提供することをその目的としている。

上記課題を解決するこの発明の２トランス型ＤＣ−ＤＣコンバータは、コイルN１、N２、N３をもつトランスＴ１と、コイルN４、N５、N６をもつトランスＴ２とを有し、コイルＮ１、Ｎ４は直列接続されて第１コイルペアを構成し、コイルＮ２、Ｎ５は直列接続されて第２コイルペアを構成し、コイルＮ２の他端は前記第２コイルペアの独立端子Ｔｅ１をなし、コイルＮ１の他端は前記第１コイルペアの独立端子Ｔｅ２をなし、コイルＮ４、Ｎ５の他端は前記第１、第２コイルペアの共通端子Tecをなすトランスペアと、コイルN１、N２、N４、N５と第１側の直流端子Ｔｅｄｃ１、Ｔｅｄｃ２との間に設置されて交直電力変換を行う第１交直変換回路と、コイルＮ３、Ｎ６と第２側の直流端子Ｔｅｄｃ３、Ｔｅｄｃ４との間に設置されて交直電力変換を行う第２交直変換回路とを備える２トランス型ＤＣ−ＤＣコンバータであって、前記第１交直変換回路は、低電位側の端子である直流端子Ｔｅｄｃ１と共通端子Ｔｅｃとを接続して所定周期で断続されるスイッチＱ１と、高電位側の端子である直流端子Ｔｅｄｃ２と共通端子Ｔｅｃとを接続してスイッチＱ１に対して相補的に断続されるスイッチＱ２と、直流端子Ｔｅｄｃ１と独立端子Ｔｅ１とを接続するコンデンサＣ1と、直流端子Ｔｅｄｃ２と独立端子Ｔｅ２とを接続するコンデンサＣ２とを有することを特徴としている。

この発明の２トランス型ＤＣ−ＤＣコンバータは、本出願人の出願になる特許文献３、４のそれと同様に高効率で出力リップル（出力電圧脈動）が小さいという特徴をもつとともに、それに比較して第１交直変換回路の内部電圧を低減できるためスイッチに必要な耐圧を低減できる。このことは、スイッチのオン抵抗低減による更なる損失低減又は並列素子数削減も実現する。また、特許文献３、４のそれに比べてトランス巻数比を低減できるため、コイル巻装作業も簡素となる。更に、第１交直変換回路の回路構成の対称性が高いため、入力するコモンモードノイズが小さいという利点もある。更に、上記した第１交直変換回路の内部電圧低減は、第１交直変換回路のコンデンサの耐圧低減により、その小型化も実現することができる。

好適な態様において、前記第１交直変換回路は、スイッチＱ２と並列接続された環流ダイオードを有する。これにより、スイッチＱ１、Ｑ２の遷移期間における電流の流れを補償してサージ電圧発生を防止することができ、かつ、スイッチＱ１、Ｑ２の同時オン防止のためのデッドタイムの設定も可能となる。

好適な態様において、前記第１交直変換回路は、スイッチＱ１と並列接続されたダイオードを有する。これにより、スイッチＱ１、Ｑ２の遷移期間における電流の流れを補償してサージ電圧発生を防止することができ、かつ、スイッチＱ１、Ｑ２の同時オン防止のためのデッドタイムの設定も可能となる。

好適な態様において、前記第１交直変換回路は、直流端子Ｔｅｄｃ１、Ｔｅｄｃ２間に印加される直流電力を交流電力に変換するインバータ回路をなし、前記第２交直変換回路は、直流端子Ｔｅｄｃ３、Ｔｅｄｃ４間に直流電力を出力する整流回路をなす。このようにすれば、第１交直変換回路から第２交直変換回路に送電することができる。

好適な態様において、前記第２交直変換回路は、平滑コンデンサを含み、平滑回路用のチョークコイル素子を含まない平滑回路を通じて外部に直流電力を出力する。このようにすれば、装置を小型化することができる。

好適な態様において、前記第２交直変換回路は、スイッチＱ１と同期動作するスイッチＱ３と、スイッチＱ２と同期動作するスイッチＱ４とを有する同期整流回路からなる。このようにすれば、整流効率を向上することができる。なお、上記電流平滑回路用のチョークコイル素子の省略により、逆送電も容易となる。

好適な態様において、前記第２交直変換回路は、前記コイルコイルＮ３の出力電流を整流する第１の整流素子と、前記コイルコイルＮ６の出力電流を整流する第２の整流素子とを有し、前記第１の整流素子は、前記第２の整流素子よりも低耐圧とされる。このようにすれば、一方の素子のコストを低減し、そのオン抵抗も減らすことができる。

好適な態様において、前記第２交直変換回路は、直流端子Ｔｅｄｃ３、Ｔｅｄｃ４間に印加される直流電力を交流電力に変換するインバータ回路をなし、前記第１交直変換回路は、直流端子Ｔｅｄｃ１、Ｔｅｄｃ２間に直流電力を出力する整流回路をなす。このようにすれば、第２交直変換回路から第１交直変換回路への送電が可能となる。

好適な態様において、スイッチＱ１を所定周期及び所定デューティ比Ｄにて断続させ、スイッチＱ２を前記所定周期及び所定デューティ比１−Ｄにて断続させる制御回路部を有する。このようにすれば、選択したデューティ比Ｄに応じた量の送電を行うことができる。

好適な態様において、前記制御回路部は、出力リップルが所定以下となるデューティ比Ｄの範囲内でデューティ比Ｄを調整して送電電力量を制御する。本発明の２トランス型ＤＣ−ＤＣコンバータでは、出力リップルはデューティ比Ｄの増加に対して直線的相関をもち、かつ、所定のデューティ比Ｄの値において出力リップルが理論的に０となることが判明している。したがって、この出力リップルが所定以下となるデューティ比Ｄの範囲内にてデューティ比Ｄを調整して送電電力量を制御すれば、出力リップルを低減することができる。

好適な態様において、前記制御回路部は、デューティ比Ｄを５０％以下に設定する。このようにすれば、デューティ比Ｄを５０％より大きくする場合に比べて回路発振を抑制できる。

好適な態様において、前記制御回路部は、デューティ比Ｄの変更により電力の送電方向を変更する。デューティ比Ｄの変更は出力電圧の変化に連動するため、デューティ比Ｄの変更により送電方向を簡単に変更することができる。

好適な態様において、前記トランスＴ１、Ｔ２の漏れインダクタンスと励磁インダクタンスとの比は、５０％より小さいデューティ比Ｄの所定値にて出力リップルが０となるように設定される。これにより、たとえば最頻使用出力電流帯のような所望の出力電流範囲にて発振を抑制しつつデューティ比Ｄを最小とすることができる。

なお、ＤＣ−ＤＣコンバータでは直流電圧出力端の許容定格電圧範囲が予め決まっていることが通常である。これに対してこのＤＣ−ＤＣコンバータはデューティ比Ｄが０％で出力電圧が０となり、デューティ比Ｄが５０％で出力電圧が最大となる。したがって、ＤＣ−ＤＣコンバータがもつデューティ比Ｄと出力電圧との特性と、直流電圧出力端の許容定格電圧範囲とにより、使用されるデューティ比Ｄの範囲が決定される。好適には、直流出力端の電圧と目標電圧との偏差を０とするようにデューティ比Ｄをフィードバック制御することが好適である。

好適な態様において、外部電源から印加される直流電圧の大きさを変更して直流端子Ｔｅｄｃ１、Ｔｅｄｃ２の間に印加する電圧変更回路と、２トランス型ＤＣ−ＤＣコンバータの状態又は外部電源の状態に応じて電圧変更回路から直流端子Ｔｅｄｃ１、Ｔｅｄｃ２の間に印加する直流電圧の大きさを変更するコントローラとが設けられる。このようにすれば、外部電源の電圧が変動したり、負荷の変動により２トランス型ＤＣ−ＤＣコンバータの出力電流が変動したりしても、２トランス型ＤＣ−ＤＣコンバータ、すなわちその第１交直変換回路や第２交直変換回路に最も好適な運転状態を与えることが可能となる。既述の説明から理解されるように、第１交直変換回路や第２交直変換回路の各スイッチのデューティ比は、第２交直変換回路への入力電圧や第２交直変換回路の出力電圧すなわち電圧変換比に依存し、第２交直変換回路の出力電圧は出力電流の大きさにも依存する。また、スイッチのデューティ比を５０％とした場合に、最も電圧リップルが小さく効率的にも優れている。つまり、これら第２交直変換回路への入力電圧や第２交直変換回路の出力電圧や第２交直変換回路の出力電流などのパラメータに基づいて電圧変更回路が第１交直変換回路に出力する直流電圧の大きさを変更すれば第１交直変換回路、第２交直変換回路に良好な運転状態を与えることができる。

好適な態様において、コントローラは、スイッチＱ１のデューティ比が所定値よりも大きい場合に電圧変更回路の出力電圧を増大させ、スイッチＱ１のデューティ比が所定値よりも小さい場合に電圧変更回路の出力電圧を減少させる。このようにすれば、簡素な構成により、第１交直変換回路及び第２交直変換回路に最適な運転状態（好適にはスイッチＱ１のデューティ比Ｄが５０％）を与えることができる。

好適な態様において、電圧変更回路は、昇圧チョッパ回路からなる。このようにすれば、外部電源の電圧が低い場合であっても第１交直変換回路に印加する直流電圧を高く維持できるため、第１交直変換回路に流れる電流を減少して、その損失を低減することができる。

好適な態様において、昇圧チョッパ回路の磁気エネルギー蓄積用スイッチＱ５は、スイッチＱ１と同一のキャリヤ周波数にてPWM制御され、磁気エネルギー蓄積用スイッチＱ５のオフ期間とスイッチＱ１のオン期間との重複期間は、磁気エネルギー蓄積用スイッチＱ５のオン期間とスイッチＱ１のオン期間との重複期間よりも長く設定される。このようにすれば、磁気エネルギー蓄積用スイッチＱ５がオフして昇圧チョッパ回路が昇圧電圧を第１交直変換回路に印加する期間に、スイッチＱ１がオンして、第１交直変換回路は昇圧チョッパ回路から電力を吸収するモードとなるため無駄を減らすことができる。

以下、図面を参照して本発明の好適な実施形態を説明する。この発明は、下記の実施例に限られるものではなく、たとえば各構成要素は、それと主要機能が共通する一乃至複数の公知の構成要素に置換可能したり、公知の回路要素を追加したりしてもよいことは当然である。たとえば、スイッチＱ１、Ｑ２と並列にコンデンサを接続してもよい。なお、請求項及び既述の「解決手段」の項にて回路理解の容易化を図るために便宜的に付された符号は、下記の実施形態の符号に対して独立しており、無関係である。

（実施例１）
実施例１の２トランス型ＤＣ−ＤＣコンバータを以下に説明する。

（全体回路構成）
この実施形態のＤＣ−ＤＣコンバータの回路構成を図１に示すブロック回路図を参照して説明する。

ＤＣ−ＤＣコンバータ１は、パワー部２と制御回路部３とにより構成されて高電圧電源４と低電圧電源５とを双方向直流送電可能に接続している。制御回路部３は、ＰＷＭコントローラ１１、デッドタイムコントローラ１２、高電圧側ドライバ回路１３、低電圧側ドライバ回路１４を有している。ＰＷＭコントローラ１１は、パワー部２の出力電圧と予め設定された目標電圧との偏差に応じてパワー部２のスイッチのデューティ比を決定するとともに、この決定したデューティ比をもつ所定キャリヤ周波数のパルス信号であるＰＷＭ制御信号S1、S2を形成する。なお、ＰＷＭ制御信号S１は、パワー部２の後述するスイッチＱ１を制御するためのパルス信号であって、デューティ比Ｄをもつ。ＰＷＭ制御信号S２は、パワー部２の後述するスイッチＱ２を制御するためのパルス信号であって、デューティ比１−Ｄをもつ。ＰＷＭ制御信号Ｓ１とＰＷＭ制御信号Ｓ２とは相補状態となる位相で出力される。デッドタイムコントローラ１２は、ＰＷＭ制御信号Ｓ１とＰＷＭ制御信号Ｓ２との遷移期間にデッドタイムを与える公知の回路である。高電圧側ドライバ回路１３は、デッドタイムコントローラ１２から入力したＰＷＭ制御信号Ｓ１、Ｓ２を増幅して、パワー部２の後述する高電圧側のスイッチＱ１、Ｑ２のゲート電圧を個別に出力する公知の入出力絶縁型のドライバ回路である。高電圧側ドライバ回路１３の出力電圧の基準低電位は高電圧電源４の負極電位とされるのが好適である。低電圧側ドライバ回路１４は、デッドタイムコントローラ１２から入力したＰＷＭ制御信号Ｓ１、Ｓ２を増幅して、パワー部２の後述する低電圧側のスイッチＱ３、Ｑ４のゲート電圧を個別に出力する公知のドライバ回路である。低電圧側ドライバ回路１４は、入出力絶縁型としてもよいが、低電圧側ドライバ回路１４の基準低電位を低電圧電源５の負極電位とすることにより入出力非絶縁型としてもよい。

制御回路部３は、パワー部２の出力電圧Ｖoutと予め設定された目標電圧との偏差に応じてパワー部２の各スイッチに与えるデューティ比Ｄ、デューティ比１−Ｄを調整することにより、高電圧電源４から低電圧電源５への送電電流量を調整することにより、低電圧電源５の電圧を目標電圧に維持するが、上記デューティ比制御によりパワー部２の出力電圧Ｖｏｕｔを低電圧電源５の電圧より低くすることにより、低電圧電源５から高電圧電源４へ逆送電することも可能である。なお、制御回路部３はパワー部２の出力電流をモニタしてデューティ比制御を行ってもよい。上記したＤＣ−ＤＣコンバータ１は、パワー部２の回路構成を除いて従来のＤＣ−ＤＣコンバータと本質的に同じであるため、これ以上の説明は省略する。

（パワー部２の回路構成）
パワー部２の回路構成を図２に示す回路図を参照して説明する。パワー部２は、トランスペアTPと、スイッチ（スイッチング素子とも言う）Ｑ１、Ｑ２と、コンデンサＣ１、Ｃ２と、スイッチＱ３、Ｑ４とからなり、いわゆるＤＣ−ＤＣコンバータを構成するコンバータ回路と、高電圧側平滑コンデンサＣ３と、低電圧側平滑コンデンサＣ４とからなる。

トランスペアＴＰは、コイルN１、N２、N３をもつトランスＴ１と、コイルN４、N５、N６をもつトランスＴ２とからなる。コイルＮ１、Ｎ４は直列接続されて第１コイルペアを構成し、コイルＮ２、Ｎ５は直列接続されて第２コイルペアを構成し、コイルＮ２の他端は前記第２コイルペアの独立端子Ｔｅ１をなし、コイルＮ１の他端は前記第１コイルペアの独立端子Ｔｅ２をなし、コイルＮ４、Ｎ５の他端は前記第１、第２コイルペアの共通端子Tecをなす。

スイッチＱ１、Ｑ２とコンデンサＣ１、Ｃ２は、コイルN１、N２、N４、N５と第１側の直流端子Ｔｅｄｃ１、Ｔｅｄｃ２との間に設置されて交直電力変換を行う第１交直変換回路２１を構成している。第１交直変換回路２１は、高電圧電源４から低電圧電源５への降圧送電においてインバータ回路として機能し、低電圧電源５から高電圧電源４への逆送電において整流回路として機能する。第２交直変換回路２２は、高電圧電源４から低電圧電源５への降圧送電において同期整流回路として機能し、低電圧電源５から高電圧電源４への逆送電においてインバータ回路として機能する。更に詳しく説明すると、第１交直変換回路２１は、低電位側の端子である直流端子Ｔｅｄｃ１と共通端子Ｔｅｃとを接続して所定周期で断続されるスイッチＱ１と、高電位側の端子である直流端子Ｔｅｄｃ２と共通端子Ｔｅｃとを接続してスイッチＱ１に対して逆タイミング（相補的に）で断続されるスイッチＱ２と、直流端子Ｔｅｄｃ１と独立端子Ｔｅ１とを接続するコンデンサＣ1と、直流端子Ｔｅｄｃ２と独立端子Ｔｅ２とを接続するコンデンサＣ２とを有している。

スイッチＱ３、Ｑ４は、同期整流回路であって、コイルＮ３、Ｎ６と第２側の直流端子Ｔｅｄｃ３、Ｔｅｄｃ４との間に設置されて交直電力変換を行う第２交直変換回路２２を構成している。なお、スイッチＱ３、Ｑ４をダイオードに変更して、高電圧電源４から低電圧電源５への一方向送電だけを行うことも可能である。

高電圧側平滑コンデンサＣ３は、高電圧側の平滑コンデンサ、低電圧側平滑コンデンサＣ４は、低電圧側の平滑コンデンサである。Ｒは負荷抵抗である。

スイッチＱ１〜Ｑ４の理想的な断続タイミングを図３に示す理想的タイミングチャートに示す。ただし、図３ではデッドタイムの図示は省略している。

（パワー部２の動作）
パワー部２の動作を、図４〜図１０を参照して以下に説明する。図４はスイッチＱ１〜Ｑ４の実際の断続動作を示すタイミングチャート、図５はモード１における電流の流れを示す回路図、図６はモード２における電流の流れを示す回路図、図７はモード３の電流の流れを示す回路図、図８はモード４における電流の流れを示す回路図、図９はモード５における電流の流れを示す回路図、図１０はモード６の電流の流れを示す回路図である。

スイッチＱ１と同期してスイッチＱ３がオンし、スイッチＱ２と同期してスイッチＱ４がオンする第２交直変換回路２２は通常の同期整流回路に過ぎないため、説明を省略する。平滑コンデンサＣ３、平滑コンデンサＣ４の機能についても周知であるため、説明を省略する。

以下、この実施例の特徴部分である第１交直変換回路２１の動作について説明する。

既述したように、同期整流回路のスイッチＱ３、Ｑ４が逆の動作（相補動作とも言う）するため、トランスＴ１、Ｔ２は、トランス動作とチョークコイル（リアクトル）動作とを交互に行うことになる。すなわち、スイッチＱ１がオンする期間にトランスＴ１はインダクタンス素子として機能し、トランスＴ２はトランスとして機能する。ただし、更に細かく言うと、スイッチＱ１がオンする期間にトランスＴ１のコイルＮ１、Ｎ２間においてトランス作用は存在する。また、スイッチＱ２がオンする期間にトランスＴ２はインダクタンス素子として機能し、トランスＴ１はトランスとして機能する。ただし、更に細かく言うと、スイッチＱ２がオンする期間にトランスＴ２のコイルＮ４、Ｎ５間においてトランス作用は存在する。

上記チョークコイル動作は、その直前に行われたトランス動作時にトランスのコア内に生じた磁束状態を元の状態まで復帰させる動作である。このトランス磁束状態の復帰時に、トランス蓄積された磁気エネルギーは、トランス動作しているもう一方のトランスを通じて二次側に送出される他、第１交直変換回路２１のコンデンサＣ１、コンデンサＣ２の充放電に用いられたり、高電圧電源４に回生されたりする。

第１交直変換回路２１の電流として、トランスペアＴＰの一次側の独立端子Ｔｅ１からトランスペアＴＰへ流れ込む電流ｉ１、独立端子Ｔｅ２からトランスペアＴＰ内に流れ込む電流ｉ２、共通端子Ｔｅｃから流れ出す電流ｉaを考えると都合がよい。もちろん、これらの電流は逆方向にも流れる。これらの端子間に流れる電流は、励磁インダクタンス電流成分と電磁誘導により二次側に伝送される電流成分との和となり、これらの端子間の電圧は、理想的にはこれらの端子間のインダクタンスの電圧降下とみなすことができる。

電流ｉ１がコンデンサＣ２を通じて供給され、電流ｉ２がコンデンサＣ１を通じて供給されるため、これら電流の積分値に比例してコンデンサＣ１、コンデンサＣ２に現れる電圧減少分が、これら電流ｉ１、ｉ２の減少乃至停止と、それによる電流ｉa（＝電流ｉ１＋電流ｉ２）の減少乃至停止を発生させる。電流ｉaはスイッチＱ１又はスイッチＱ２を通じて流れるため、このタイミングにてスイッチＱ１又はＱ２のオフを行えば、いわゆるソフトスイッチングを行うことができ、そのスイッチング損失（遷移損失）を大幅に低減することができる。

以下、スイッチＱ１、Ｑ２の動作状態により規定される各期間（モードとも言う）の動作を順番に説明する。

（モード１）
スイッチＱ２、Ｑ４がオフしている状態にてスイッチＱ１、Ｑ３がオンしているモード１の電流の流れを図５に示す。

スイッチＱ２がオフしている状態にて、t=t０にてスイッチQ1をオンさせると、トランスペアＴＰの共通端子Ｔｅｃから流れ出す電流iaが直線的に増加していく。電流ｉａは、高電圧電源４からコイルＮ１、Ｎ４、スイッチＱ１を通じて流れて高電圧電源４に還ってコンデンサＣ２を充電する電流i1と、コンデンサＣ１から出てコイルＮ２、Ｎ５、スイッチＱ１を通じてコンデンサＣ１に還って、コンデンサＣ１を放電する電流i２との和である。

スイッチＱ４がオフしているため、トランスＴ１のコイルＮ１、Ｎ２はインダクタンス素子（チョークコイル）として機能し、磁気エネルギーを蓄積する。スイッチＱ３がオンしているため、トランスＴ２はトランスとして機能し、一次コイルＮ４、Ｎ５に流れる電流i1、i2に比例する二次電流ｉ４がコイルＮ６から出力される。電流ｉ１はコンデンサＣ２を充電し、電流i２はコンデンサＣ１を放電する。

（モード２）
スイッチＱ２、Ｑ４がオフしている状態にてスイッチＱ１、Ｑ３をオフした場合のモード２の電流の流れを図６に示す。

t=t１にてスイッチQ1をオフさせると、トランスＴ１、Ｔ２のコイルに蓄積された磁気エネルギーにより生じた起電力が、スイッチＱ１の接合容量Ｃsを充電しながら電流ｉａ（＝i１＋i2）を流す。これにより、スイッチＱ１の端子電圧Ｖcが増大してゆく。

（モード３）
次のモード３におけるスイッチＱ２をオンするまでの電流の流れを図７を参照して説明する。スイッチＱ１の接合容量Ｃsや寄生容量の充電に伴って、t=t2にて共通端子Ｔｅｃの電圧Vcが入力電圧Vinを超えると、スイッチＱ２の寄生ダイオードＤ２がオンし、電流ｉａは共通端子Ｔｅｃから高電圧電源４側に流れ、磁気エネルギーが回生され、VcはVinにクランプされる。その後、磁気エネルギーの衰退とともに、電流ｉａが減少していく。なお、電圧ＶｃはスイッチＱ１に印加される電圧でもある。したがって、スイッチＱ２に印加される電圧Ｖｃ’はVin−Vcとなる。正確には、VcがVinにダイオードの順方向電圧降下分ΔＶを加えた値を超えた時点にて寄生ダイオードＤ２がオンする。寄生ダイオードＤ２の代わりに独立のダイオードを用いてもよいことはもちろんである。

その後、トランスＴ１に蓄積された磁気エネルギーの消耗とコンデンサＣ２の充電とコンデンサＣ１の放電とが持続され、電流ｉａは直線的に減少する。電流ｉａの直線的な減少により、図１１に示すように時点t3にて電流ｉａはほぼ０となる。

（モード４）
この実施例ではt=t3にてスイッチＱ２をオンする。もちろん、スイッチＱ２のオンタイミングは、回路の時定数により規定される時点t3の近傍に設定すればよい。すなわち、この実施形態では電流ｉａが０となる時点t３にてスイッチＱ２をオンしたが、それよりも早期のモード３の期間中にスイッチＱ２をオンしてもよく、あるいはモード３が時点ｔ３にて終了した段階でスイッチＱ２をオンしてもよい。前者の場合には、なるべく時点ｔ３近傍がスイッチング損失低減のため好適である。後者の場合では、時点t3にて電流ｉａはほぼ０となった後でのスイッチＱ２のオンとなるため、そのスイッチング損失を０とすることができる。

このモード４におけるスイッチＱ１、Ｑ３がオフしている状態にてスイッチＱ２、Ｑ４をオンした場合の電流の流れを図８を参照して説明する。スイッチＱ２がオフしている状態にてt=t3にてスイッチＱ２をオンさせると、トランスペアＴＰの共通端子Ｔｅｃに流入する電流ｉａがいままでと逆方向に直線的に増加していく。この電流ｉａは、高電圧電源４からスイッチＱ２、コイルＮ５、Ｎ２、コンデンサＣ１を通じて流れて、高電圧電源４に還るコンデンサＣ１を充電する電流i２と、コンデンサＣ２から出てスイッチＱ２、コイルＮ４、Ｎ１を通じてコンデンサＣ２に還ることによりコンデンサＣ２を放電する電流i１との和である。

スイッチＱ３のオフによりトランスＴ２のコイルＮ４、Ｎ５はインダクタンス素子（チョークコイル）として機能する。スイッチＱ４のオンにより、トランスＴ１は通常のトランスとして機能し、一次コイルＮ１、Ｎ２に流れる電流i1、i2に対応する二次電流ｉ３がコイルＮ３から出力される。電流ｉ１はコンデンサＣ２を放電し、電流i２はコンデンサＣ１を充電する。これにより、チョークコイルであるトランスＴ２には磁気エネルギーが蓄積される。

（モード５）
モード５におけるスイッチＱ１、Ｑ３がオフしている状態にてスイッチＱ２、Ｑ４をオフした場合の電流の流れを図９を参照して説明する。t=t4にてスイッチQ２をオフさせると、トランスＴ１、Ｔ２に蓄積されていた磁気エネルギーにより生じた起電力が、スイッチＱ２の接合容量Ｃsを充電しながら電流ｉａ（＝i１＋i2）を流す。これにより、スイッチＱ１の端子電圧Ｖcが減少し、スイッチＱ２の端子電圧Ｖc’が増大していく。

（モード６）
次のモード６におけるスイッチＱ１をオンするまでの電流の流れを図１０を参照して説明する。t=t5にてVcが更に低下すると、スイッチＱ１の寄生ダイオードＤ１がオンし、電流ｉａは高電圧電源４の負極側から共通端子Ｔｅｃに流れ込む。この時、スイッチＱ１の印加電圧Ｖcはほぼ０Ｖにクランプされる。なお、正確にはVcが０Ｖからダイオードの順方向電圧降下分ΔＶを差し引いた値を下回る場合に寄生ダイオードＤ１がオンすること、寄生ダイオードＤ１の代わりに（あるいはそれに加えて）独立のダイオードを用いてもよいことはもちろんである。その後、t６＝t０に達するまでこの動作が行われ、時点t６（＝t0）にて次のサイクルが再度実施される。

（各部の電圧、電流の波形）
試験により求めたＤＣ−ＤＣコンバータの各部電圧波形及び電流波形を図１１〜図１９に示す。横軸は時間軸であり、縦軸は各波形ごとにレンジが異なっている。図１１〜図１３はスイッチＱ１のデューティ比Ｄが５０％の時の各部波形を示し、図１４〜図１６はスイッチＱ１のデューティ比Ｄが４０％の時の各部波形を示し、図１７〜図１９はスイッチＱ１のデューティ比Ｄが３０％の時の各部波形を示す。

図１１、図１４、図１７において、Ｖq2gはスイッチＱ２のゲート電圧、Ｖq１gはスイッチＱ１のゲート電圧である。Ｖq2はスイッチＱ２の端子電圧（主電極間電圧）であり電圧Ｖｃに等しい。Ｖq１はスイッチＱ１の端子電圧（主電極間電圧）であり電圧Ｖｃ’（＝１−Ｖｃ）に等しい。Ｖq４はスイッチＱ４の端子電圧、Ｖq３はスイッチＱ３の端子電圧、Ｖｃ２はコンデンサＣ２の電圧、Ｖｃ１はコンデンサＣ１の電圧である。図１２、図１５、図１８において、iq2はスイッチＱ２の電流、iq１はスイッチＱ１の電流である。図１３、図１６、図１９において、Ｖ５は直列接続されたコイルＮ１、Ｎ４の端子電圧、Ｖ６は直列接続されたコイルＮ２、Ｎ５の端子電圧、ｉ１はコンデンサＣ２の電流、ｉ２はコンデンサＣ１の電流、Ｖn３はコイルＮ３の電圧、Ｖn６はコイルＮ６の電圧、ｉ３はスイッチＱ４及びコイルＮ３の電流、ｉ４はスイッチＱ３及びコイルＮ６の電流である。

これらのタイミングチャートから、各デューティ比におけるＤＣ−ＤＣコンバータの入力電圧Ｖin、出力電圧Ｖout、入力電流iin、出力電流ioutの関係を抜粋して図２０に示す。図２０からデューティ比Ｄが５０％から低下すると、出力電圧Ｖｏｕｔのリップルが増大し、それにより出力電流ioutのリップルが増大することがわかる。また、図２０では不明確であるが、デューティ比Ｄが５０％から低下すると出力電圧Ｖｏｕｔが低下した。

デューティ比Ｄと出力電圧Ｖｏｕｔとの関係を図２１に示し、デューティ比Ｄと出力電流リップルとの関係を図２２に示す。デューティ比Ｄが０％と１００％とで出力電圧Ｖｏｕｔが０となることは明白である。また、第１交直変換回路２１の各素子のインピーダンスを等しくした場合、デューティ比Ｄ＝５０％にて出力電圧Ｖｏｕｔは最大となった。これとは逆に、出力電流リップルはあるデューティ比において０となる。

更に、他の実験結果によれば、デューティ比Ｄが５０％以下での回路動作は、５０％以上での回路動作に比べてより発振動作が少なく安定していることがわかった。

（補注）
なお、スイッチＱ２のオンは、転流期間ｔ２〜ｔ３の間の任意の時点にて行うことができる。

（効果）
上記した実施形態のＤＣ−ＤＣコンバータによれば、次の効果を奏することができる。

この実施例によれば、スイッチＱ１のオンにより高電圧電源４からコンデンサＣ２を経由して送電するモードと、スイッチＱ２のオンにより高電圧電源４からコンデンサＣ１を経由して送電するモードとを交互に実行するため、各回路素子のインピーダンスを等しくすることで高電圧電源４からの入力電流のリップルを低減することができる。なお、好適には、コイルＮ１、Ｎ２、Ｎ４、Ｎ５は等ターンとされ、コンデンサＣ１、Ｃ２は等容量とされ、コイルＮ３、Ｎ６は等ターンとされる。同じく、スイッチＱ３、Ｑ４が交互に出力するため、出力電流のリップルを低減することができる。つまり、このＤＣ−ＤＣコンバータによれば、トランスＴ１、Ｔ２が交互にリップルが小さい略直流電流を出力するため、リップル処理を平滑コンデンサのみにより処理でき、平滑用チョークコイルの省略により装置を小型軽量化することができる。

また、スイッチＱ１のオフ時にトランスペアＴＰからスイッチＱ２と並列接続されたダイオードを通じて高電圧電源４の電圧にクランプするため、スイッチＱ１の電圧Ｖｃが電圧Ｖinにクランプでき、スイッチＱ１の耐圧を低減することができる。

更に、このＤＣ−ＤＣコンバータによれば、コンデンサＣ１、Ｃ２の蓄電電圧がスイッチＱ１、スイッチＱ２のスイッチング時の電流上昇速度を抑制するためＤＣ−ＤＣコンバータの効率を向上できるとともに、スイッチＱ１、Ｑ２の発熱増大を回避しつつスイッチＱ１、Ｑ２の断続周波数を高周波化できる（図４を参照されたい）。このことは、効率向上により、ＤＣ−ＤＣコンバータの冷却機構の簡素化とそれによる装置の全体の小型軽量化を実現するとともに、トランスＴ１、Ｔ２やコンデンサＣ１、Ｃ２の小型軽量化とそれによる装置体格縮小も実現する。言い換えると、この実施例のＤＣ−ＤＣコンバータでは、コンデンサＣ１、Ｃ２の蓄電に伴う電流上昇抑制帰還のタイミングと同期して、スイッチＱ１、Ｑ２のスイッチングを行うことが重要である。更に、トランスペアＴＰから高電圧電源４への電流逆流も非常に小さいため、入力側の平滑コンデンサＣ３も小さくすることができる。

その他、第１交直変換回路２１内の発生電圧を上記特許文献のそれと比較して低減できるため、コンデンサＣ１、Ｃ２を低耐圧化することができ、その小型軽量化も可能となる。

（変形態様）
電源投入後、これらの平滑コンデンサに突入電流が流れ込むのを防止するために、デューティ比Ｄを徐々に変更することができる。

（変形態様）
この実施例では、降圧型ＤＣ−ＤＣコンバータを説明したが、トランスＴ１、トランスＴ２の一次コイルと二次コイルとのターン数比を変更することにより、昇圧型ＤＣ−ＤＣコンバータとすることができることは当然である。

（変形態様）
この実施例では、出力スイッチＱ３、Ｑ４を相補動作させて同期整流を行っているが、スイッチＱ３、Ｑ４の一方又は両方を整流ダイオードに置換してもよい。

（変形態様）
デューティ比Ｄを制御してＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを低電圧電源５の電圧より低くすることにより、低電圧電源５から高電圧電源４への逆送電も可能である。

（変形態様）
トランスＴ１のコアとトランスＴ２のコアとを共通磁路をもつ合併コアとしてもよい。

（変形態様）
スイッチＱ３のオンをスイッチＱ１のオンより所定時間だけ早め、同じくスイッチＱ４のオンをスイッチＱ２のオンより所定時間２だけ早めてもよい。

（変形態様）
スイッチＱ１とスイッチンＱ２との間に設定したデッドタイムを省略しても良い。同じく、スイッチＱ３とスイッチンＱ４との間に設定したデッドタイムを省略しても良く、あるいは一部オーバーラップさせてオンしてもよい。スイッチＱ１とスイッチンＱ３とのオンは同時ではなく、時間が少しずれていてもよく、スイッチＱ２とスイッチンＱ４とのオンは同時ではなく、時間が少しずれていてもよい。

（実施例２）
実施例２の２トランス型ＤＣ−ＤＣコンバータを以下に説明する。

（全体回路構成）
この実施形態のＤＣ−ＤＣコンバータの回路構成を図２３に示す回路図を参照して説明する。

ＤＣ−ＤＣコンバータ１は、パワー部２と昇圧チョッパ回路２Aと制御回路部（コントローラ）３とにより構成されて高電圧電源４と低電圧電源５とを双方向直流送電可能に接続している。このＤＣ−ＤＣコンバータは、制御回路部（コントローラ）３により制御される昇圧チョッパ回路２Aを追加した点が図１又は図２に示すＤＣ−ＤＣコンバータと異なっている。

昇圧チョッパ回路２Aは、本発明で言う電圧変更回路であって、リアクトル１００，磁気エネルギー蓄積用スイッチＱ５、出力スイッチＱ６により構成されている。出力スイッチＱ６は逆方向送電が可能なようにMOSトランジスタンにより構成しているが、逆方向送電が不要な場合にはダイオードにより置換できることは周知である。また、図２３に示す昇圧チョッパ回路２Ａと同一回路の昇圧チョッパ回路を複数、昇圧チョッパ回路２Ａと並列接続し、同一キャリヤ周波数にて異なるタイミングにて動作させることもできる。その他、昇圧チョッパ回路２Ａの代わりに降圧チョッパ回路や昇降圧チョッパ回路を採用してもよく、チョッパ回路以外の公知の出力電圧変更回路を採用しても良い。昇圧チョッパ回路２Ａの基本動作は周知のため、その説明は省略される。

（パワー部２の動作）
パワー部２の各部波形を図２４に示す。パワー部２の動作を図２３を参照して以下に説明する。なお、パワー部２の動作は実施例１とパワー部２のそれと本質的に同じである。

第１交直変換回路２１は、互いに直列接続されて相補動作するトランジスタQ1、Q２と、コンデンサC1、C2とにより構成されている。この実施形態では、トランジスタＱ１、Ｑ４とが同期動作し、トランジスタＱ２、Ｑ３が同期動作し、トランジスタＱ１、Ｑ４とトランジスタＱ２、Ｑ３とは相補動作（逆動作）する。もちろん、デッドタイムを適宜設けても良い。

（順方向送電）
トランジスタＱ１、Q４がオン、トランジスタＱ２、Q３がオフしているモードAでは、コンデンサＣ２を通じてコイルＮ１、コイルＮ４の順に電流が流れ、この電流の増加に応じてトランスＴ１、Ｔ２の磁束が第１の方向へ増加する。これにより、コイルＮ３の出力電圧が補機バッテリ４へ印加される。コイルＮ６の逆向き電圧はトランジスタＱ３のオフにより遮断される。

次に、トランジスタＱ１、Q４がオフ、トランジスタＱ２、Q３がオンしているモードBでは、トランジスタＱ２、コイルＮ５、コイルＮ２、コンデンサＣ１の順に電流が流れる。コイルＮ１、Ｎ４の巻き方向とコイルＮ２、Ｎ５の巻き方向とが逆となっているため、この電流の増加に応じてトランスＴ１、Ｔ２の磁束は上記した第１の方向とは逆の第２の方向へ増加する（第１の方向に見ると減少する）。これにより、コイルＮ６の出力電圧が補機バッテリ４へ印加される。コイルＮ３の逆向き電圧はトランジスタＱ４のオフにより遮断される。

なお、この実施形態では、コンデンサＣ１、Ｃ２を設けているため、各モードの終期において、コンデンサＣ１、Ｃ２の蓄電電圧により上記電流は十分に減衰されることになる。

また、モードAでは、トランジスタＱ１のオンにより、コンデンサＣ１、コイルＮ２、Ｎ５が短絡回路を構成する。このため、コンデンサC１に蓄電された電荷がコイルＮ２、Ｎ５を上記モードBとは逆向きに流れる。その結果、モードAにおいてコイルＮ２、Ｎ５を通じて流れるコンデンサC１の放電電流は、コイルＮ１、Ｎ４に流れる電流が形成する上記磁束を強める。

また、モードBでは、トランジスタＱ２のオンにより、コンデンサＣ２、コイルＮ１、Ｎ４が短絡回路を構成する。このため、コンデンサC２に蓄電された電荷がコイルＮ１、Ｎ４を上記モードAとは逆向きに流れる。その結果、モードBにおいてコイルＮ１、Ｎ４を通じて流れるコンデンサＣ２の放電電流は、コイルＮ２、Ｎ４を流れる電流が形成する上記磁束を強める。

結局、この２トランス型ＤＣ−ＤＣコンバータによれば、２つのトランスの逆動作を利用してトランジスタＱ１のオン期間とオフ期間とで電圧を交互に出力できるともに、２つのトランスのうち二次側に電流を出力しない期間にトランスの磁束を元の状態に復帰させることができ、高効率でリップルが少なくかつデューティＤの調整により出力電圧を自由に変更することができる。

（逆方向送電）
第２交直変換回路２２の出力電圧（すなわち第１交直変換回路２１がコイルＮ３、Ｎ６に出力する電圧）が補機バッテリ４の端子電圧より小さい場合には、コイルＮ３、Ｎ６には流れる電流は逆向きとなる。これにより、モードAではコイルＮ１、Ｎ４の電圧を高めてコンデンサC1を通じて流れる電流が逆向きとなり、モードBではコイルＮ５、Ｎ２、コンデンサＣ２を通じて流れる電流が逆向きとなる。つまり、デューティDの調節により順方向降圧送電と逆方向昇圧送電とを切り替えることができ、送電量をデューティＤの調節により簡単に制御することができる。

（昇圧チョッパ回路２Ａの動作）
次に、この実施形態における昇圧チョッパ回路２Ａの動作を図２５に示すフローチャートを参照して以下に説明する。このフローチャートの制御動作は、図２３に示す制御回路部（コントローラ）３により実行される。スイッチＱ５は所定のキャリヤ周波数にてＰＷＭ制御され、スイッチＱ６はスイッチＱ５と逆の動作（相補動作）を行う。なお、２トランス型ＤＣ−ＤＣコンバータのスイッチＱ１のデューティ比Ｄ１は０〜５０％で制御され、Ｄ１が５０％の時、２トランス型ＤＣ−ＤＣコンバータの損失は最小となり、リップルはほぼ０となる。

まず、スイッチＱ１のデューティ比Ｄ１が略５０％（たとえばマージンを見込んで４８％以上）かどうかを調べ（S１００）、スイッチＱ１のデューティ比Ｄが略５０％未満であれば、第１交直変換回路２１に高すぎる入力電圧が印加されていると判断して昇圧チョッパ回路２ＡのスイッチＱ５のデューティ比Ｄ５を所定量ΔDだけ減少させる（S１０２）。

スイッチＱ１のデューティ比Ｄ１が略５０％であれば、２トランス型ＤＣ−ＤＣコンバータの出力電圧が規定値未満かどうかを調べ（S１０４）、出力電圧が規定値以上出力されていればパワー部２の各スイッチの動作状態は好適であるとしてこのルーチンを終了する。スイッチＱ１のデューティ比が略５０％でかつ出力電圧が規定値未満であれば、第１交直変換回路２１に低すぎる入力電圧が印加されていると判断して昇圧チョッパ回路２ＡのスイッチＱ５のデューティ比Ｄ５を所定量ΔDだけ増加させ、ルーチンを終了する。

このようにすれば、外部電源の電圧が変動したり、負荷の変動によりパワー部２の出力電流が変動したりしても、パワー部２の各スイッチＱ１〜Ｑ４を最適状態で運転することが可能となり、電圧リップルが非常に小さい電圧を出力することができる。

なお、この実施形態では、スイッチＱ５、Ｑ６のキャリヤ周波数とスイッチＱ１〜Ｑ４と同じキャリヤ周波数とされる。更に、昇圧チョッパ回路２Aの磁気エネルギー蓄積用スイッチＱ５のオフ期間とスイッチＱ１のオン期間との重複期間は、磁気エネルギー蓄積用スイッチＱ５のオン期間とスイッチＱ１のオン期間との重複期間よりも長く設定される。このようにすれば、磁気エネルギー蓄積用スイッチＱ５がオフして昇圧チョッパ回路２Aが昇圧電圧を第１交直変換回路２１に印加する期間に、スイッチＱ１のオンにより第１交直変換回路２１は昇圧チョッパ回路２Aから電力を吸収するモードとなるため無駄を減らすことができる。

（変形態様）
変形態様を図２６を参照して説明する。

この実施形態は、図２３の昇圧チョッパ回路２Ａをダブル昇圧チョッパ回路２Bに変更し、更に、商用電源２００の交流電圧を整流回路２０１で全波整流してダブル昇圧チョッパ回路２Bの入力端に印加した点にその特徴がある。なお、２０３はバッテリ４をダブル昇圧チョッパ回路２Ｂから遮断するリレーである。

リレー２０３を遮断して、整流回路２０１の入力端に商用交流電圧を印加すれば、昇圧チョッパ回路２Ａはこの商用交流電圧の全波整流電圧をダブル昇圧チョッパ回路２Ｂを通じて第１交直変換回路２A１に印加することができる。商用交流電圧の全波整流電圧の電圧変動やそれとバッテリ４の電圧との違いは、ダブル昇圧チョッパ回路２Ｂにより吸収することができる。

（変形態様）
上記実施形態では、スイッチＱ１のデューティ比Ｄを最適範囲に維持するように昇圧チョッパ回路２Ａのデューティ比をフィードバック制御したが、その代わりに、Ｑ１のデューティ比Ｄを所望の値に固定し、２トランス型ＤＣ−ＤＣコンバータの出力電圧又は入力電圧に基づいて昇圧チョッパ回路２Ａのデューティ比をフィードバック制御してもよい。その他、昇圧チョッパ回路２Ａとパワー部２との総合的な損失が最小となるように昇圧チョッパ回路２Ａのデューティ比をフィードバック制御してもよい。

（変形態様）
図２６では、全波整流回路２０１の出力端を昇圧チョッパ回路２Ａの入力端に接続したが、その代わりに図２７に示すように全波整流回路２０１の出力端を第１交直変換回路２１の入力端に接続しても良い。

実施例１の２トランス型ＤＣ−ＤＣコンバータの全体回路図である。 図１のパワー部の回路構成を示す回路図である。 各スイッチの理想的な断続タイミングを示すタイミングチャートである。 各スイッチの詳細な断続タイミングと第１交直変換回路の各部波形を示すタイミングチャートである。 モード１の電流の流れを示す第１交直変換回路の回路図である。 モード２の電流の流れを示す第１交直変換回路の回路図である。 モード３の電流の流れを示す第１交直変換回路の回路図である。 モード４の電流の流れを示す第１交直変換回路の回路図である。 モード５の電流の流れを示す第１交直変換回路の回路図である。 モード６の電流の流れを示す第１交直変換回路の回路図である。 デューティ比Ｄが５０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比Ｄが５０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比Ｄが５０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比Ｄが４０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比Ｄが４０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比Ｄが４０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比Ｄが３０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比Ｄが３０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 デューティ比が３０％の条件にて実験により求めた各部波形を示すタイミングチャートである。 各デューティ比におけるＤＣ−ＤＣコンバータの入出力電圧及び入出力電流の波形を示すタイミングチャートである。 実験により調べたデューティ比と出力電圧との関係を示す特性図である。 実験により調べたデューティ比と出力電流リップルとの関係を示す特性図である。 実施例２の２トランス型ＤＣ−ＤＣコンバータの回路図である。 図２３の各部波形を示すタイミングチャートである。 図２３の昇圧チョッパ回路の制御を示すフローチャートである。 変形態様を示す回路図である。 変形態様を示す回路図である。

符号の説明

N１〜N６ コイル
Q1〜Q４ スイッチ（スイッチ）
Tec 共通端子
Tedc1〜Tedc４ 直流端子
Te1、Te２ 独立端子
Ｔｅｃ 共通端子
Ｃ1 コンデンサ
Ｃ２ コンデンサ
Ｃ３ 平滑コンデンサ
Ｃ４ 平滑コンデンサ
Ｎ１〜Ｎ６ コイル
Ｔ１、Ｔ２ トランス
１ ＤＣ−ＤＣコンバータ
２ パワー部
３ 制御回路部
４ 高電圧電源
５ 低電圧電源
１１ コントローラ
１２ デッドタイムコントローラ
１３ 高電圧側ドライバ回路
１４ 低電圧側ドライバ回路
２１ 交直変換回路
２２ 交直変換回路

Claims (19)

1. コイルN１、N２、N３をもつトランスＴ１と、コイルN４、N５、N６をもつトランスＴ２とを有し、コイルＮ１、Ｎ４は直列接続されて第１コイルペアを構成し、コイルＮ２、Ｎ５は直列接続されて第２コイルペアを構成し、コイルＮ２の他端は前記第２コイルペアの独立端子Ｔｅ１をなし、コイルＮ１の他端は前記第１コイルペアの独立端子Ｔｅ２をなし、コイルＮ４、Ｎ５の他端は前記第１、第２コイルペアの共通端子Tecをなすトランスペアと、
   コイルN１、N２、N４、N５と第１側の直流端子Ｔｅｄｃ１、Ｔｅｄｃ２との間に設置されて交直電力変換を行う第１交直変換回路と、
   コイルＮ３、Ｎ６と第２側の直流端子Ｔｅｄｃ３、Ｔｅｄｃ４との間に設置されて交直電力変換を行う第２交直変換回路と、
   を備える２トランス型ＤＣ−ＤＣコンバータであって、
   前記第１交直変換回路は、
   低電位側の端子である直流端子Ｔｅｄｃ１と共通端子Ｔｅｃとを接続して所定周期で断続されるスイッチＱ１と、
   高電位側の端子である直流端子Ｔｅｄｃ２と共通端子Ｔｅｃとを接続してスイッチＱ１に対して相補的に断続されるスイッチＱ２と、
   直流端子Ｔｅｄｃ１と独立端子Ｔｅ１とを接続するコンデンサＣ1と、
   直流端子Ｔｅｄｃ２と独立端子Ｔｅ２とを接続するコンデンサＣ２と、
   を有することを特徴とする２トランス型ＤＣ−ＤＣコンバータ。
2. 請求項１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   前記第１交直変換回路は、
   スイッチＱ２と並列接続されたダイオードを有する２トランス型ＤＣ−ＤＣコンバータ。
3. 請求項２記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   前記第１交直変換回路は、
   スイッチＱ１と並列接続されたダイオードを有する２トランス型ＤＣ−ＤＣコンバータ。
4. 請求項１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   直流端子Ｔｅｄｃ１、Ｔｅｄｃ２間の直流電圧は、
   直流端子Ｔｅｄｃ３、Ｔｅｄｃ４間の直流電圧よりも高電圧である２トランス型ＤＣ−ＤＣコンバータ。
5. 請求項１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   直流端子Ｔｅｄｃ１、Ｔｅｄｃ２間の直流電圧は、
   直流端子Ｔｅｄｃ３、Ｔｅｄｃ４間の直流電圧よりも低電圧である２トランス型ＤＣ−ＤＣコンバータ。
6. 請求項１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   前記第１交直変換回路は、
   直流端子Ｔｅｄｃ１、Ｔｅｄｃ２間に印加される直流電力を交流電力に変換するインバータ回路をなし、
   前記第２交直変換回路は、
   直流端子Ｔｅｄｃ３、Ｔｅｄｃ４間に直流電力を出力する整流回路をなす２トランス型ＤＣ−ＤＣコンバータ。
7. 請求項６記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   前記第２交直変換回路は、
   電流平滑コンデンサを含み、電流平滑回路用のチョークコイル素子を含まない平滑回路を通じて外部に直流電力を出力する２トランス型ＤＣ−ＤＣコンバータ。
8. 請求項６記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   前記第２交直変換回路は、
   スイッチＱ１と同期動作するスイッチＱ３と、スイッチＱ２と同期動作するスイッチＱ４とを有する同期整流回路からなる２トランス型ＤＣ−ＤＣコンバータ。
9. 請求項１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
   前記第２交直変換回路は、
   直流端子Ｔｅｄｃ３、Ｔｅｄｃ４間に印加される直流電力を交流電力に変換するインバータ回路をなし、
   前記第１交直変換回路は、
   直流端子Ｔｅｄｃ１、Ｔｅｄｃ２間に直流電力を出力する整流回路をなす２トランス型ＤＣ−ＤＣコンバータ。
10. 請求項１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    スイッチＱ１を所定周期及び所定のデューティ比Ｄにて断続させ、スイッチＱ２を前記所定周期及び所定のデューティ比（１−Ｄ）にて断続させる制御回路部を有する２トランス型ＤＣ−ＤＣコンバータ。
11. 請求項１０記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記制御回路部は、
    出力リップルが所定以下となるデューティ比Ｄの範囲内でデューティ比Ｄを調整して送電電力量を調整する２トランス型ＤＣ−ＤＣコンバータ。
12. 請求項１１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記制御回路部は、
    デューティ比Ｄを５０％以下に設定する２トランス型ＤＣ−ＤＣコンバータ。
13. 請求項１１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記制御回路部は、
    デューティ比Ｄを５０％以上に設定する２トランス型ＤＣ−ＤＣコンバータ。
14. 請求項１０記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記制御回路部は、
    デューティ比Ｄの変更により電力の送電方向を変更する２トランス型ＤＣ−ＤＣコンバータ。
15. 請求項１乃至１４のいずれか記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記スイッチＱ１と前記スイッチＱ２とは、所定のデッドタイムを有して相補的に断続される２トランス型ＤＣ−ＤＣコンバータ。
16. 請求項１記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    外部電源から印加される直流電圧の大きさを変更して前記直流端子Ｔｅｄｃ１、Ｔｅｄｃ２の間に印加する電圧変更回路と、
    前記２トランス型ＤＣ−ＤＣコンバータの状態又は前記外部電源の状態に応じて前記電圧変更回路から前記直流端子Ｔｅｄｃ１、Ｔｅｄｃ２の間に印加する直流電圧の大きさを変更するコントローラと、
    を備える２トランス型ＤＣ−ＤＣコンバータ。
17. 請求項１６記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記コントローラは、前記スイッチＱ１のデューティ比が所定値よりも大きい場合に前記電圧変更回路の出力電圧を増大させ、前記スイッチＱ１のデューティ比が所定値よりも小さい場合に前記電圧変更回路の出力電圧を減少させる２トランス型ＤＣ−ＤＣコンバータ。
18. 請求項１６記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記電圧変更回路は、昇圧チョッパ回路からなる２トランス型ＤＣ−ＤＣコンバータ。
19. 請求項１８記載の２トランス型ＤＣ−ＤＣコンバータにおいて、
    前記昇圧チョッパ回路の磁気エネルギー蓄積用スイッチＱ５は、スイッチＱ１と同一のキャリヤ周波数にてPWM制御され、
    前記磁気エネルギー蓄積用スイッチＱ５のオフ期間と前記スイッチＱ１のオン期間との重複期間は、前記磁気エネルギー蓄積用スイッチＱ５のオン期間と前記スイッチＱ１のオン期間との重複期間よりも長く設定される２トランス型ＤＣ−ＤＣコンバータ。