JP2010068701A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】簡単な構成で効率を向上させ、小型化、コスト減に寄与する。
【解決手段】直流電圧源１０に直列に接続され、出力電圧に応じた比率で交互にオンオフ制御される交互にオンオフ制御されるハイサイド及びローサイドのスイッチング素子１１，１２と、ローサイドスイッチング素子１２の両端間に一次巻線が接続されるトランス１５と、ローサイドスイッチング素子１２に対してトランスの一次巻線と直列に接続される直流カット用コンデンサ１３と、トランス１５の二次巻線の順方向出力を整流する整流素子１６及び逆方向出力を整流する整流素子１７とを備える整流回路と、整流回路の出力を出力平滑用のチョークコイル１４及びコンデンサ１８による平滑回路とを具備し、入力電圧をＶin、出力電圧をＶout、時比率Ｄ、前記トランスの１次巻数／２次巻数をｎとしたとき、Ｖout＝Ｄ×（１−Ｄ)×Ｖin／ｎとなる基本式が成立する。
【選択図】 図１

Description

本発明は、例えば商用電源をＤＣ化させて＋３．３Ｖに電圧変換させるような降圧比の大きいＤＣ−ＤＣコンバータに関する。

トランスを用いた降圧型のＤＣ−ＤＣコンバータは、その基本式が入力電圧をＶin、出力電圧をＶout、時比率Ｄ、トランスの１次巻数／２次巻数＝ｎとしたとき、Ｖout＝Ｄ×Ｖin／ｎで表される。

このようなＤＣ−ＤＣコンバータでは、降圧比を大きくすると、トランスの巻数比が高くなり、巻数を多く巻かなければならない。巻数が多いと、周波数特性が劣化してしまうため、高周波数化すなわち小型化が困難であった。よって、一般的には、一旦中間電圧に降圧し、再度降圧する方式（ＰＯＬ：Point of Load）が採用されている。但し、このＰＯＬ方式では、ＤＣ−ＤＣコンバータが２段以上挿入されることとなり、効率の低下、部品点数増加等の問題が生じている。

ここで、特許文献１，２に、降圧比の大きいＤＣ−ＤＣコンバータにおいて、高効率でかつノイズの少ない回路方式が提案されている。但し、特許文献１の回路方式では、２つのトランスを使用しており、コストアップにつながる。また、特許文献２の回路方式では、絶縁型のコンバータには適用できない。また、ローサイドスイッチがオフの期間にメイン電流はトランスを介して１次側に流れるため、導通損失が増加し効率低下につながる。
特開２００８−０５４３７８号公報 特開２００８−０７２８３４号公報。

上記のように従来のＤＣ−ＤＣコンバータでは、降圧比を高くすると、小型化が困難であり、効率低下、部品点数増加等が問題となる。

本発明の目的は、上記の問題を解決し、比較的簡単な構成で効率を向上させることができ、小型化、コスト減に寄与することのできるＤＣ−ＤＣコンバータを提供することを目的とする。

上記目的を達成するために本発明に係るＤＣ−ＤＣコンバータは、直流電圧源から供給される入力電圧を電圧変換して直流電圧を出力するＤＣ−ＤＣコンバータにおいて、前記直流電圧源に直列に接続され、出力電圧に応じた比率で交互にオンオフ制御されるハイサイドスイッチング素子及びローサイドスイッチング素子と、前記ローサイドスイッチング素子の両端間に一次巻線が接続されるトランスと、前記ローサイドスイッチング素子に対して前記トランスの一次巻線と直列に接続され、直流成分をカットする第１のコンデンサと、前記トランスの二次巻線に接続され、前記二次巻線の順方向出力を整流する第１の整流素子及び前記二次巻線の逆方向出力を整流する第２の整流素子とを備える整流回路と、前記整流回路の出力をチョークコイル及び第２のコンデンサによるフィルタによって平滑出力する平滑回路とを具備し、入力電圧をＶin、出力電圧をＶout、時比率Ｄ、前記トランスの１次巻数／２次巻数をｎとしたとき、
Ｖout＝Ｄ×（１−Ｄ)×Ｖin／ｎ
となる基本式が成立することを特徴とする。

本発明の基本式は、特許文献１と同じくＶout＝Ｄ×（１−Ｄ)×Ｖin／ｎとなるが、出力平滑用のチョークコイルを用いることによってトランスは１つとなり、コスト低減が図れる。また、ローサイドスイッチング素子がオンの時に出力電流が出力平滑用のチョークコイルおよび整流素子に流れ、１次側はトランスのオン時の電流及び励磁電流しか流れないため、導通損失は減少し、効率の向上が図れる。

以上のように構成したことにより、本発明によれば、比較的簡単な構成で効率を向上させることができ、小型化、コスト減に寄与することのできるＤＣ−ＤＣコンバータを提供することができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

図１は本発明に係るＤＣ−ＤＣコンバータの一実施形態を示す回路図である。図１において、ＤＣ−ＤＣコンバータ１００は、入力電圧源１０で発生される直流電圧Ｖinを入力して直列に接続されたハイサイドのスイッチング素子１１とローサイドのスイッチング素子１２の両端に印加する。ローサイド側のスイッチング素子１２の両端には直流カット用コンデンサ１３及びトランス１５の一次巻線が直列に接続される。

トランス１５は巻数比がｎ：１で、二次巻線の両端は、順方向配置の整流素子（例えばダイオード）１６、逆方向配置の整流素子（例えばダイオード）１７による全波整流回路、出力平滑用チョークコイル（以下、インダクタ）１４及び出力平滑用コンデンサ１８によるフィルタ回路を介して出力端子１９に接続される。

ここで、上記スイッチング素子１１，１２は例えばＦＥＴ（電界効果トランジスタ）で構成され、それぞれ駆動電圧（ＤＲＶ）Ａ，Ｂによって個別にスイッチング制御されるものとする。これらの駆動電圧Ａ，Ｂは、両素子１１，１２の同時導通を防止すると共に、ゼロ電圧スイッチングを実現するために、オフの期間（デッドタイム期間）以外はどちらかのスイッチが必ずオンするように制御される。

上記構成において、以下にその動作を説明する。なお、説明を簡単にするため、スイッチング素子１１，１２、トランス１５、インダクタ１４の電圧降下、トランス１５、インダクタ１４の漏れインダクタンス、デッドタイムは無視する。

入力電圧をＶin、出力電圧をＶout、コンデンサ１３に印加される電圧をＶc、スイッチング素子１１がオンする期間をｔon、オフする期間をｔoffとし、スイッチング周期をＴsとしたとき、次式が成立する。
Ｔs＝Ｔon＋Ｔoff （１）
このとき、時比率Ｄを次式で定義する。
Ｄ＝Ｔon／Ｔs （２）
トランス１５の１次側の巻数をＮp、２次側をＮsとしたとき、巻数比ｎを下式のように定義する。
ｎ＝Ｎp／Ｎs （３）
このとき、コンデンサ１３に印加される電圧Ｖcは次式で表される。
Ｖc＝ＤＶin （４）
また、トランス１５の２次側に印加される電圧をＶsとすると、Ｖsは下式で表される。
Ｖs＝（Ｖin−ＤＶin）／ｎ （５）
これより、インダクタ１４のインダクタンスをＬ、ｔonの期間にインダクタ１４に流れる電流の変化分をΔＩ1on、ｔoffの期間にインダクタ１４に流れる電流の変化分をΔＩ1offとしたとき、次式が成立する。

ΔＩ1on＝｛（Ｖin−ＤＶin）／ｎ−Ｖout｝×ｔon／Ｌ （６）
ΔＩ1off＝Ｖout×ｔoff／Ｌ （７）
ここで、
ΔＩ1off＝ΔＩ1on （８）
となる電流連続モードの式を（２）式、（７）〜（９）式より求める。
Ｖout＝Ｄ×（１−Ｄ）×Ｖin／ｎ （９）
（９）式は従来の降圧形コンバータ式に（１−Ｄ）が乗算された形となっており、降圧比が従来に比べて大きいことがわかる。また、Ｄ＝０．５のときが最大で、Ｄを０．５より大きくしても小さくしても、出力電圧Ｖoutは小さくなることがわかる。

（１０）式をＤについて解くと、値は２値得られ、０＜Ｄ＜０．５と０．５＜Ｄ＜１のケースに分かれる。

よって、出力電圧を帰還して安定化電源を構成する場合は、０＜Ｄ＜０．５と０．５＜Ｄ＜１のいずれかの範囲で動作させるよう、時比率に制限をかける必要がある。

上記の動作を図２に示す波形図を参照して説明する。尚、図２中、Ｖinは入力電圧、Ｄはデューティ、Ｉoutは出力電流を表す。

図２（ａ），（ｂ）はそれぞれスイッチング素子１１，１２に対する駆動信号（ＤＲＶ）Ａ，Ｂを示しており、各スイッチング素子のオン期間が重ならないゼロ電圧スイッチング処理が行われている。このとき、スイッチング素子１２に係る印加電圧は図２（ｃ）に示すようになる。この結果、コンデンサ１３の印加電圧は、図２（ｄ）に示すように、スイッチング素子１２のオン期間には一定の時定数で上昇し、オフ期間で下降する。但し、ゼロ電圧スイッチング期間は一定である。これに伴い、トランス１５の１次側印加電圧は、図２（ｅ）は段階的に変化し、トランス１５の１次側電流は、図２（ｆ）に示すように連続的に変化するようになる。

一方、スイッチング素子１１，１２によって導出される電流は、それぞれ図２（ｇ），（ｈ）に示すようにオフと同時に瞬断される。しかしながら、この瞬断はコンデンサ１３の充放電によって吸収され、トランス１５を介してインダクタ１３に図２（ｉ）に示すような電流が流れる。このときの整流素子１６，１７の電流は図２（ｊ），（ｋ）に示すように滑らかに変化するようになり、印加電圧も図２（ｌ），（ｍ）に示すように、安定した出願が得られるようになる。

したがって、上記構成によるＤＣ−ＤＣコンバータによれば、１次側で一対のスイッチング素子１１，１２をオンオフさせ、入力電圧とコンデンサ１３に印加された電圧との差分をインダクタ１４およびトランス１５により２次側へ電力を伝送させることにより、通常の降圧形コンバータに（１−Ｄ）を乗算した降圧比の大きいコンバータを構成することが可能となり、効率の向上、部品点数の削減が可能となる。

すなわち、本発明の基本式は、特許文献１と同じくＶout＝Ｄ×（１−Ｄ)×Ｖin／ｎとなるが、出力平滑用チョークコイル（インダクタ）１４を用いることにより、トランスは１つとなり、安価となり、ローサイドスイッチング素子（ＦＥＴ）１２がオン時に出力電流は出力平滑用チョークコイルおよび、整流素子に流れ、１次側はトランスのオン時の電流及び励磁電流しか流れないため、導通損失は減少し、効率の向上が図れる。

なお、この発明は前述した実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。具体的には、ゼロ電圧スイッチングによる損失改善のため、図３に示すようにスイッチング素子１１または１２と並列にコンデンサ２０１を挿入しても同様の効果が得られ、コンデンサ１３とトランス１５の一次巻線との接続の順序を変えて構成しても同様の効果が得られる。また、コンデンサ１３、トランス１５の一次巻線とシリーズに部分共振用のインダクタ２００を挿入しても同様の効果が得られる。

トランス１５は、図示しないが、多出力化のために２巻線以上の構成にしても同様の効果は得られる。また、トランス１５は非絶縁化のため、図４に示すように１巻線のインダクタ３００に置き換えて構成にしても同様の効果は得られる。

トランス１５の一次巻線の片側は入力電圧の正側に接続しても同様の効果が得られる。整流素子１６または１７は極性を逆にすると、出力電圧の極性が変わるだけで、同様な効果が得られる。

また、軽負荷時にはＶout＝Ｄ×（１−Ｄ)×Ｖin／ｎまたはＶout＝Ｄ×（１−Ｄ)×Ｖinが成立しなくなるが、負荷が変わるだけで回路の構成が変わらない場合には、本発明の範囲とする。

その他、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

本発明に係るＤＣ−ＤＣコンバータの一実施形態を示す回路図。 図１に示す実施形態の動作を説明するための各部の出力波形図。 本発明に係るＤＣ−ＤＣコンバータの他の実施形態として、スイッチング損失改善のための構成例を示す回路図。 本発明に係るＤＣ−ＤＣコンバータの他の実施形態として、非絶縁形の場合の構成例を示す回路図。

符号の説明

１００…ＤＣ−ＤＣコンバータ、１０…入力電圧源、１１，１２…スイッチング素子、１３…コンデンサ、１４…インダクタ（出力平滑用チョークコイル）、１５…トランス、１６，１７…整流素子（例えばダイオード）、１８…出力平滑用コンデンサ、１９…出力端子。

Claims (8)

1. 直流電圧源から供給される入力電圧を電圧変換して直流電圧を出力するＤＣ−ＤＣコンバータにおいて、
   前記直流電圧源に直列に接続され、出力電圧に応じた比率で交互にオンオフ制御されるハイサイドスイッチング素子及びローサイドスイッチング素子と、
   前記ローサイドスイッチング素子の両端間に一次巻線が接続されるトランスと、
   前記ローサイドスイッチング素子に対して前記トランスの一次巻線と直列に接続され、直流成分をカットする第１のコンデンサと、
   前記トランスの二次巻線に接続され、前記二次巻線の順方向出力を整流する第１の整流素子及び前記二次巻線の逆方向出力を整流する第２の整流素子とを備える整流回路と、
   前記整流回路の出力をチョークコイル及び第２のコンデンサによるフィルタによって平滑出力する平滑回路と
   を具備し、
   入力電圧をＶin、出力電圧をＶout、時比率Ｄ、前記トランスの１次巻数／２次巻数をｎとしたとき、
   Ｖout＝Ｄ×（１−Ｄ)×Ｖin／ｎ
   となる基本式が成立することを特徴とするＤＣ−ＤＣコンバータ。
2. さらに、前記トランスの一次巻線及び第１のコンデンサと直列に接続される部分共振用のインダクタを備えることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. さらに、前記ローサイドスイッチング素子の両端間に、前記一次巻線及び第１のコンデンサの直列回路と並列に接続される第３のコンデンサを備えることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
4. 前記ハイサイドスイッチング素子、ローサイドスイッチング素子に対し、デッドタイム期間以外はどちらかのスイッチング素子が必ずオンして動作するように制御すること特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
5. 直流電圧源から供給される入力電圧を電圧変換して直流電圧を出力するＤＣ−ＤＣコンバータにおいて、
   前記直流電圧源に直列に接続され、出力電圧に応じた比率で交互にオンオフ制御されるハイサイドスイッチング素子及びローサイドスイッチング素子と、
   前記ローサイドスイッチング素子の両端間に接続される一巻線による第１のインダクタと、
   前記ローサイドスイッチング素子に対して前記第１のインダクタと直列に接続され、直流成分をカットする第１のコンデンサと、
   前記第１のインダクタに接続され、当該インダクタの順方向出力を整流する第１の整流素子及び前記インダクタの逆方向出力を整流する第２の整流素子とを備える整流回路と、
   前記整流回路の出力をチョークコイル及び第２のコンデンサによるフィルタによって平滑出力する平滑回路と
   を具備し、
   入力電圧をＶin、出力電圧をＶout、時比率Ｄとしたとき、
   Ｖout＝Ｄ×（１−Ｄ)×Ｖin
   となる基本式が成立することを特徴とするＤＣ−ＤＣコンバータ。
6. さらに、前記第１のインダクタ及び第１のコンデンサと直列に接続される部分共振用の第２のインダクタを備えることを特徴とする請求項５記載のＤＣ−ＤＣコンバータ。
7. さらに、前記ローサイドスイッチング素子の両端間に、前記第１のインダクタ及び第１のコンデンサの直列回路と並列に接続される第３のコンデンサを備えることを特徴とする請求項５記載のＤＣ−ＤＣコンバータ。
8. 前記ハイサイドスイッチング素子、ローサイドスイッチング素子に対し、デッドタイム期間以外はどちらかのスイッチング素子が必ずオンして動作するように制御すること特徴とする請求項５記載のＤＣ−ＤＣコンバータ。

Images