JP7126701B2 - プッシュプル電圧共振型コンバータ回路 - Google Patents

Description

本発明は、高効率、低ノイズで高周波化にも適し、小型化が容易となり、車載、電子機器全体の小型化、省エネ化に寄与するようなプッシュプル電圧共振型コンバータ回路に関するものである。

スイッチングレギュレータやＤＣ－ＤＣコンバータは、各種電子機器等に搭載され、小型、高効率、低ノイズが求められている。また、近年では電気自動車の実用化と共に車載機器においても小型、高効率、低ノイズのＤＣ－ＤＣコンバータが要求されている。
スイッチングレギュレータや、ＤＣ－ＤＣコンバータにおいて、低ノイズを実現する為には、図４７に示すような出力電圧と基準電圧を誤差増幅器で比較してその出力でトランジスタのオンオフを制御するという非常に効率の悪いリニアレギュレータを用いるか、図１に示すような安定化が困難なプッシュプル型共振型コンバータ回路しかなかった（非特許文献１）。

この図１に示すプッシュプル型電圧共振コンバータ回路は、トランスＴ１の１次巻線インダクタンスとその端子間のコンデンサＣ２によって共振する。この動作波形を図２に示す。Ｑ１とＱ２を交互に共振周波数でＯＮ、ＯＦＦを繰り返すことでそれぞれのドレイン電圧Ｖｄｓ１は、図２（ｂ）に示すように正弦半波となる。そしてその電圧の平均値はＶｉｎとなる。
インダクタＬ１とトランスＴ１の中間タップとの接続側電圧ＶＬ１は、図２（ｂ）で示すように正弦波を全波整流した時の波形である正弦全波の波形となりその平均値はＶｉｎとなる。
この回路は、電圧共振によりＭＯＳ－ＦＥＴからなるスイッチング素子Ｑ１のドレイン電圧Ｖｄｓ１が０Ｖとなったｔ２でＯＮとなり、そのとき他方のＭＯＳ－ＦＥＴからなるスイッチング素子Ｑ２はＯＦＦとなる。トランスＴ１には、電圧共振により正弦波の電圧が発生し、２次巻線にも図２（ａ）のように正弦波の電圧Ｖａｃが誘起する。それをＤ１、Ｄ２で整流し、Ｌ２とＣ３で平滑することで直流電圧を出力することが出来る。また、この回路は、自励コンバータとしても利用され、２次側を整流、平滑せずに、交流正弦波交流のまま、冷陰極間の点灯用に使用されることもある。

絶縁型のコンバータ回路としては、高効率で、低ノイズを実現できるものとしては、図４８に示すようなＬＬＣ共振コンバータ回路があるが、この方式には以下の課題があった。
（１）ＬＬＣ共振コンバータは、図４８に示すＬ１とＣ３で直列共振回路を構成し、スイッチング周波数を共振点から高い方にずらす事で出力を制御している為、リアクタンス負荷となり、それだけでは、スイッチ素子のターンオン時は零電圧スイッチングであるがターンオフ時は完全な零電圧スイッチングにはならない。
その為、Ｌ１とＣ２で構成される並列共振回路による部分共振動作を組み合わせることにより、零電圧スイッチングを実現しているが、部分共振動作で零電圧スイッチングを実現する為に、ハイサイドＭＯＳ－ＦＥＴ１によるスイッチ動作とローサイドＭＯＳ－ＦＥＴ２のスイッチ動作においてごく短時間、両方がＯＦＦとなるデッドタイムを設けることで部分共振動作を行う必要がある。
高周波で動作させる場合、デッドタイムの設定が困難になると想定され、高周波化には適していない。
（２）ＬＬＣ共振コンバータでは、トランスにリーケージインダクタンスを持たせる為、トランスの設計が複雑となり、小型化、高周波化に適していない。
（３）ＬＬＣ共振コンバータは、トランスを使用した絶縁型のコンバータ回路であり、非絶縁型には対応できない。従来の非絶縁型のコンバータでは、高速でスイッチングすることで高効率を実現しているが、低ノイズを実現したものはなかった。
低ノイズを実現するものとしては、図４７に示すようなリニアレギュレータを使用することになるが、スイッチングレギュレータと比較すると効率が低いという課題があった。

発行所 ＣＱ出版株式会社 １９９９年３月１日第１７版発行 「実用電源回路設計ハンドブック」エピローグ電源回路の新しい技術 Ｐ２３３～２３４ 共振型電源とは ・基本的な回路構成 図２２。

本発明が解決しようとする課題は、次の通りである。
（１）共振型コンバータ回路において、周波数変調においても共振を維持し、零電圧スイッチングを行うことで、高効率、かつ低ノイズのＤＣ－ＤＣコンバータを実現すること。
（２）また、ＬＬＣ共振コンバータ回路の場合、直列共振と並列共振による部分共振を組み合わせる為、共振回路の設計が複雑になり、特殊なトランスの使用やゲート駆動波形にデッドタイムを設けることが必要であったが、特殊なトランス等を必要せず、デッドタイムを設定する必要もないことで、高周波化、及び装置の小型化を実現すること。
（３）さらに、トランスを使用しない非絶縁型コンバータ回路においても高効率、低ノイズを実現すること。

本発明は、上述のような課題を解決するためになされたもので、高効率、低ノイズで高周波化にも適し、小型化が容易となり、車載、電子機器全体の小型化、省エネ化に寄与するようなプッシュプル電圧共振型コンバータ回路を提供することを目的とする。

本発明は、プッシュプル型電圧共振コンバータ回路とコンデンサインプット型平滑回路を組み合わせた回路において、駆動周波数を共振周波数に対して変化させることで出力電圧を変化させ、かつ、スイッチング素子は、常に零電圧スイッチングになることを要旨としている。例えば、図６から図２５に示すような回路構成により、出力電圧を制御し、安定化している。
これらの回路における制御回路の構成例が図４３に示され、このときの波形を図３に示している。
また、図４４に示すようにスイッチ素子の零電圧を検出してスイッチ素子をＯＮとすることで図４の波形なり、スイッチ素子に逆方向電流が流れている期間もＯＮすることで低損失となる。また、回路構成によって、絶縁型に限らず非絶縁型も実現できる。これらの図３及び図４において、ｔ＝駆動周波数の周期、Ｔ＝共振周波数の周期である。

さらに、図２６から図３３に示すように整流回路において同期整流を行うスイッチング素子を整流後、一定時間導通を維持することによって共振回路のインダクタ又はトランスを励磁することで共振回路に電力を帰し、共振振幅よりも低い電圧の出力電圧においても零電圧スイッチングを可能とし、広い入出力電圧範囲において、共振動作を可能とする。図４４は、このときの制御回路の構成図である。
また、図３４から図３７に示すように２系統出力にも対応可能であり、さらに、図３８から図４２に示すように励磁電流を制御することで双方向コンバータとしても応用可能である。このときは、図４５に示すように励磁時間を制御する。

作用
プッシュプル型の電圧共振コンバータ回路において、スイッチング周波数を低い方にずらすことによって、両方のスイッチが共にＯＮの状態が出来、この間、共振エネルギーが保持された状態で一時停止していると同時に、励磁による共振エネルギーの補充が行われる。
これによって、共振の振幅を大きく可変でき、フィードバック制御によってＤＣ-ＤＣコンバータとして安定化することが可能になる。
図３、図４がこのときの動作波形である。
共振回路は図５に示すように一定期間ショートすることで周波数が変化しても共振を維持する。また、整流素子にスイッチ素子を使用することで、同期整流と共に、同期整流終了後、導通期間を延長することで励磁を行い、共振回路へエネルギーを供給することが可能となる。
このことは、入出力電圧条件が変化しても零電圧スイッチングを行うのに十分な共振を維持することができる。さらに、導通期間を大きくすることで、整流により受け取る電力よりも大きな電力を励磁することにより電力を供給することも可能となるので、双方向コンバータとして機能させることが可能である。図２６は、このときの動作波形を示す。

以上の動作において、常に共振による零電圧スイッチングが可能となる。零電圧スイッチングが実現することで、スイッチング損失の無い高効率のスイッチングが実現し、同時にスイッチングノイズも極めて小さく、高効率、低ノイズのＤＣ-ＤＣコンバータを実現することが出来る。また、これは、絶縁型のＤＣ-ＤＣコンバータに限らず、非絶縁型においても同様である。
本発明では、特殊なトランスを用いる必要は無く、シンプルな部品で構成できる為、小型化、高周波化も容易になる。さらに、それぞれの半サイクルの時間を別々に制御することで、２出力のＤＣ-ＤＣコンバータとして構成することができる。

図４２までの実施例におけるプッシュプル型電圧共振コンバータ回路は、トランス又はインダクタとスイッチ素子が直列接続された２組の回路が並列接続され、それぞれの中点同士を共振コンデンサで接続することで、インダクタとコンデンサ間で共振を行っている。このように２つのトランス又は２つのインダクタを使用したものは、それぞれのトランス又はインダクタと共振用のコンデンサで共振回路を構成しているので、共振用コンデンサを共用して２つの共振回路が存在し、プッシュプルの動作に同期して一方が励磁によりエネルギーを蓄えているときに、他方は共振しており、半サイクルごとに交互に励磁と共振を繰り返している。

図５０以下に示す回路構成では、２組の回路から１組の回路のトランス又はインダクタを削除した場合、削除したインダクタ又はトランスへの励磁によるエネルギーの注入も、また、整流器を通してエネルギーを取り出すこともできないが、残った１つのトランス又はインダクタンスについては、スイッチ素子Ｑ１に加えて、共振を行うためのもう一方のスイッチ素子Ｑ２があれば、励磁によるエネルギーの注入も、また、エネルギーを取り出すことも可能である。これらの例を図５０～図６５までに示している。

請求項１記載の発明は、図２７に示す通り、入力端子＋ＶｉｎとトランスＴ１の１次巻き線の中間端子間にインダクタＬ１を接続し、前記トランスＴ１の１次巻き線の両端子とＧＮＤ端子間に、それぞれスイッチ素子Ｑ１とＱ２を接続し、前記トランスＴ１の１次巻き線の両端子間に共振用コンデンサＣ２を接続し、前記トランスＴ１の２次巻線の両端子と出力端子＋Ｖｏｕｔ間に、それぞれ整流用ＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ３からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を可変することを可能にしたプッシュプル電圧共振型コンバ－タ回路である。

請求項２記載の発明は、図２８に示す通り、入力端子＋Ｖｉｎに一方のトランスＴ１と他方のトランスＴ２のそれぞれの１次巻き線の一方端を接続し、前記一方のトランスＴ１の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ１を接続し、前記他方のトランスＴ２の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ２を接続し、前記一方のトランスＴ１の１次巻き線の他方端と前記他方のトランスＴ２の１次巻き線の他方端の間に共振用のコンデンサＣ２を接続して共振回路１０を構成し、前記トランスＴ１とＴ２の２次巻線のそれぞれの一方端間を接続して出力端子＋Ｖｏｕｔに接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子の間に、コンデンサＣ３を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を構成し、前記トランスＴ１とＴ２の２次巻線のそれぞれの他方端とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を可変することを可能にしたプッシュプル電圧共振型コンバ－タ回路である。

請求項３記載の発明は、図２９に示す通り、入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路とインダクタＬ２とスイッチ素子Ｑ２の直列回路を互いに並列に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と前記インダクタＬ２とスイッチ素子Ｑ２の接続点の間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔとの間に整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記インダクタＬ２とスイッチ素子Ｑ２の接続点と出力端子＋Ｖｏｕｔとの間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式の出力整流平滑回路１１を構成し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧より高く可変することを可能にした昇圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項４記載の発明は、図３０に示す通り、入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２との直列回路を互いに並列に接続し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２との接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点とＧＮＤ端子間に整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記スイッチ素子Ｑ２とインダクタＬ２との接続点間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧より低く可変することを可能にした降圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項５記載の発明は、図３１に示す通り、入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に接続し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２との接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と出力端子－Ｖｏｕｔ間に整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記スイッチ素子Ｑ２と前記インダクタＬ２との接続点と前記出力端子－Ｖｏｕｔ間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式の出力整流平滑回路１１を構成し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧に反転して出力することを可能にした反転型のプッシュプル電圧共振型コンバ－タ回路である。

請求項６記載の発明は、図３２に示す通り、前段に、入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路とインダクタＬ２とスイッチ素子Ｑ２の直列回路を並列に接続し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と、前記インダクタＬ２と前記スイッチ素子Ｑ２の接続点との間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と、前記インダクタＬ２と前記スイッチ素子Ｑ２の接続点とを直接、整流用ＭＯＳ－ＦＥＴＱ３とＱ４とコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１に接続して昇圧型回路を構成し、
後段に、前記出力整流平滑回路１１の前記コンデンサＣ３と出力端子＋Ｖｏｕｔの間に、スイッチ素子Ｑ５とインダクタＬ３の直列回路と、スイッチ素子Ｑ６とインダクタＬ４の直列回路を互いに並列に配置し、前記スイッチ素子Ｑ５と前記インダクタＬ３との接続点と前記スイッチ素子Ｑ６と前記インダクタＬ４の接続点間にコンデンサＣ４を接続して共振回路１０を構成し、前記スイッチ素子Ｑ５と前記インダクタＬ３の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ７を配置し、前記スイッチ素子Ｑ６と前記インダクタＬ４の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ８を配置し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ５を接続して降圧型回路を構成し、
前記昇圧型回路における前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ａを接続し、前記降圧型回路における前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ｂを接続し、
前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７Ａと零電圧検出駆動回路１７Ｂに接続し、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を常時オンとし、前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、
前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を常時オフとし、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項７記載の発明は、図３３に示す通り、前段に、入力端子＋Ｖｉｎに、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２の直列回路を並列に接続し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点の間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点とＧＮＤ端子間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８Ａを接続して降圧型回路を構成し、
後段に、前記インダクタＬ１とＬ２を共用し、前記インダクタＬ１の他端と出力端子＋Ｖｏｕｔの間に整流用ＭＯＳ－ＦＥＴＱ７を接続するとともに、前記インダクタＬ２の他端と前記出力端子＋Ｖｏｕｔの間に整流用ＭＯＳ－ＦＥＴＱ８を接続し、前記インダクタＬ１と前記整流用ＭＯＳ－ＦＥＴＱ７の接続点と前記インダクタＬ２と前記整流用ＭＯＳ－ＦＥＴＱ８の接続点間にコンデンサＣ３を接続して共振回路１０を構成し、前記インダクタＬ１の他端と前記ＧＮＤ端子間にスイッチ素子Ｑ５を接続するとともに、前記インダクタＬ２の他端と前記ＧＮＤ端子間にスイッチ素子Ｑ６を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ４を接続してコンデンサインプット方式の出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８Ｂを接続して降圧型回路を構成し、
前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７Ａと零電圧検出駆動回路１７Ｂを接続し、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を常時オフとし、前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、
前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を常時オンとし、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項８記載の発明は、図５４に示す通り、入力端子＋ＶｉｎにトランスＴ１の１次巻き線の一方の端子を接続し、前記トランスＴ１の１次巻き線の他方の端子とＧＮＤ端子間に、スイッチ素子Ｑ１を接続し、このスイッチ素子Ｑ１と並列に、共振用のコンデンサＣ２とスイッチ素子Ｑ２の直列回路を接続して共振回路１０を構成し、前記トランスＴ１の２次巻き線の一方の端子と出力端子＋Ｖｏｕｔの間に、コンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１を接続し、前記トランスＴ１の２次巻き線の他方の端子とＧＮＤ端子の間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、この整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御型のプッシュプル電圧共振型コンバ－タ回路である。

請求項９記載の発明は、図５５に示す通り、入力端子－ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路１７を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項１０記載の発明は、図５６に示す通り、入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記インダクタＬ１と前記出力端子＋Ｖｏｕｔ間に、コンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路１７を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項１１記載の発明は、図５７に示す通り、入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を構成し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路１７を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御反転型のプッシュプル電圧共振型コンバ－タ回路である。

請求項１２記載の発明は、図５８に示す通り、前段に、入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と前記ＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３とコンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ａを接続し、前記スイッチ素子Ｑ１、Ｑ２に出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を介して零電圧検出駆動回路１７Ａを接続して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型回路を構成し、
後段に、前記整流用ＭＯＳ－ＦＥＴＱ３と前記コンデンサＣ３の接続点と出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ５とインダクタＬ３の直列回路を接続し、前記スイッチ素子Ｑ５と並列に、スイッチ素子Ｑ６とコンデンサＣ４の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ５と前記インダクタＬ３の接続点と前記ＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記インダクタＬ３と前記出力端子＋Ｖｏｕｔ間に、コンデンサインプット方式で整流、平滑するコンデンサＣ５からなる出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ７に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ｂを接続し、前記スイッチ素子Ｑ５、Ｑ６に前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を介して零電圧検出駆動回路１７Ｂに接続して前記スイッチ素子Ｑ５、Ｑ６を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型回路を構成した
ことを特徴とするプッシュプル電圧共振型コンバ－タ回路である。

請求項１３記載の発明は、図５９に示す通り、前段に、入力端子＋ＶｉｎとインダクタＬ１の一端の間に、スイッチ素子Ｑ１を接続し、このスイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、この整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ａを接続し、前記スイッチ素子Ｑ１とＱ２に、出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を介して零電圧検出駆動回路１７Ａを接続して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型とし、
後段に、前記インダクタＬ１の他端と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記インダクタＬ１の他端と前記ＧＮＤ端子の間に、スイッチ素子Ｑ５を接続し、このスイッチ素子Ｑ５と並列にコンデンサインプット方式で整流、平滑するコンデンサＣ３とスイッチ素子Ｑ６の直列回路を接続し、前記整流用ＭＯＳ－ＦＥＴＱ７に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ｂを接続し、前記スイッチ素子Ｑ５とＱ６に、前記出力端子＋Ｖｏｕｔから前記誤差増幅器１３と前記周波数変調回路１４を介して零電圧検出駆動回路１７Ｂを接続して前記スイッチ素子Ｑ５、Ｑ６を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型とし
たことを特徴とするプッシュプル電圧共振型コンバ－タ回路である。

請求項１４記載の発明は、図３４に示す通り、入力端子＋Ｖｉｎを２つのトランスＴ１とＴ２の１次巻き線のそれぞれの一方の端子に接続し、前記一方のトランスＴ１の１次巻き線の他方の端子とスイッチ素子Ｑ１の直列回路の接続点と、他方のトランスＴ２の１次巻き線の他方の端子とスイッチ素子Ｑ２の直列回路の接続点との間に共振用のコンデンサＣ２を接続して共振回路１０を構成し、前記２つのトランスＴ１とＴ２の２次巻線のそれぞれの一方の端子を、それぞれ２つの出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２に接続するとともに、それぞれコンデンサＣ３とＣ４からなるコンデンサインプット方式の出力整流平滑回路に接続し、前記２つのトランスＴ１とＴ２のそれぞれの他方の出力端子に、それぞれ整流用ＭＯＳ－ＦＥＴからなる整流素子Ｑ３とＱ４を接続し、前記スイッチ素子Ｑ１とＱ２に、零電圧検出駆動回路１７を接続し、前記それぞれの整流用ＭＯＳ－ＦＥＴからなる整流素子Ｑ３とＱ４に整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記２つのそれぞれの出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２からそれぞれ誤差増幅器１３Ａと１３Ｂと周波数変調回路１４を介して、前記零電圧検出駆動回路１７にて前記スイッチ素子Ｑ１とＱ２に、前記共振回路１０の共振周波数よりも低い駆動周波数で交互に駆動することにより、前記駆動周波数に対応して出力電圧を可変することを可能としたことを特徴とする２出力同期整流励磁制御のプッシュプル電圧共振型コンバ－タ回路である。

請求項１５記載の発明は、図３５に示す通り、入力端子＋Ｖｉｎに、２つのインダクタＬ１とＬ２のそれぞれの一方の端子に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と、前記インダクタＬ２とスイッチ素子Ｑ２の接続点との間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点に、ＭＯＳ－ＦＥＴからなる整流素子Ｑ３とコンデンサＣ３からなる出力整流平滑回路１１を介して一方の出力端子＋Ｖｏｕｔ１に接続し、前記インダクタＬ２とスイッチ素子Ｑ２の接続点に、ＭＯＳ－ＦＥＴからなる整流素子Ｑ４とコンデンサＣ４からなる出力整流平滑回路１１を介して他方の出力端子＋Ｖｏｕｔ２に接続し、前記整流素子Ｑ３とＱ４を整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８でタイミング制御を行い、前記出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２のいずれかからの出力を、それぞれの誤差増幅器１３Ａと１３Ｂから周波数変調回路１４と零電圧検出駆動回路１７を経て帰還して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な２出力同期整流励磁制御昇圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項１６記載の発明は、図３６に示す通り、入力端子＋Ｖｉｎと一方の出力端子＋Ｖｏｕｔ１間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記入力端子＋Ｖｉｎと他方の出力端子＋Ｖｏｕｔ２間に、スイッチ素子Ｑ２とインダクタＬ２の直列回路を接続し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ３を配置し、前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点と前記ＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ４を配置し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に、タイミング制御を行う整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記インダクタＬ１と前記一方の出力端子＋Ｖｏｕｔ１間にコンデンサＣ３を配置してコンデンサインプット方式の出力整流平滑回路１１を接続し、前記インダクタＬ２と前記他方の出力端子＋Ｖｏｕｔ２間にコンデンサＣ４を配置してコンデンサインプット方式の出力整流平滑回路１１を接続し、前記出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２のいずれかからの出力を、それぞれの誤差増幅器１３Ａと１３Ｂから周波数変調回路１４と零電圧検出駆動回路１７を経て帰還して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な２出力同期整流励磁制御降圧型のプッシュプル電圧共振型コンバ－タ回路である。

請求項１７記載の発明は、図３７に示す通り、入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に接続し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点に整流用ＭＯＳ－ＦＥＴＱ３とコンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３を介して一方の出力端子＋Ｖｏｕｔ１に接続し、前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点に整流用ＭＯＳ－ＦＥＴＱ４とコンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３４介して他方の出力端子＋Ｖｏｕｔ２に接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４にタイミング制御を行う整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２のいずれかからの出力を、それぞれの誤差増幅器１３Ａと１３Ｂから周波数変調回路１４と零電圧検出駆動回路１７を経て帰還して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な２出力同期整流励磁制御反転型のプッシュプル電圧共振型コンバ－タ回路である。

請求項１８記載の発明は、図３８に示す通り、入力端子＋ＶｉｎとＧＮＤ間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路と、インダクタＬ２とスイッチ素子Ｑ２の直列回路を互いに並列に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と、前記インダクタＬ２とスイッチ素子Ｑ２の接続点との間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記インダクタＬ２とスイッチ素子Ｑ２の接続点と前記出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした昇圧型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項１９記載の発明は、図３９に示す通り、入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔの間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路と、スイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に配置し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ３を配置し、前記スイッチ素子Ｑ２とインダクタＬ２の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ４を配置し、前記インダクタＬ１と前記インダクタＬ２の他端側と前記出力端子＋Ｖｏｕｔの間にコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした降圧型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２０記載の発明は、図４０に示す通り、入力端子＋ＶｉｎとＧＮＤ端子の間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路と、スイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に配置し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２の接続点のそれぞれから整流用ＭＯＳ－ＦＥＴＱ３と整流用ＭＯＳ－ＦＥＴＱ４を介在し、かつ、コンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３を介して出力端子＋Ｖｏｕｔに接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした反転型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２１記載の発明は、図４１に示す通り、入力端子＋ＶｉｎとトランスＴ１の１次巻き線の中間端子間にインダクタＬ１を接続し、前記トランスＴ１の１次巻き線の両端子とＧＮＤ端子間に、それぞれスイッチ素子Ｑ１とＱ２を接続し、前記トランスＴ１の１次巻き線の両端子間に共振用コンデンサＣ２を接続し、前記トランスＴ１の２次巻線側の両端子と出力端子＋Ｖｏｕｔ間に、それぞれ整流用ＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ３からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした絶縁型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２２記載の発明は、図４２に示す通り、入力端子＋Ｖｉｎに一方のトランスＴ１と他方のトランスＴ２のそれぞれの１次巻き線の一方端を接続し、前記一方のトランスＴ１の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ１を接続し、前記他方のトランスＴ２の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ２を接続し、前記一方のトランスＴ１の１次巻き線の他方端と前記他方のトランスＴ２の１次巻き線の他方端の間に共振用のコンデンサＣ２を接続して共振回路１０を構成し、前記トランスＴ１とＴ２の２次巻線のそれぞれの一方端間を接続して出力端子＋Ｖｏｕｔとの間に、コンデンサＣ３からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記トランスＴ１とＴ２の２次巻線のそれぞれの他方端とＧＮＤ間にＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした絶縁型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２３記載の発明は、図６０に示す通り、入力端子＋ＶｉｎとＧＮＤ間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、コンデンサＣ２とスイッチ素子Ｑ２の直列回路を並列に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記コンデンサＣ２とスイッチ素子Ｑ２の接続点と前記出力端子＋Ｖｏｕｔの間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２に接続して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記入力端子＋Ｖｉｎからの電力伝送と、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７ｂを介して前記スイッチ素子Ｑ３とＱ４に接続して前記スイッチ素子Ｑ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送との逆方向の電力伝送を可能とした昇圧型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２４記載の発明は、図６１に示す通り、入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔの間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の一方の端子との接続点とＧＮＤ端子間に整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記コンデンサＣ２とスイッチ素子Ｑ２の接続点とＧＮＤ端子の間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記インダクタＬ１の他方の端子と出力端子＋Ｖｏｕｔの間に、コンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記入力端子＋Ｖｉｎからの電力伝送と前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ｂを介して前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送と前記出力端子＋Ｖｏｕｔからの逆方向の電力伝送を可能とした降圧型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２５記載の発明は、図６２に示す通り、入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記スイッチ素子Ｑ２とコンデンサＣ２の接続点と出力端子＋Ｖｏｕｔの間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ｂを介して前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送と前記出力端子＋Ｖｏｕｔからの電力伝送の逆方向の電力伝送を可能とした反転型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２６記載の発明は、図６３に示す通り、入力端子＋ＶｉｎにトランスＴ１の１次巻き線の一方端子を接続し、前記トランスＴ１の１次巻き線の他方端子とＧＮＤ端子間に、スイッチ素子Ｑ１を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２と共振用のコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記トランスＴ１の２次巻き線の一方端子にコンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１と出力端子＋Ｖｏｕｔを接続し、前記トランスＴ１の２次巻き線の他方端子とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、この整流用ＭＯＳ－ＦＥＴＱ３と並列に、必要に応じて前記コンデンサＣ２とスイッチ素子Ｑ２に代えて又は前記コンデンサＣ２とスイッチ素子Ｑ２とともにコンデンサＣ４と整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ｂを介して前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送と前記出力端子＋Ｖｏｕｔからの電力伝送の逆方向の電力伝送を可能とした絶縁型双方向プッシュプル電圧共振型コンバ－タ回路である。

請求項２７記載の発明は、図６４に示す通り、前段に、入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、このスイッチ素子Ｑ１と並列に、コンデンサＣ２とスイッチ素子Ｑ２の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１に接続し、前記コンデンサＣ２とスイッチ素子Ｑ２の接続点と前記整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３との接続点に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続して昇圧型回路を構成し、
後段に、前記昇圧型回路側の整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３との接続点と出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ５とインダクタＬ３の直列回路を接続し、前記スイッチ素子Ｑ５と並列に、スイッチ素子Ｑ６とコンデンサＣ４の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ５とインダクタＬ３の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記スイッチ素子Ｑ６とコンデンサＣ４の接続点とＧＮＤ端子間に、必要に応じて前記スイッチ素子Ｑ６に代えて又は前記スイッチ素子Ｑ６とともに整流用ＭＯＳ－ＦＥＴＱ８を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ５からなるコンデンサインプット方式の出力整流平滑回路１１に接続して降圧型回路を構成し、
前記出力端子＋Ｖｏｕｔから誤差増幅器１３と双方向制御・周波数変調回路１９を介して前記スイッチ素子Ｑ１とＱ２に接続した零電圧検出駆動回路１７Ａ１、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に接続した零電圧検出駆動回路１７Ａ２、前記スイッチ素子Ｑ５とＱ６に接続した零電圧検出駆動回路１７Ｂ１及び前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に接続した零電圧検出駆動回路１７Ｂ２を制御して前記スイッチ素子Ｑ５及びＱ６を常時オンとし、スイッチ素子Ｑ１及びＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、前記スイッチ素子Ｑ１及びＱ２を常時オフとし、スイッチ素子Ｑ３及びＱ４を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ－タ回路である。

請求項２８記載の発明は、図６５に示す通り、前段に、入力端子＋ＶｉｎとインダクタＬ１の一方の端子間に、スイッチ素子Ｑ１を接続し、このスイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記スイッチ素子Ｑ２とコンデンサＣ２の接続点とＧＮＤ端子間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続して降圧型回路を構成し、
後段に、前記インダクタＬ１の他方の端子とＧＮＤ間に、スイッチ素子Ｑ５を接続し、このスイッチ素子Ｑ５と並列に、スイッチ素子Ｑ６とコンデンサＣ３の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１の他方の端子と出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記スイッチ素子Ｑ６とコンデンサＣ３の接続点と出力端子＋Ｖｏｕｔ間に、必要に応じて前記スイッチ素子Ｑ６に代えて又は前記スイッチ素子Ｑ６とともに整流用ＭＯＳ－ＦＥＴＱ８を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ４からなるコンデンサインプット方式の出力整流平滑回路１１に接続して降圧型回路を構成し、
前記出力端子＋Ｖｏｕｔから誤差増幅器１３と双方向制御・周波数変調回路１９を介して前記スイッチ素子Ｑ１とＱ２に接続した零電圧検出駆動回路１７Ａ１、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に接続した零電圧検出駆動回路１７Ａ２、前記スイッチ素子Ｑ５とＱ６に接続した零電圧検出駆動回路１７Ｂ１及び前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に接続した零電圧検出駆動回路１７Ｂ２を制御して前記スイッチ素子Ｑ５及びＱ６を常時オフとし、スイッチ素子Ｑ１及びＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、前記スイッチ素子Ｑ１及びＱ２を常時オンとし、スイッチ素子Ｑ３及びＱ４を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ－タ回路である。

本発明は、上述のように構成したので、以下の効果を有する。
（１）零電圧スイッチングを実現することで、スイッチング損失の無い高効率のスイッチングが実現し、同時にスイッチングノイズも極めて小さく、高効率、低ノイズのＤＣ-ＤＣコンバータを実現することが出来る。また、これは、絶縁型のＤＣ-ＤＣコンバータに限らず、非絶縁型ＤＣ-ＤＣコンバータにおいても同様に可能である。
（２）本発明では、特殊なトランスを用いる必要は無く、シンプルな部品で構成できる為、小型化、高周波化も容易になる。
（３）さらに、２出力のＤＣ-ＤＣコンバータとして構成することも可能である。
（４）また、さらに、出力側から入力側への電力伝送も可能となるので双方向コンバータにも実現可能である。
（５）以上の結果、絶縁、非絶縁に限らず、ＤＣ-ＤＣコンバータの高効率、低ノイズで高周波化、小型化が容易になる。

従来のプッシュプル型電圧共振コンバータ回路を示す電気回路図である。 従来のプッシュプル型電圧コンバータ回路の動作波形図である。 プッシュプル型電圧共振コンバータ回路において、駆動周波数が共振周波数よりも低い場合の動作波形図である。 プッシュプル型電圧共振コンバータ回路において、駆動周波数が共振周波数よりも低い場合で、かつ、ドレイン電圧Ｖｄｓが０Ｖになったタイミングでゲート電圧ＶｇｓをＨとした場合の動作波形図である。 （ａ）は、ＬＣ並列共振回路の回路図、（ｂ）は、ＳＷが常にＯＦＦの場合の波形図、（ｃ）は、共振電圧が零電圧となるタイミングでＳＷをＯＮとした場合の電圧と電流の動作波形図である。 本発明によるプッシュプル型電圧共振コンバータとコンデンサインプット整流平滑回路を組み合わせた実施回路図である。 本発明によるプッシュプル型電圧共振コンバータとコンデンサインプット整流平滑回路を組み合わせ、出力からのフィードバックにより出力電圧の安定化を行うＤＣ－ＤＣコンバータ実施回路図である。 図７におけるインダクタとセンタータップ付トランスと２つのインダクタを、センタータップの無いトランスに置き換えた本発明によるＤＣ－ＤＣコンバータ実施回路図である。 図８におけるＬ１とＱ１の直列回路とＬ２とＱ２の直列回路が並列に接続された構成を、Ｌ１とＱ１の直列回路とＬ２とＱ２の直列回路を直列に置き換えた本発明による実施回路図である。 図８におけるＤＣ－ＤＣコンバータの２次平滑回路をブリッジ整流回路にすることで、トランスの１次、２次共にそれぞれひとつの巻き線とした本発明による実施回路図である。 図１０におけるＬ１、Ｌ２をそれぞれ絶縁トランスＴ１、Ｔ２に置き換えて実現した実施回路図である。 図１１におけるＴ１とＱ１の直列回路とＴ２とＱ２の直列回路が並列に接続された構成を、直列に置き換えた本発明による実施回路図である。 プッシュプル型電圧共振コンバータの２次側に構成可能なコンデンサインプット型整流平滑回路の例を示し、（ａ）は、ブリッジ整流平滑回路図、（ｂ）は、倍電圧整流平滑回路図の第１例、（ｃ）は、倍電圧整流平滑回路図の第２例、（ｄ）は、コッククロフト整流平滑回路図である。 絶縁トランスをなくし昇圧型非絶縁コンバータとした本発明によるプッシュプル型電圧共振コンバータ回路図である。 絶縁トランスをなくし降圧型非絶縁コンバータとした本発明によるプッシュプル型電圧共振コンバータ回路図である。 絶縁トランスをなくし反転型非絶縁コンバータとした本発明によるプッシュプル型電圧共振コンバータ回路図である。 昇圧型非絶縁コンバータと降圧型非絶縁コンバータを組み合わせた本発明による昇降圧型非絶縁コンバータ回路図である。 降圧型非絶縁コンバータと昇圧型非絶縁コンバータを組み合わせた本発明による昇降圧型非絶縁コンバータ回路図である。 図７におけるプッシュプル型電圧共振コンバータの２次整流用ダイオードを、ＭＯＳ－ＦＥＴによる同期整流に置き換えた本発明によるプッシュプル型電圧共振コンバータ回路図である。 図１４における昇圧型非絶縁コンバータの整流用ダイオードを、ＭＯＳ－ＦＥＴによる同期整流に置き換えた本発明による昇圧型プッシュプル型電圧共振コンバータ回路図である。 図１５における降圧型非絶縁コンバータの整流用ダイオードを、ＭＯＳ－ＦＥＴによる同期整流に置き換えた本発明による降圧型プッシュプル型電圧共振コンバータ回路図である。 図１６における反転型非絶縁コンバータの整流用ダイオードを、ＭＯＳ－ＦＥＴによる同期整流に置き換えた本発明による反転型プッシュプル型電圧共振コンバータ回路図である。 図１７における昇降圧型非絶縁コンバータの整流用ダイオードを、ＭＯＳ－ＦＥＴによる同期整流に置き換えた本発明による昇降圧型プッシュプル型電圧共振コンバータ回路図である。 図１８における昇降圧型非絶縁コンバータの整流用ダイオードを、ＭＯＳ－ＦＥＴによる同期整流に置き換えた本発明による昇降圧型プッシュプル型電圧共振コンバータ回路図である。 図１１におけるプッシュプル型電圧共振コンバータの整流用ダイオードを、ＭＯＳ－ＦＥＴによる同期整流に置き換えた本発明によるプッシュプル型電圧共振コンバータ回路図である。 励磁制御が無い場合の動作波形図と励磁制御がある場合の動作波形図の例を示すもので、（ａ）は、励磁制御なしで無負荷時、（ｂ）は、励磁制御なしで負荷時、（ｃ）は、励磁制御ありの時、（ｄ）は、励磁制御ありの時である。 図１９におけるプッシュプル型電圧共振コンバータ回路の１次側を零電圧検出駆動回路とし、同期整流部を同期整流と共に励磁制御を加えた本発明による実施回路図である。 図２５におけるプッシュプル型電圧共振コンバータ回路の１次側を零電圧検出駆動回路とし、同期整流部を同期整流と共に励磁制御を加えた実施回路図である。 図２０における昇圧型プッシュプル型電圧共振コンバータ回路に零電圧検出駆動回路と励磁制御を加えた本発明による実施回路図である。 図２１における降圧型プッシュプル型電圧共振コンバータ回路に零電圧検出駆動回路と励磁制御を加えた本発明による実施回路図である。 図２２における反転型プッシュプル型電圧共振コンバータ回路に零電圧検出駆動回路と励磁制御を加えた本発明による実施回路図である。 図２３における昇降圧型プッシュプル型電圧共振コンバータ回路に零電圧検出駆動回路と励磁制御を加えた本発明による実施回路図である。 図２４における昇降圧型プッシュプル型電圧共振コンバータ回路に零電圧検出駆動回路と励磁制御を加えた本発明による実施回路図である。 図２８における電圧共振コンバータを、２系統出力とした実施回路図である。 図２９における昇圧型プッシュプル型電圧共振コンバータ回路を２系統出力とした本発明による実施回路図である。 図３０における降圧型プッシュプル型電圧共振コンバータ回路を２系統出力とした本発明による実施回路図である。 図３１における反転型プッシュプル型電圧共振コンバータ回路を２系統出力とした本発明による実施回路図である。 図２９における昇圧型プッシュプル型電圧共振コンバータ回路を双方向コンバータとした本発明による実施回路図である。 図３０における降圧型プッシュプル型電圧共振コンバータ回路を双方向コンバータとした本発明による実施回路図である。 図３１における反転型プッシュプル型電圧共振コンバータ回路を双方向コンバータとした本発明による実施回路図である。 図２７におけるプッシュプル型電圧共振コンバータ回路を双方向コンバータとした本発明による実施回路図である。 図２８におけるプッシュプル型電圧共振コンバータ回路を双方向コンバータとした本発明による実施回路図である。 周波数変調制御の回路図である。 周波数変調制御に零電圧駆動回路を追加した制御回路図である。 同期整流励磁制御の回路図である。 同期整流励磁制御で励磁量を可変する場合の回路図で、双方向コンバータを構成する場合、この励磁量によって電力の伝送方向と量を制御できる。 従来のリニアレギュレータの回路図である。 従来のＬＬＣ共振コンバータの回路図である。 双方向コンバータの動作波形図である。 図１１における２つのトランスを１つのトランスとした本発明による回路図である。 図１４における２つのインダクタを１つのインダクタとした本発明による回路図である。 図１５における２つのインダクタを１つのインダクタとした本発明による回路図である。 図１６における２つのインダクタを１つのインダクタとした本発明による回路図である。 図２８における２つのトランスを１つのトランスとした本発明による回路図である。 図２９における２つのインダクタを１つのインダクタとした本発明による回路図である。 図３０における２つのインダクタを１つのインダクタとした本発明による回路図である。 図３１における２つのインダクタを１つのインダクタとした本発明による回路図である。 図３２における昇圧側と降圧側のそれぞれの２つのインダクタを１つのインダクタとした本発明による回路図である。 図３３における２つのインダクタを１つのインダクタとした本発明による回路図である。 図３８における２つのインダクタを１つのインダクタとした本発明による回路図で、点線部分は、Ｑ２の代わりにＱ４があればよく、また、Ｑ２とＱ４の両方があってもよい。 図３９における２つのインダクタを１つのインダクタとした本発明による回路図で、点線部分は、Ｑ２の代わりにＱ４があればよく、また、Ｑ２とＱ４の両方があってもよい。 図４０における２つのインダクタを１つのインダクタとした本発明による回路図で、点線部分は、Ｑ２の代わりにＱ４があればよく、また、Ｑ２とＱ４の両方があってもよい。 図４２における２つのトランスを１つのトランスとした本発明による回路図で、点線部分は、Ｑ２の代わりにＱ４があればよく、また、Ｑ２とＱ４の両方があってもよい。 双方向昇降圧型プッシュプル型電圧共振コンバータ回路における昇圧側と降圧側のそれぞれ２つのインダクタを１つのインダクタとした本発明による回路図で、点線部分は、Ｑ２の代わりにＱ４、Ｑ６の代わりにＱ８があればよく、また、Ｑ２とＱ４の両方があってもよいし、Ｑ６とＱ８の両方があってもよい。 双方向昇降圧型プッシュプル型電圧共振コンバータ回路における２つのインダクタを１つのインダクタとした本発明による回路図で、点線部分は、Ｑ２の代わりにＱ４、Ｑ８の代わりにＱ６があればよく、また、Ｑ２とＱ４の両方があってもよいし、Ｑ６とＱ８の両方があってもよい。

本発明の目的は、プッシュプル型電圧共振コンバータ回路において、駆動周波数を共振周波数に対して変化させることで出力電圧を変化させることにある。
上述のように、図１に示す従来のプッシュプル型電圧共振コンバータ回路は、共振周波数でスイッチングを行う自励方式とするか、又は、共振周波数で駆動して使用していた。
しかし、外部からゲート駆動信号を与える他励動作の場合は、駆動周波数と共振周波数とは必ずしも一致しない。図３の動作波形は、スイッチ素子であるＭＯＳ-ＦＥＴのゲート駆動周波数を共振周波数より低く設定されていた場合の動作波形を示している。ｔ１時にＶｇｓ２がＨとなりＱ２がＯＮとなると同時にＱ１はＯＦＦとなり、Ｑ１のドレイン電圧Ｖｄｓ１は上昇し、正弦半波を描き駆動周波数の周期のｔ／２の時間で０Ｖに達する。

ゲート駆動周波数と共振周波数が一致している場合は、図２に示すように、この時点でゲート駆動電圧が反転し次の半サイクルが始まるが、ゲート駆動周波数が共振周波数より低い為、Ｖｇｓ２はＨのまま、Ｖｇｓ１はＬのままである。すると、Ｖｄｓ１、Ｖｄｓ２共に０Ｖとなりその状態が維持される。
Ｑ１のゲート電圧Ｖｇｓ１はＬであるが、共振によりＱ１には正確には負電圧がかかり、ソースからドレインに対して逆方向に電流が流れる。この電流は、トランスのインダクタに蓄えられた励磁エネルギーが、Ｑ１とＱ２によって短絡され巡回している。Ｑ１は、逆方向に電流が流れることによりＭＯＳ－ＦＥＴの内部ダイオードの順方向電圧降下により若干の電力損失が発生するが、共振回路は１時的に共振を停止した状態となる。

次に、ｔ２時に、Ｑ１のゲートＶｇ１がＨとなり、Ｑ２のゲートＶｇ２がＬとなると、今度はＱ１がＯＮとなり、Ｑ２のドレイン電圧が上昇し、同様のサイクルを繰り返す。
以上のように、ゲート駆動周波数が共振周波数よりも低い場合は、ＭＯＳ－ＦＥＴのターンオン時もターンオフ時も零電圧スイッチングとなり、スイッチングロスは発生しない。ここで、ゲート駆動周波数の周期をｔ、共振周波数の周期をＴとすると、ｔ＜Ｔであるから、Ｖｄｓの電圧は、共振周波数と駆動周波数が一致したとき（ｔ＝Ｔ）よりも（Ｔ／ｔ）だけ高い電圧が発生するが、その平均値は、入力電圧であるＶｉｎに等しくなる。また、出力電圧は、チョークインプット型の平滑回路である場合、トランス２次巻き線を整流した平均値電圧となるので、ゲート駆動周波数が共振周波数よりも低い場合も、共振周波数と駆動周波数が一致した場合と同じ電圧となる。
ここで、注目すべき点として、Ｑ１に逆方向に電流が流れている期間にＱ１をＯＮにすることで、内部ダイオードの順方向電圧降下による損失を改善することが出来る。Ｑ２についても同様である。
図３（ａ）は、周波数変調で可能であるが（図７以下）、図３（ｂ）は、ドレイン電圧が０Ｖに達したタイミングを検出してＭＯＳ－ＦＥＴをオンとすることで実現可能（図２７以下）である。

前述のように、共振周波数と駆動周波数は同一のときのスイッチング波形は図２のようになる。
しかし、スイッチング駆動周波数を共振周波数よりも低い周波数にすると図３に示す波形のように、共振のピーク電圧が高くなる。駆動周波数が共振周波数よりも低い状態では、本来、ＯＮしていない方のドレイン電圧が共振によって０Ｖに達し、ＭＯＳ－ＦＥＴの内部ダイオードに電流が流れる為に、その間、共振回路がＭＯＳ－ＦＥＴの内部ダイオードを介してショートする。

共振回路をショートした場合の動作は、図５に示すように、共振コンデンサの電圧が０ＶのときにＳＷがＯＮとなった場合、共振の電圧、電流がそのまま維持され、ＳＷがＯＦＦとなった時点で、図５（ｃ）のように共振を継続する。
実回路では、共振回路がショートするのみでなく共振用インダクタが励磁されているため、インダクタの電流が増加し、結果として共振の振幅が高くなる。
本発明は、以上のような現象を利用したものである。

以下、本発明の実施例を図面に基づき説明する。
本発明は、前記現象を利用して、図６に示すようにトランス巻き線の２次側をコンデンサインプット型の出力整流平滑回路１１とすることによって出力電圧を取り出すと、スイッチング駆動周波数の変化に応じて出力電圧を可変することが可能になる。
図７は、出力から誤差増幅器１３と周波数変調回路１４を介してフィードバックすることでＤＣ－ＤＣコンバータ回路を構成した図６の回路のさらに実施回路例である。
この回路において、インダクタＬ１、トランスＴの１次巻き線Ｔ１１又はＴ１２、コンデンサＣ２により共振回路１０が構成され、この共振回路１０に、ＭＯＳ－ＦＥＴからなるスイッチング素子Ｑ１、Ｑ２が接続される。前記トランスＴの２次巻き線Ｔ２１又はＴ２２には、整流ダイオードＤ１、Ｄ２とコンデンサＣ３からなるコンデンサインプット型の出力整流平滑回路１１が接続される。
前記誤差増幅器１３と周波数変調回路１４の具体例は、図４３に示される。この図４３において、前記周波数変調回路１４は、プッシュプル電圧制御発振器１５を含み、また、ドライバ回路１６は、Ｑ１ゲートトライバとＱ２ゲートトライバとを有する。

このような構成において、前記周波数変調回路１４は、Ｑ１、Ｑ２の交互に開閉する駆動周波数Ｆ２が前記共振回路１０の共振周波数Ｆ１よりも低くなるように設定される。また、ドライバ回路１６のＱ１ゲートドライバ１６ａとＱ２ゲートドライバ１６ｂのゲート駆動を５０％／５０％としたのが前記図３の動作波形図である。しかし、ゲート駆動は、５０％／５０％に限られるものではない。また、前記出力整流平滑回路１１の整流方式もコンデンサインプット型の整流平滑であれば、その方式は問われない。異なる例は、図１３により後述する。
この図７の回路により、前記図６の回路と同様に、スイッチング駆動周波数Ｆ２の変化に応じて出力電圧を可変することが可能になる。

図８は、図７における１つのインダクタＬ１とセンタータップ付トランスのＴ１の構成を、２つのインダクタＬ１、Ｌ２とセンタータップの無い１つのトランスＴ１に置き換えた実施例であり、その作用は、図７と同様である。

図９は、図８におけるＬ１とＱ１の直列回路とＬ２とＱ２の直列回路が並列に接続された構成を、Ｌ１とＱ１の直列回路とＬ２とＱ２の直列回路を直列に置き換え、Ｃ１をＣ１ａとＣ１ｂとし、Ｃ２とＴ１との間に直流カットの為のＣ４を接続し、出力整流平滑回路１１をセンタータップ構成からブリッジ構成にしたもので、前記図８と同様に動作する。なお、前記Ｃ２は、点線で示すようにＣ４とＴ１との間であってもよい。

図１０は、図８の回路の２次側出力整流平滑回路１１をセンタータップ構成からブリッジ構成に変えた実施例であり、前記図８と同様に動作する。

図１１は、図８における実施例のインダクタＬ１、Ｌ２に代えて独立した絶縁トランスＴ１、Ｔ２を使用した実施例であり、前記図８と同様に動作する。

図１２は、図１１におけるＴ１とＱ１の直列回路とＴ２とＱ２の直列回路が並列に接続された構成を、直列に置き換え、Ｃ１をＣ１ａとＣ１ｂにした実施例であり、前記図８と同様に動作する。

図１３は、２次側出力整流平滑回路１１のバリエーションの例を示し、（ａ）は、ブリッジ整流平滑回路図、（ｂ）は、倍電圧整流平滑回路図の第１例、（ｃ）は、倍電圧整流平滑回路図の第２例、（ｄ）は、コッククロフト整流平滑回路図である。

図１４は、図８におけるトランスＴ１を省き、このトランスＴ１による絶縁を行わない昇圧型非絶縁コンバータ回路で、Ｑ１（又はＱ２）がオンのとき、Ｌ１（又はＬ２）にエネルギーを蓄積し、Ｑ１（又はＱ２）がオフのとき、入力電源のエネルギー＋Ｌ１（又はＬ２）に蓄積したエネルギーを出力側に供給するという昇圧型の実施例である。

図１５は、図１４が昇圧型であるのに対し、降圧型非絶縁コンバータの実施例で、Ｑ１（又はＱ２）がオンのとき、Ｌ１（又はＬ２）にエネルギーを蓄積し、Ｑ１（又はＱ２）がオフのとき、Ｌ１（又はＬ２）に蓄積したエネルギーを、Ｄ１（又はＤ２）を介して出力側に供給するという降圧型の実施例である。

図１６は、図１５に基づき、反転型非絶縁コンバータとした実施例で、Ｑ１（又はＱ２）がオンのとき、Ｌ１（又はＬ２）にエネルギーを蓄積し、Ｑ１（又はＱ２）がオフのとき、Ｌ１（又はＬ２）に蓄積したエネルギーを図１５とは逆向きのＤ１（又はＤ２）を介して正負を反転して出力側に供給するという反転型の実施例である。

図１７は、前段に図１４の昇圧型を、後段に図１５の降圧型を組み合わせた昇降圧型非絶縁コンバータの実施例で、Ｑ３及びＱ４を常時オンとし、Ｑ１及びＱ２を交互にオン、オフすれば、図１４と同様の昇圧型となり、また、Ｑ１及びＱ２を常時オフとし、Ｑ３及びＱ４を交互にオン、オフすれば、図１５と同様の降圧型となる。

図１８は、前段に図１５の降圧型を、後段に図１４の昇圧型を組み合わせた降昇圧型非絶縁コンバータの実施例で、Ｑ１及びＱ２を常時オンとし、Ｑ３及びＱ４を交互にオン、オフすれば、図１４と同様の昇圧型となり、また、Ｑ３及びＱ４を常時オフとし、Ｑ１及びＱ２を交互にオン、オフすれば、図１５と同様の降圧型となる。

図１９から図２５は、整流素子（ダイオード）を同期整流用のＭＯＳ-ＦＥＴに代えた実施例で、整流素子（ダイオード）で発生する損失をＭＯＳ-ＦＥＴに代えることにより大幅に改善し、かつ、同期整流制御回路１２で最適なタイミング操作を行い、効率の向上を図ったものである。
具体的には、図１９は、前記図７におけるダイオードＤ１、Ｄ２をＭＯＳ-ＦＥＴＱ３、Ｑ４に代え、同期整流制御回路１２でタイミング制御を行う例を示している。
図２０は、前記図１４におけるダイオードＤ１、Ｄ２をＭＯＳ-ＦＥＴＱ３、Ｑ４に代え、同期整流制御回路１２でタイミング制御を行う例を示している。
図２１は、前記図１５におけるダイオードＤ１、Ｄ２をＭＯＳ-ＦＥＴＱ３、Ｑ４に代え、同期整流制御回路１２でタイミング制御を行う例を示している。
図２２は、前記図１６におけるダイオードＤ１、Ｄ２をＭＯＳ-ＦＥＴＱ３、Ｑ４に代え、同期整流制御回路１２でタイミング制御を行う例を示している。
図２３は、前記図１７におけるダイオードＤ１、Ｄ２をＭＯＳ-ＦＥＴＱ３、Ｑ４に代え、同期整流制御回路１２でタイミング制御を行い、かつ、前記図１７におけるダイオードＤ３、Ｄ４をＭＯＳ-ＦＥＴＱ７、Ｑ８に代え、同期整流制御回路１２でタイミング制御を行う例を示している。
図２４は、前記図１８におけるダイオードＤ１、Ｄ２をＭＯＳ-ＦＥＴＱ３、Ｑ４に代え、同期整流制御回路１２Ａでタイミング制御を行い、かつ、前記図１７におけるダイオードＤ３、Ｄ４をＭＯＳ-ＦＥＴＱ７、Ｑ８に代え、同期整流制御回路１２Ｂでタイミング制御を行う例を示している。
図２５は、前記図１１におけるダイオードＤ１、Ｄ２をＭＯＳ-ＦＥＴＱ３、Ｑ４に代え、同期整流制御回路１２でタイミング制御を行う例を示している。

図２６は、プッシュプル型電圧共振コンバータにおける励磁制御の有無による動作波形である。
ダイオード整流の場合、プッシュプル共振コンバータは、共振電圧を高くする方向に制御するので周波数制御のみで共振電圧よりも低い電圧を出力できない。実際にはコンデンサインプット型の整流を行うと共振電圧のピーク付近で平滑コンデンサに充電電流が流れるので、ピーク電圧がクリップされた波形になる。出力から取り出す電流が大きくなると、それに比例してクリップされる電圧は大きくなる。つまり、出力電流を取り出している状態では、共振電圧のピーク電圧よりも低い電圧を取り出すことが出来る。
しかし、このクリップされた電圧が入力電圧の約２倍以下になると、共振電圧が小さくなりスイッチング素子のＶｄｓ電圧が０Ｖまで下がらず零電圧スイッチングが出来なくなる。この様子を、図２０の昇圧型プッシュプル共振コンバータを例に説明する。

図２６（ａ）は、図２０の昇圧型プッシュプル共振コンバータのＱ１のドレイン電圧Ｖｄｓ１である。無負荷時におけるピーク電圧をＶｐとすると、
Ｖｐ=πＶｉｎ×Ｔ／ｔ （Ｖ）
となる。Ｔ＝共振周波数の周期 ｔ＝スイッチング駆動周波数の周期
ここで、Ｌ１、Ｃ２による共振エネルギーｅｌは、
ｅｌ＝１／２・Ｃ_２Ｖｐ^２ （Ｊ）
となる。

つぎに負荷がある場合、図２６（ｂ）のようにピーク電圧付近で電圧がクリップされる。クリップ開始時の電圧をＶｐ１、クリップ終了時の電圧をＶｐ２とすると、クリップ開始時の共振エネルギーをｅ２は、クリップ開始時のインダクタンスＬ１の励磁電流をｉ１とすると
ｅ２＝１／２・Ｃ_２Ｖｐ１^２＋１／２・Ｌ１ｉ１^２ （Ｊ）
となる。

つまり、コンデンサＣ２に蓄えられた電荷とインダクタＬ１に蓄えられた励磁電流の合計となる。
次に、クリップ終了時の共振エネルギーｅ３は、
ｅ３＝１／２・Ｃ_２Ｖｐ２^２ （Ｊ）
となる。

ここでは、インダクタンスＬ１に蓄えられた励磁電流は放出されて、コンデンサＣ２に蓄えられた電荷によるエネルギーのみとなる。
インダクタンスに蓄えられていた励磁電流は、Ｑ３を通して出力コンデンサＣ３を充電する。
負荷に電流を流すことによって、共振エネルギーが減少しクリップ電圧は低下する。
クリップ電圧が低下するに従い、共振エネルギーの低下により共振電圧も低下するので電圧の傾きが緩やかになる。
そして、クリップ電圧が２Ｖｉｎより低くなると、共振エネルギーが不足することで、Ｑ１のドレイン電圧Ｖｄｓ１は、０Ｖまで達することが出来ず、零電圧スイッチングが出来なくなる。
この現象の解決方法として、図２６（ｃ）、（ｄ）に示すように、同期整流を行うためのＭＯＳ－ＦＥＴであるＱ３が整流完了後も一定期間ＯＮ状態を維持することで、電流が逆流し、インダクタＬ１を逆方向に励磁する。
すると、クリップ完了後の共振エネルギーｅ４は、Ｑ３により励磁した電流をｉ２とすると、
ｅ４＝１／２・Ｃ_２Ｖｐ４^２＋１／２・Ｌ１ｉ２^２ （Ｊ）
となり、ＭＯＳ－ＦＥＴＱ３が整流完了後のＯＮ時間によって励磁電流ｉ２を共振回路に戻すことが出来、このエネルギーによってＶｄｓ１は０Ｖに達することができる。
つまり、Ｖｄｓ１は、入力電圧を中心として電圧共振をしているが、入力電圧よりも高い電圧であれば、Ｑ３により整流完了後、ＯＮを維持し、共振に必要な励磁電流を供給することで共振を維持し、零電圧スイッチングを行うことが可能になる。

同期整流用ＭＯＳ－ＦＥＴＱ３が励磁を行うと、ＯＮの期間が伸びることになるが、クリップ電圧が２Ｖｉｎを下回ると、スイッチング用ＭＯＳ－ＦＥＴであるＱ１、Ｑ２のＯＮ時間よりも長い時間が必要になる。
このときは、Ｑ３、Ｑ４で５０％のデューティー比のＯＮを行い、Ｑ１、Ｑ２のデューティー比を下げることで共振スイッチング動作が出来る。
図２９の回路にて、同期整流用素子Ｑ３、Ｑ４は同期整流と共に、ＯＮ時間を延長することで、共振に必要な励磁電流を供給する。
励磁制御は、励磁電流を検出して制御する方法の他、励磁開始からの時間を設定して制御することができる。また、電圧が下降して０Ｖに達する時間をみて励磁電流を制御することでも制御可能である。

一方、メインスイッチであるＱ１、Ｑ２については、Ｖｄｓが０Ｖになるのを検出してからターンオンするようにする。その上で、周波数変調によりＱ１、Ｑ２の励磁電流を制御し、供給電力をコントロールする。
他の降圧型、反転型、昇降圧型においても同様に、同期整流用のＭＯＳ－ＦＥＴが整流完了後にＯＮを維持し、インダクタンスを励磁することで、共振を維持、本来の共振電圧よりも低い電圧においても励磁、共振の維持が可能である。
図２８は絶縁型の回路構成例である。

図２７から図３３は、整流素子をＭＯＳ－ＦＥＴに代え、同期整流後も導通時間を確保することで、励磁を行い広い出力電圧範囲で共振動作を可能とした実施例である。
具体的には、図２７は、前記図１９におけるプッシュプル型電圧共振コンバータ回路の１次側を零電圧検出駆動回路１７とし、同期整流制御回路１２を同期整流と共に励磁制御を加えた同期整流・励磁制御回路１８とした実施回路図である。前記零電圧検出駆動回路１７の具体的回路は、図４４に示すように、前記零電圧検出駆動回路１７には、前記プッシュプル電圧制御発信器１５の非反転出力側に接続されたゲートドライバ１７ｃと前記プッシュプル電圧制御発信器１５の反転出力側に接続されたゲートドライバ１７ｄとを有し、前記零電圧検出合成回路（非反転出力側）１７ａのＯＵＴにはゲートドライバ１７ｃを介してＱ１のゲートに接続され、前記零電圧検出合成回路（反転出力側）１７ｂのＯＵＴにはゲートドライバ１７ｄを介してＱ２のゲートに接続されている。
前記零電圧検出合成回路（非反転出力側）１７ａと零電圧検出合成回路（反転出力側）１７bの動作は次の通りである。
ＯＳＣＩＮ＝Ｈ又はＶｄｓ＝ＬでＯＵＴ＝Ｈ
ＯＳＣＩＮ＝Ｈ→ＬでＯＵＴ＝Ｌ

同期整流・励磁制御回路１８は、図４５に示すように、一方のＱ１のための零電圧検出回路１８ａ１、遅延回路１８ａ２、ＯＲ回路１８ａ３、ゲートドライバ１８ａ４と他方のＱ２のための零電圧検出回路１８ｂ１、遅延回路１８ｂ２、ＯＲ回路１８ｂ３、ゲートドライバ１８ｂ４とからなる。

前記同期整流・励磁制御回路１８は、図４６に他の例を示し、同期整流励磁制御で励磁量を可変する場合の回路図で、双方向コンバータを構成する場合、この励磁量によって電力の伝送方向と量を制御できる。
図２８は、前記図２５におけるプッシュプル型電圧共振コンバータ回路の１次側を零電圧検出駆動回路１７とし、同期整流制御回路１２を同期整流と共に励磁制御を加えた同期整流・励磁制御回路１８とした実施回路図である。

図２９は、前記図２０における昇圧型プッシュプル型電圧共振コンバータ回路に、零電圧検出駆動回路１７を加え、かつ、同期整流制御回路１２を同期整流と共に励磁制御を加えた同期整流・励磁制御回路１８とした実施回路図である。

図３０は、前記図２１における降圧型プッシュプル型電圧共振コンバータ回路に、零電圧検出駆動回路１７を加え、かつ、同期整流制御回路１２を同期整流と共に励磁制御を加えた同期整流・励磁制御回路１８とした実施回路図である。

図３１は、前記図２２における反転型プッシュプル型電圧共振コンバータ回路に、零電圧検出駆動回路１７を加え、かつ、同期整流制御回路１２を同期整流と共に励磁制御を加えた同期整流・励磁制御回路１８とした実施回路図である。

図３２は、前記図２３における昇降圧型プッシュプル型電圧共振コンバータ回路の昇圧側と降圧側に、零電圧検出駆動回路１７を加え、かつ、同期整流制御回路１２を同期整流と共に励磁制御を加えた同期整流・励磁制御回路１８とした実施回路図である。

図３３は、前記図２４における昇降圧型プッシュプル型電圧共振コンバータ回路の昇圧側と降圧側に、零電圧検出駆動回路１７Ａと１７Ｂを加え、かつ、同期整流制御回路１２を同期整流と共に励磁制御を加えた同期整流・励磁制御回路１８Ａと１８Ｂとした実施回路図である。

図３４から図３７は、２系統出力とした場合の実施例である。
プッシュプル共振コンバータは、二つのインダクタで構成されているものは、２出力の電源回路を構成することが出来る。このときも、共振を維持することは必須であるので、どちらのインダクタにおいても共振を維持するための励磁ができるだけのＯＮ時間を確保することが必要である。
具体的には、図３５は、前記図２９における昇圧型プッシュプル型電圧共振コンバータ回路において、一方の整流用Ｑ３の出力側に平滑用のＣ３と誤差増幅器１３Ａと出力端子＋Ｖｏｕｔ１を設け、他方の整流用Ｑ４の出力側に平滑用のＣ４と誤差増幅器１３Ｂと出力端子＋Ｖｏｕｔ２を設けて２系統出力とした実施回路図である。

図３６は、前記図３０における降圧型プッシュプル型電圧共振コンバータ回路において、一方のＬ１の出力側に平滑用のＣ３と誤差増幅器１３Ａと出力端子＋Ｖｏｕｔ１を設け、他方のＬ２の出力側に平滑用のＣ４と誤差増幅器１３Ｂと出力端子＋Ｖｏｕｔ２を設けて２系統出力とした実施回路図である。

図３７は、前記図３１における反転型プッシュプル型電圧共振コンバータ回路において、一方の整流用Ｑ３の出力側に平滑用のＣ３と誤差増幅器１３Ａと出力端子＋Ｖｏｕｔ１を設け、他方の整流用Ｑ４の出力側に平滑用のＣ４と誤差増幅器１３Ｂと出力端子＋Ｖｏｕｔ２を設けて２系統出力とした実施回路図である。
その他、前記図１１及び図１２に示すように、２つのトランスＴ１、Ｔ２で構成された絶縁型においても２系統出力の電源回路を構成することができる。

図３８から図４２は、双方向電源とした場合の実施例で、励磁制御を共振の維持にとどまらず、さらに多くの電力を共振回路に供給することで、逆方向に電力伝送を可能としている。
プッシュプル共振コンバータは、スイッチング用のＭＯＳ－ＦＥＴでインダクタを励磁、同期整流用のＭＯＳ－ＦＥＴで整流を行うと共にインダクタの励磁も行うことができる。
同期整流用のＭＯＳ－ＦＥＴのＯＮ時間をさらに増やし、より多くの励磁をかけることによって逆方向に電力を伝送することが可能になる。
スイッチング用ＭＯＳ－ＦＥＴもターンオン時においては、共振によりドレイン電圧が０Ｖに達し、逆電流が流れているので、同期整流のＭＯＳ－ＦＥＴと同様の電流が流れており、電力を受け取る逆電流と電力を送り出す順電流のどちらが多いかで電力の向きは変わる。
双方向電源は整流にもスイッチ素子を使うもので従来のものとメイン回路の構成は変わらないが、入力、出力、両方の電圧を監視し、送電方向に電力を供給する為にスイッチ素子のゲート駆動を行う必要がある。

図３８は、昇圧型プッシュプル共振コンバータを双方向電源とした場合の回路構成例である。
図４９は、そのときの動作波形を示したものである。
前記図２９の双方向としない場合の回路では、１次側の駆動回路を零電圧検出駆動回路１７、２次側の駆動回路を同期整流・励磁制御回路１８としていたが、どちらもターンオンは、零電圧でＯＮとなり、零電圧検出駆動回路１７は、誤差増幅器１３からの制御信号によって周波数又は周期を制御する。
それに対して、同期整流・励磁制御回路１８は、誤差増幅器１３からの制御信号によらず、単に共振の維持に必要な励磁電流を確保できるようにＱ３、Ｑ４を駆動している。
しかし、双方向電源においては、送電側は、誤差増幅器１３Ａと１３Ｂの制御信号によって周波数又は周期を制御する必要があるため、Ｑ１、Ｑ２の駆動もＱ３、Ｑ４の駆動も零電圧検出駆動回路１７Ａと１７Ｂとしている。

図３９は、前記図３０における降圧型プッシュプル型電圧共振コンバータ回路を双方向コンバータとした実施回路図である。

図４０は、前記図３１における反転型プッシュプル型電圧共振コンバータ回路を双方向コンバータとした実施回路図である。

図４１は、前記図２７におけるプッシュプル型電圧共振コンバータ回路を双方向コンバータとした実施回路図である。

図４２は、前記図２８におけるプッシュプル型電圧共振コンバータ回路を双方向コンバータとした実施回路図である。

前記図１１、図１４、図１５、図１６、図２８、図２９、図３０、図３１、図３２、図３３、図３８、図３９、図４０、図４２の実施例におけるプッシュプル型電圧共振コンバータ回路は、トランス又はインダクタとスイッチ素子が直列接続された２組の回路が並列接続され、それぞれの中点同士を共振コンデンサで接続することで、インダクタとコンデンサ間で共振を行っている。このように２つのトランス又は２つのインダクタを使用したものは、それぞれのトランス又はインダクタと共振用のコンデンサで共振回路を構成しているので、共振用コンデンサを共用して２つの共振回路が存在し、プッシュプルの動作に同期して一方が励磁によりエネルギーを蓄えているときに、他方は共振しており、半サイクルごとに交互に励磁と共振を繰り返している。

前記２組の回路から１組の回路のトランス又はインダクタを削除した場合、削除したインダクタ又はトランスへの励磁によるエネルギーの注入も、また、整流器を通してエネルギーを取り出すこともできないが、残った１つのトランス又はインダクタンスについては、スイッチ素子Ｑ１に加えて、共振を行うためのもう一方のスイッチ素子Ｑ２があれば、励磁によるエネルギーの注入も、また、エネルギーを取り出すことも可能である。
具体的には、前記図１１は、図５０のように、図１４は、図５１のように、図１５は、図５２のように、図１６は、図５３のように、図２８は、図５４のように、図２９は、図５５のように、図３０は、図５６のように、図３１は、図５７のように、図３２は、図５８のように、図３３は、図５９のように、図３８は、図６０のように、図３９は、図６１のように、図４０は、図６２のように、図４２は、図６３のように、それぞれシングル動作回路とすることができる。

また、Ｑ２は、前述のように、ゲート駆動で動作するが、一旦起動すれば、常時ＯＮ状態でも動作する。しかし、もしＱ２が常にショートされた状態であると、起動時最初にＱ１がＯＮとなるとき、共振コンデンサＣ２の電荷をショートすることで過大な電流が流れると共に、瞬間的の大きな損失が発生する。しかし、Ｑ２がＯＦＦの状態でＱ１がＯＮになると、このような事はなく、安全に起動する。その後Ｑ１がＯＮとなるタイミングでは共振によりＱ１のドレイン電圧は０Ｖ付近となる為、スイッチング損失は発生しない。つまり、電圧共振コンバータでは、起動時において共振コンデンサを切り離しておかないと、零電圧スイッチングが出来ない為、過大な損失が発生する。Ｑ２は起動時に共振コンデンサを切り離す役目をする。通常のプッシュプル共振回路の駆動の場合でも、共振時であるＱ１がＯＦＦのときはＯＮとなるので動作に支障はないが、起動後は常にＱ２はＯＮとなっても構わない。

以上のことより、トランス又はインダクタンスが１つであっても２つのスイッチ素子により励磁と共振を半サイクル毎に行うことで電圧共振コンバータとして動作する。
図５０から図６５は、それぞれのプッシュプル共振コンバータにおいてトランス又はインダクタンスを１つとした回路例である。

図６０から６３における点線部については、Ｑ２の代わりにＱ４があれば良く、又はＱ２とＱ４の両方があってもよい。
図６４と６５における点線部については、Ｑ２の代わりにＱ４とし、Ｑ６の代わりにＱ８があれば、同様に動作可能である。

なお、トランス又はインダクタ１個でのシングル動作となるため、もはやプッシュプルとはいえないかも知れないがスイッチ素子は２個使用した非対称のプッシュプルと考えられないこともないのではないかと思われる。また、全く別回路でもなく、プッシュプル電圧共振コンバータから派生した特殊な形と見ることができると思われる。

前記図５０以下についてより詳しく説明する。
前記図５０は、前記図１１のトランスＴ１とＴ２のうち、Ｔ２を削除するとともに、ダイオードＤ１とＤ２のうち、Ｄ２を削除したプッシュプル電圧共振コンバータである。

前記図５１は、前記図１４のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、ダイオードＤ１とＤ２のうち、Ｄ２を削除した昇圧型のプッシュプル電圧共振コンバータである。

前記図５２は、前記図１５のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、ダイオードＤ１とＤ２のうち、Ｄ２を削除した降圧型のプッシュプル電圧共振コンバータである。

前記図５３は、前記図１６のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、ダイオードＤ１とＤ２のうち、Ｄ２を削除した反転型のプッシュプル電圧共振コンバータである。

前記図５４は、前記図２８のトランスＴ１とＴ２のうち、Ｔ２を削除するとともに、同期整流用のスイッチ素子Ｑ３とＱ４のうち、Ｑ４を削除した同期整流励磁制御型のプッシュプル電圧共振コンバータである。

前記図５５は、前記図２９のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、同期整流用のスイッチ素子Ｑ３とＱ４のうち、Ｑ４を削除した同期整流励磁制御昇圧型のプッシュプル電圧共振コンバータである。

前記図５６は、前記図３０のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、同期整流用のスイッチ素子Ｑ３とＱ４のうち、Ｑ４を削除した同期整流励磁制御降圧型のプッシュプル電圧共振コンバータである。

前記図５７は、前記図３１のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、同期整流用のスイッチ素子Ｑ３とＱ４のうち、Ｑ４を削除した同期整流励磁制御反転型のプッシュプル電圧共振コンバータである。

前記図５８は、前記図３２の昇圧側のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、同期整流用のスイッチ素子Ｑ３とＱ４のうち、Ｑ４を削除し、降圧側のインダクタＬ３とＬ４のうち、Ｌ４を削除するとともに、同期整流用のスイッチ素子Ｑ７とＱ８のうち、Ｑ８を削除した同期整流励磁制御昇降圧型のプッシュプル電圧共振コンバータである。

前記図５９は、前記図３３のインダクタＬ１とＬ２のうち、Ｌ２を削除するとともに、降圧型の同期整流用のスイッチ素子Ｑ３とＱ４のうち、Ｑ４を削除し、昇圧側の同期整流用のスイッチ素子Ｑ７とＱ８のうち、Ｑ８を削除した同期整流励磁制御昇降圧型のプッシュプル電圧共振コンバータである。

前記図６０は、前記図３８のインダクタＬ１とＬ２のうち、Ｌ２を削除した同期整流励磁制御昇降圧型のプッシュプル電圧共振コンバータである。この場合において、スイッチ素子Ｑ２の代わりに点線のスイッチ素子Ｑ４があればよく、又はＱ２とＱ４の両方があってもよい。

前記図６１は、前記図３９のインダクタＬ１とＬ２のうち、Ｌ２を削除した同期整流励磁制御降圧型双方向のプッシュプル電圧共振コンバータである。この場合において、スイッチ素子Ｑ２の代わりに点線のスイッチ素子Ｑ４があればよく、又はＱ２とＱ４の両方があってもよい。

前記図６２は、前記図４０のインダクタＬ１とＬ２のうち、Ｌ２を削除した同期整流励磁制御反転型双方向のプッシュプル電圧共振コンバータである。この場合において、スイッチ素子Ｑ２の代わりに点線のスイッチ素子Ｑ４があればよく、又はＱ２とＱ４の両方があってもよい。

前記図６３は、前記図４２のトランスＴ１とＴ２のうち、Ｔ２を削除した同期整流励磁制御絶縁型双方向のプッシュプル電圧共振コンバータである。この場合において、スイッチ素子Ｑ２の代わりに点線のスイッチ素子Ｑ４があればよく、又はＱ２とＱ４の両方があってもよい。

前記図６４は、前記図５８において、昇圧側のスイッチ素子Ｑ２の代わりに点線のスイッチ素子Ｑ４があればよく、又はＱ２とＱ４の両方があってもよく、また、降圧側のスイッチ素子Ｑ６の代わりに点線のスイッチ素子Ｑ８があればよく、又はＱ６とＱ８の両方があってもよい。前記スイッチ素子Ｑ３とＱ４は、共通する零電圧検出駆動回路１７Ａ２で駆動が制御され、また前記スイッチ素子Ｑ７とＱ８は、共通する零電圧検出駆動回路１７Ｂ２で駆動が制御される。

前記図６５は、前記図５９において、降圧側のスイッチ素子Ｑ２の代わりに点線のスイッチ素子Ｑ４があればよく、又はスイッチ素子Ｑ２とＱ４の両方があってもよく、また、降圧側のスイッチ素子Ｑ６の代わりに点線のスイッチ素子Ｑ８があればよく、又はＱ６とＱ８の両方があってもよい。前記スイッチ素子Ｑ３とＱ４は、共通する零電圧検出駆動回路１７Ａ２で駆動が制御され、また前記スイッチ素子Ｑ５とＱ６は、共通する零電圧検出駆動回路１７Ｂ１で駆動が制御される。

１０…共振回路、１１…出力整流平滑回路、１２…同期整流制御回路、１３…誤差増幅器、１４…周波数変調回路、１５…プッシュプル電圧制御発信器、１６…ドライバ回路１６、１６ａ…Ｑ１ゲートドライバ、１６ｂ…Ｑ２ゲートドライバ、１７…零電圧検出駆動回路、１７ａ…零電圧検出合成回路（非反転出力側）、１７ｂ…零電圧検出合成回路（反転出力側）、１７ｃ…Ｑ１ゲートドライバ、１７ｄ…Ｑ２ゲートドライバ、１８…同期整流・励磁制御回路、１９…双方向制御周波数変調回路。

Claims (28)

1. 入力端子＋ＶｉｎとトランスＴ１の１次巻き線の中間端子間にインダクタＬ１を接続し、前記トランスＴ１の１次巻き線の両端子とＧＮＤ端子間に、それぞれスイッチ素子Ｑ１とＱ２を接続し、前記トランスＴ１の１次巻き線の両端子間に共振用コンデンサＣ２を接続し、前記トランスＴ１の２次巻線の両端子と出力端子＋Ｖｏｕｔ間に、それぞれ整流用ＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ３からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を可変することを可能にしたプッシュプル電圧共振型コンバ－タ回路。
2. 入力端子＋Ｖｉｎに一方のトランスＴ１と他方のトランスＴ２のそれぞれの１次巻き線の一方端を接続し、前記一方のトランスＴ１の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ１を接続し、前記他方のトランスＴ２の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ２を接続し、前記一方のトランスＴ１の１次巻き線の他方端と前記他方のトランスＴ２の１次巻き線の他方端の間に共振用のコンデンサＣ２を接続して共振回路１０を構成し、前記トランスＴ１とＴ２の２次巻線のそれぞれの一方端間を接続して出力端子＋Ｖｏｕｔに接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子の間に、コンデンサＣ３を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を構成し、前記トランスＴ１とＴ２の２次巻線のそれぞれの他方端とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を可変することを可能にしたプッシュプル電圧共振型コンバ－タ回路。
3. 入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路とインダクタＬ２とスイッチ素子Ｑ２の直列回路を互いに並列に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と前記インダクタＬ２とスイッチ素子Ｑ２の接続点の間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔとの間に整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記インダクタＬ２とスイッチ素子Ｑ２の接続点と出力端子＋Ｖｏｕｔとの間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式の出力整流平滑回路１１を構成し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧より高く可変することを可能にした昇圧型のプッシュプル電圧共振型コンバ－タ回路。
4. 入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２との直列回路を互いに並列に接続し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２との接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点とＧＮＤ端子間に整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記スイッチ素子Ｑ２とインダクタＬ２との接続点間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧より低く可変することを可能にした降圧型のプッシュプル電圧共振型コンバ－タ回路。
5. 入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に接続し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２との接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と出力端子－Ｖｏｕｔ間に整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記スイッチ素子Ｑ２と前記インダクタＬ２との接続点と前記出力端子－Ｖｏｕｔ間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式の出力整流平滑回路１１を構成し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７により前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互に駆動し、この駆動周波数に対応して出力電圧を入力電圧に反転して出力することを可能にした反転型のプッシュプル電圧共振型コンバ－タ回路。
6. 前段に、入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路とインダクタＬ２とスイッチ素子Ｑ２の直列回路を並列に接続し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と、前記インダクタＬ２と前記スイッチ素子Ｑ２の接続点との間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と、前記インダクタＬ２と前記スイッチ素子Ｑ２の接続点とを直接、整流用ＭＯＳ－ＦＥＴＱ３とＱ４とコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１に接続して昇圧型回路を構成し、
   後段に、前記出力整流平滑回路１１の前記コンデンサＣ３と出力端子＋Ｖｏｕｔの間に、スイッチ素子Ｑ５とインダクタＬ３の直列回路と、スイッチ素子Ｑ６とインダクタＬ４の直列回路を互いに並列に配置し、前記スイッチ素子Ｑ５と前記インダクタＬ３との接続点と前記スイッチ素子Ｑ６と前記インダクタＬ４の接続点間にコンデンサＣ４を接続して共振回路１０を構成し、前記スイッチ素子Ｑ５と前記インダクタＬ３の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ７を配置し、前記スイッチ素子Ｑ６と前記インダクタＬ４の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ８を配置し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ５を接続して降圧型回路を構成し、
   前記昇圧型回路における前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ａを接続し、前記降圧型回路における前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ｂを接続し、
   前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７Ａと零電圧検出駆動回路１７Ｂに接続し、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を常時オンとし、前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、
   前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を常時オフとし、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ－タ回路。
7. 前段に、入力端子＋Ｖｉｎに、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２の直列回路を並列に接続し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点の間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続するとともに、前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点とＧＮＤ端子間に整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８Ａを接続して降圧型回路を構成し、
   後段に、前記インダクタＬ１とＬ２を共用し、前記インダクタＬ１の他端と出力端子＋Ｖｏｕｔの間に整流用ＭＯＳ－ＦＥＴＱ７を接続するとともに、前記インダクタＬ２の他端と前記出力端子＋Ｖｏｕｔの間に整流用ＭＯＳ－ＦＥＴＱ８を接続し、前記インダクタＬ１と前記整流用ＭＯＳ－ＦＥＴＱ７の接続点と前記インダクタＬ２と前記整流用ＭＯＳ－ＦＥＴＱ８の接続点間にコンデンサＣ３を接続して共振回路１０を構成し、前記インダクタＬ１の他端と前記ＧＮＤ端子間にスイッチ素子Ｑ５を接続するとともに、前記インダクタＬ２の他端と前記ＧＮＤ端子間にスイッチ素子Ｑ６を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ４を接続してコンデンサインプット方式の出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流・励磁制御回路１８Ｂを接続して降圧型回路を構成し、
   前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を経て零電圧検出駆動回路１７Ａと零電圧検出駆動回路１７Ｂを接続し、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を常時オフとし、前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、
   前記零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を常時オンとし、前記零電圧検出駆動回路１７Ｂにより前記スイッチ素子Ｑ５とＱ６を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とする昇降圧型のプッシュプル電圧共振型コンバ－タ回路。
8. 入力端子＋ＶｉｎにトランスＴ１の１次巻き線の一方の端子を接続し、前記トランスＴ１の１次巻き線の他方の端子とＧＮＤ端子間に、スイッチ素子Ｑ１を接続し、このスイッチ素子Ｑ１と並列に、共振用のコンデンサＣ２とスイッチ素子Ｑ２の直列回路を接続して共振回路１０を構成し、前記トランスＴ１の２次巻き線の一方の端子と出力端子＋Ｖｏｕｔの間に、コンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１を接続し、前記トランスＴ１の２次巻き線の他方の端子とＧＮＤ端子の間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、この整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御型のプッシュプル電圧共振型コンバ－タ回路。
9. 入力端子－ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路１７を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型のプッシュプル電圧共振型コンバ－タ回路。
10. 入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記インダクタＬ１と前記出力端子＋Ｖｏｕｔ間に、コンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路１７を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型のプッシュプル電圧共振型コンバ－タ回路。
11. 入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記出力端子＋Ｖｏｕｔと前記ＧＮＤ端子間にコンデンサＣ３を接続してコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を構成し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４と零電圧検出駆動回路１７を介してフィ－ドバックして前記スイッチ素子Ｑ１、Ｑ２に結合することにより、前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御反転型のプッシュプル電圧共振型コンバ－タ回路。
12. 前段に、入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と前記ＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３とコンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ａを接続し、前記スイッチ素子Ｑ１、Ｑ２に出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を介して零電圧検出駆動回路１７Ａを接続して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型回路を構成し、
    後段に、前記整流用ＭＯＳ－ＦＥＴＱ３と前記コンデンサＣ３の接続点と出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ５とインダクタＬ３の直列回路を接続し、前記スイッチ素子Ｑ５と並列に、スイッチ素子Ｑ６とコンデンサＣ４の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ５と前記インダクタＬ３の接続点と前記ＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記インダクタＬ３と前記出力端子＋Ｖｏｕｔ間に、コンデンサインプット方式で整流、平滑するコンデンサＣ５からなる出力整流平滑回路１１を接続し、前記整流用ＭＯＳ－ＦＥＴＱ７に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ｂを接続し、前記スイッチ素子Ｑ５、Ｑ６に前記出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を介して零電圧検出駆動回路１７Ｂに接続して前記スイッチ素子Ｑ５、Ｑ６を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型回路を構成した
    ことを特徴とするプッシュプル電圧共振型コンバ－タ回路。
13. 前段に、入力端子＋ＶｉｎとインダクタＬ１の一端の間に、スイッチ素子Ｑ１を接続し、このスイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、この整流用ＭＯＳ－ＦＥＴＱ３に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ａを接続し、前記スイッチ素子Ｑ１とＱ２に、出力端子＋Ｖｏｕｔから誤差増幅器１３と周波数変調回路１４を介して零電圧検出駆動回路１７Ａを接続して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御降圧型とし、
    後段に、前記インダクタＬ１の他端と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記インダクタＬ１の他端と前記ＧＮＤ端子の間に、スイッチ素子Ｑ５を接続し、このスイッチ素子Ｑ５と並列にコンデンサインプット方式で整流、平滑するコンデンサＣ３とスイッチ素子Ｑ６の直列回路を接続し、前記整流用ＭＯＳ－ＦＥＴＱ７に同期整流と共に励磁制御を加えて整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８Ｂを接続し、前記スイッチ素子Ｑ５とＱ６に、前記出力端子＋Ｖｏｕｔから前記誤差増幅器１３と前記周波数変調回路１４を介して零電圧検出駆動回路１７Ｂを接続して前記スイッチ素子Ｑ５、Ｑ６を共振周波数よりも低い駆動周波数で交互に駆動することで出力電圧を可変することが可能な同期整流励磁制御昇圧型とし
    たことを特徴とするプッシュプル電圧共振型コンバ－タ回路。
14. 入力端子＋Ｖｉｎを２つのトランスＴ１とＴ２の１次巻き線のそれぞれの一方の端子に接続し、前記一方のトランスＴ１の１次巻き線の他方の端子とスイッチ素子Ｑ１の直列回路の接続点と、他方のトランスＴ２の１次巻き線の他方の端子とスイッチ素子Ｑ２の直列回路の接続点との間に共振用のコンデンサＣ２を接続して共振回路１０を構成し、前記２つのトランスＴ１とＴ２の２次巻線のそれぞれの一方の端子を、それぞれ２つの出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２に接続するとともに、それぞれコンデンサＣ３とＣ４からなるコンデンサインプット方式の出力整流平滑回路に接続し、前記２つのトランスＴ１とＴ２のそれぞれの他方の出力端子に、それぞれ整流用ＭＯＳ－ＦＥＴからなる整流素子Ｑ３とＱ４を接続し、前記スイッチ素子Ｑ１とＱ２に、零電圧検出駆動回路１７を接続し、前記それぞれの整流用ＭＯＳ－ＦＥＴからなる整流素子Ｑ３とＱ４に整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記２つのそれぞれの出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２からそれぞれ誤差増幅器１３Ａと１３Ｂと周波数変調回路１４を介して、前記零電圧検出駆動回路１７にて前記スイッチ素子Ｑ１とＱ２に、前記共振回路１０の共振周波数よりも低い駆動周波数で交互に駆動することにより、前記駆動周波数に対応して出力電圧を可変することを可能としたことを特徴とする２出力同期整流励磁制御のプッシュプル電圧共振型コンバ－タ回路。
15. 入力端子＋Ｖｉｎに、２つのインダクタＬ１とＬ２のそれぞれの一方の端子に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と、前記インダクタＬ２とスイッチ素子Ｑ２の接続点との間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点に、ＭＯＳ－ＦＥＴからなる整流素子Ｑ３とコンデンサＣ３からなる出力整流平滑回路１１を介して一方の出力端子＋Ｖｏｕｔ１に接続し、前記インダクタＬ２とスイッチ素子Ｑ２の接続点に、ＭＯＳ－ＦＥＴからなる整流素子Ｑ４とコンデンサＣ４からなる出力整流平滑回路１１を介して他方の出力端子＋Ｖｏｕｔ２に接続し、前記整流素子Ｑ３とＱ４を整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８でタイミング制御を行い、前記出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２のいずれかからの出力を、それぞれの誤差増幅器１３Ａと１３Ｂから周波数変調回路１４と零電圧検出駆動回路１７を経て帰還して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な２出力同期整流励磁制御昇圧型のプッシュプル電圧共振型コンバ－タ回路。
16. 入力端子＋Ｖｉｎと一方の出力端子＋Ｖｏｕｔ１間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記入力端子＋Ｖｉｎと他方の出力端子＋Ｖｏｕｔ２間に、スイッチ素子Ｑ２とインダクタＬ２の直列回路を接続し、前記インダクタＬ１と前記スイッチ素子Ｑ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ３を配置し、前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点と前記ＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ４を配置し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に、タイミング制御を行う整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記インダクタＬ１と前記一方の出力端子＋Ｖｏｕｔ１間にコンデンサＣ３を配置してコンデンサインプット方式の出力整流平滑回路１１を接続し、前記インダクタＬ２と前記他方の出力端子＋Ｖｏｕｔ２間にコンデンサＣ４を配置してコンデンサインプット方式の出力整流平滑回路１１を接続し、前記出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２のいずれかからの出力を、それぞれの誤差増幅器１３Ａと１３Ｂから周波数変調回路１４と零電圧検出駆動回路１７を経て帰還して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な２出力同期整流励磁制御降圧型のプッシュプル電圧共振型コンバ－タ回路。
17. 入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路とスイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に接続し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点と前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路を構成し、前記スイッチ素子Ｑ１と前記インダクタＬ１の接続点に整流用ＭＯＳ－ＦＥＴＱ３とコンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３を介して一方の出力端子＋Ｖｏｕｔ１に接続し、前記スイッチ素子Ｑ２と前記インダクタＬ２の接続点に整流用ＭＯＳ－ＦＥＴＱ４とコンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３４介して他方の出力端子＋Ｖｏｕｔ２に接続し、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４にタイミング制御を行う整流完了後もオンを維持し共振に必要な励磁電流を供給するための同期整流励磁制御回路１８を接続し、前記出力端子＋Ｖｏｕｔ１と＋Ｖｏｕｔ２のいずれかからの出力を、それぞれの誤差増幅器１３Ａと１３Ｂから周波数変調回路１４と零電圧検出駆動回路１７を経て帰還して前記スイッチ素子Ｑ１、Ｑ２を共振周波数よりも低い周波数で交互に駆動することで、出力電圧を可変することが可能な２出力同期整流励磁制御反転型のプッシュプル電圧共振型コンバ－タ回路。
18. 入力端子＋ＶｉｎとＧＮＤ間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路と、インダクタＬ２とスイッチ素子Ｑ２の直列回路を互いに並列に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と、前記インダクタＬ２とスイッチ素子Ｑ２の接続点との間にコンデンサＣ２を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記インダクタＬ２とスイッチ素子Ｑ２の接続点と前記出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした昇圧型双方向プッシュプル電圧共振型コンバ－タ回路。
19. 入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔの間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路と、スイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に配置し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ３を配置し、前記スイッチ素子Ｑ２とインダクタＬ２の接続点とＧＮＤ間に整流用ＭＯＳ－ＦＥＴＱ４を配置し、前記インダクタＬ１と前記インダクタＬ２の他端側と前記出力端子＋Ｖｏｕｔの間にコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした降圧型双方向プッシュプル電圧共振型コンバ－タ回路。
20. 入力端子＋ＶｉｎとＧＮＤ端子の間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路と、スイッチ素子Ｑ２とインダクタＬ２の直列回路を互いに並列に配置し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２の接続点間にコンデンサＣ２を接続して共振回路を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と前記スイッチ素子Ｑ２とインダクタＬ２の接続点のそれぞれから整流用ＭＯＳ－ＦＥＴＱ３と整流用ＭＯＳ－ＦＥＴＱ４を介在し、かつ、コンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３を介して出力端子＋Ｖｏｕｔに接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした反転型双方向プッシュプル電圧共振型コンバ－タ回路。
21. 入力端子＋ＶｉｎとトランスＴ１の１次巻き線の中間端子間にインダクタＬ１を接続し、前記トランスＴ１の１次巻き線の両端子とＧＮＤ端子間に、それぞれスイッチ素子Ｑ１とＱ２を接続し、前記トランスＴ１の１次巻き線の両端子間に共振用コンデンサＣ２を接続し、前記トランスＴ１の２次巻線側の両端子と出力端子＋Ｖｏｕｔ間に、それぞれ整流用ＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ３からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした絶縁型双方向プッシュプル電圧共振型コンバ－タ回路。
22. 入力端子＋Ｖｉｎに一方のトランスＴ１と他方のトランスＴ２のそれぞれの１次巻き線の一方端を接続し、前記一方のトランスＴ１の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ１を接続し、前記他方のトランスＴ２の１次巻き線の他方端とＧＮＤ端子に、スイッチ素子Ｑ２を接続し、前記一方のトランスＴ１の１次巻き線の他方端と前記他方のトランスＴ２の１次巻き線の他方端の間に共振用のコンデンサＣ２を接続して共振回路１０を構成し、前記トランスＴ１とＴ２の２次巻線のそれぞれの一方端間を接続して出力端子＋Ｖｏｕｔとの間に、コンデンサＣ３からなるコンデンサインプット方式で整流、平滑する出力整流平滑回路１１を接続し、前記トランスＴ１とＴ２の２次巻線のそれぞれの他方端とＧＮＤ間にＭＯＳ－ＦＥＴＱ３とＱ４を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａと双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ａにより前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送と、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂと前記双方向制御周波数変調回路１９を経て零電圧検出駆動回路１７Ｂにより前記ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動して入力した電力伝送を互いに逆向きに伝送可能とした絶縁型双方向プッシュプル電圧共振型コンバ－タ回路。
23. 入力端子＋ＶｉｎとＧＮＤ間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、コンデンサＣ２とスイッチ素子Ｑ２の直列回路を並列に接続し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記コンデンサＣ２とスイッチ素子Ｑ２の接続点と前記出力端子＋Ｖｏｕｔの間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２に接続して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記入力端子＋Ｖｉｎからの電力伝送と、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７ｂを介して前記スイッチ素子Ｑ３とＱ４に接続して前記スイッチ素子Ｑ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送との逆方向の電力伝送を可能とした昇圧型双方向プッシュプル電圧共振型コンバ－タ回路。
24. 入力端子＋Ｖｉｎと出力端子＋Ｖｏｕｔの間に、スイッチ素子Ｑ１とインダクタＬ１の直列回路を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の一方の端子との接続点とＧＮＤ端子間に整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記コンデンサＣ２とスイッチ素子Ｑ２の接続点とＧＮＤ端子の間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記インダクタＬ１の他方の端子と出力端子＋Ｖｏｕｔの間に、コンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記入力端子＋Ｖｉｎからの電力伝送と前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ｂを介して前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送と前記出力端子＋Ｖｏｕｔからの逆方向の電力伝送を可能とした降圧型双方向プッシュプル電圧共振型コンバ－タ回路。
25. 入力端子＋ＶｉｎとＧＮＤ端子間に、スイッチ素子Ｑ１とインダクタＬ１を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点と出力端子＋Ｖｏｕｔの間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記スイッチ素子Ｑ２とコンデンサＣ２の接続点と出力端子＋Ｖｏｕｔの間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサインプット方式の出力整流平滑回路１１のコンデンサＣ３を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ｂを介して前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送と前記出力端子＋Ｖｏｕｔからの電力伝送の逆方向の電力伝送を可能とした反転型双方向プッシュプル電圧共振型コンバ－タ回路。
26. 入力端子＋ＶｉｎにトランスＴ１の１次巻き線の一方端子を接続し、前記トランスＴ１の１次巻き線の他方端子とＧＮＤ端子間に、スイッチ素子Ｑ１を接続し、前記スイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２と共振用のコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記トランスＴ１の２次巻き線の一方端子にコンデンサインプット方式で整流、平滑するコンデンサＣ３からなる出力整流平滑回路１１と出力端子＋Ｖｏｕｔを接続し、前記トランスＴ１の２次巻き線の他方端子とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、この整流用ＭＯＳ－ＦＥＴＱ３と並列に、必要に応じて前記コンデンサＣ２とスイッチ素子Ｑ２に代えて又は前記コンデンサＣ２とスイッチ素子Ｑ２とともにコンデンサＣ４と整流用ＭＯＳ－ＦＥＴＱ４を接続し、前記入力端子＋Ｖｉｎから誤差増幅器１３Ａを介して双方向制御周波数変調回路１９に接続し、前記出力端子＋Ｖｏｕｔから誤差増幅器１３Ｂを介して前記双方向制御周波数変調回路１９に接続し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ａを介して前記スイッチ素子Ｑ１とＱ２を共振周波数よりも低い周波数で交互に駆動し、前記双方向制御周波数変調回路１９から零電圧検出駆動回路１７Ｂを介して前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４を共振周波数よりも低い周波数で交互に駆動することで、前記入力端子＋Ｖｉｎからの電力伝送と前記出力端子＋Ｖｏｕｔからの電力伝送の逆方向の電力伝送を可能とした絶縁型双方向プッシュプル電圧共振型コンバ－タ回路。
27. 前段に、入力端子＋ＶｉｎとＧＮＤ端子間に、インダクタＬ１とスイッチ素子Ｑ１の直列回路を接続し、このスイッチ素子Ｑ１と並列に、コンデンサＣ２とスイッチ素子Ｑ２の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１とスイッチ素子Ｑ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３からなるコンデンサインプット方式の出力整流平滑回路１１に接続し、前記コンデンサＣ２とスイッチ素子Ｑ２の接続点と前記整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３との接続点に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続して昇圧型回路を構成し、
    後段に、前記昇圧型回路側の整流用ＭＯＳ－ＦＥＴＱ３とコンデンサＣ３との接続点と出力端子＋Ｖｏｕｔ間に、スイッチ素子Ｑ５とインダクタＬ３の直列回路を接続し、前記スイッチ素子Ｑ５と並列に、スイッチ素子Ｑ６とコンデンサＣ４の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ５とインダクタＬ３の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記スイッチ素子Ｑ６とコンデンサＣ４の接続点とＧＮＤ端子間に、必要に応じて前記スイッチ素子Ｑ６に代えて又は前記スイッチ素子Ｑ６とともに整流用ＭＯＳ－ＦＥＴＱ８を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ５からなるコンデンサインプット方式の出力整流平滑回路１１に接続して降圧型回路を構成し、
    前記出力端子＋Ｖｏｕｔから誤差増幅器１３と双方向制御・周波数変調回路１９を介して前記スイッチ素子Ｑ１とＱ２に接続した零電圧検出駆動回路１７Ａ１、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に接続した零電圧検出駆動回路１７Ａ２、前記スイッチ素子Ｑ５とＱ６に接続した零電圧検出駆動回路１７Ｂ１及び前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に接続した零電圧検出駆動回路１７Ｂ２を制御して前記スイッチ素子Ｑ５及びＱ６を常時オンとし、スイッチ素子Ｑ１及びＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型とし、前記スイッチ素子Ｑ１及びＱ２を常時オフとし、スイッチ素子Ｑ３及びＱ４を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ－タ回路。
28. 前段に、入力端子＋ＶｉｎとインダクタＬ１の一方の端子間に、スイッチ素子Ｑ１を接続し、このスイッチ素子Ｑ１と並列に、スイッチ素子Ｑ２とコンデンサＣ２の直列回路を接続して共振回路１０を構成し、前記スイッチ素子Ｑ１とインダクタＬ１の接続点とＧＮＤ端子間に、整流用ＭＯＳ－ＦＥＴＱ３を接続し、前記スイッチ素子Ｑ２とコンデンサＣ２の接続点とＧＮＤ端子間に、必要に応じて前記スイッチ素子Ｑ２に代えて又は前記スイッチ素子Ｑ２とともに整流用ＭＯＳ－ＦＥＴＱ４を接続して降圧型回路を構成し、
    後段に、前記インダクタＬ１の他方の端子とＧＮＤ間に、スイッチ素子Ｑ５を接続し、このスイッチ素子Ｑ５と並列に、スイッチ素子Ｑ６とコンデンサＣ３の直列回路を接続して共振回路１０を構成し、前記インダクタＬ１の他方の端子と出力端子＋Ｖｏｕｔ間に、整流用ＭＯＳ－ＦＥＴＱ７を接続し、前記スイッチ素子Ｑ６とコンデンサＣ３の接続点と出力端子＋Ｖｏｕｔ間に、必要に応じて前記スイッチ素子Ｑ６に代えて又は前記スイッチ素子Ｑ６とともに整流用ＭＯＳ－ＦＥＴＱ８を接続し、前記出力端子＋ＶｏｕｔとＧＮＤ端子間に、コンデンサＣ４からなるコンデンサインプット方式の出力整流平滑回路１１に接続して降圧型回路を構成し、
    前記出力端子＋Ｖｏｕｔから誤差増幅器１３と双方向制御・周波数変調回路１９を介して前記スイッチ素子Ｑ１とＱ２に接続した零電圧検出駆動回路１７Ａ１、前記整流用ＭＯＳ－ＦＥＴＱ３とＱ４に接続した零電圧検出駆動回路１７Ａ２、前記スイッチ素子Ｑ５とＱ６に接続した零電圧検出駆動回路１７Ｂ１及び前記整流用ＭＯＳ－ＦＥＴＱ７とＱ８に接続した零電圧検出駆動回路１７Ｂ２を制御して前記スイッチ素子Ｑ５及びＱ６を常時オフとし、スイッチ素子Ｑ１及びＱ２を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより降圧型とし、前記スイッチ素子Ｑ１及びＱ２を常時オンとし、スイッチ素子Ｑ３及びＱ４を共振周波数よりも低い駆動周波数で交互にオン、オフすることにより昇圧型として機能するようにしたことを特徴とするプッシュプル電圧共振型コンバ－タ回路。
    

Images