JP2006211867A

JP2006211867A - 整流回路

Info

Publication number: JP2006211867A
Application number: JP2005023604A
Authority: JP
Inventors: Kazuaki Mino; 和明三野; Ｗ．ＫｏｌａｒＪｏｈａｎｎ; W Kolar Johann; Yasuyuki Nishida; 保幸西田
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2005-01-31
Filing date: 2005-01-31
Publication date: 2006-08-10
Anticipated expiration: 2025-01-31
Also published as: JP4797389B2

Abstract

【課題】入力電圧の変動にかかわらず出力電圧をほぼ一定に保つことができる整流回路を提供する。装置の小形化、低コスト化、低損失化を可能にする。
【解決手段】交流電源１〜３の各相にそれぞれ接続された変圧器４〜６と、これらの二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジ１０，１１と、回路出力端子２１，２２間に接続されたコンデンサ１６と、を備え、ダイオードブリッジ１０，１１により交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、ダイオードブリッジ１０，１１の正負出力端子間に半導体スイッチング素子１３を接続し、このスイッチング素子１３とコンデンサ１６とを含む閉回路に、ダイオードブリッジ１０，１１に対して順方向となるダイオード１２を接続する。
【選択図】図１

Description

本発明は、電圧または電流の位相を変換する変圧器を有し、多相の交流電圧を整流して直流電圧を得る整流回路に関するものである。

図７は、従来技術を示す回路であり、後述する非特許文献１に記載されているものである。
図７において、１〜３はＹ結線された交流電源、４〜６は各交流電源１〜３にそれぞれ接続されたリアクトル、７〜９は三巻線変圧器、７０〜７２，８０〜８２，９０〜９２は各変圧器７〜９の巻線、ａ１，ａ２，ａ３，ｂ１，ｂ２，ｂ３，ｃ１，ｃ２，ｃ３は各巻線７０〜７２，８０〜８２，９０〜９２の端子である。ここで、巻線７１，８１，９１の巻数をＷ_Ａ、巻線７２，８２，９２の巻数をＷ_Ｂとすると、巻線７０，８０，９０の巻数はＷ_Ａ＋Ｗ_Ｂに設定されている。
また、端子ａ１，ｂ１，ｃ１にはダイオードブリッジ１０の交流側が接続され、端子ａ２，ｂ２，ｃ２にはダイオードブリッジ１１の交流側が接続されており、これらの直流側は共通接続されてその正負出力端子間にコンデンサ１６が接続されている。なお、２１，２２は整流回路としての回路出力端子である。

ここで、前記巻数比Ｗ_Ａ，Ｗ_Ｂを適切な値（Ｗ_Ｂ／Ｗ_Ａ＝０．３６６）に調整することにより、図８に示すように、各ダイオードブリッジ１０，１１に入力される電流ｉ_ａ１，ｉ_ａ２，ｉ_ｂ１，ｉ_ｂ２，ｉ_ｃ１，ｉ_ｃ２は、それぞれの電源２，３，１から端子ａ３，ｂ３，ｃ３を介して流れ込む入力電流ｉ_ａ，_ｂ，ｉ_ｃに対して±１５度位相がずれる。
更に、ダイオードブリッジ１０，１１の各ダイオードがオンすることにより、変圧器７〜９の二次側の端子ａ１，ｂ１，ｃ１，ａ２，ｂ２，ｃ２はダイオードブリッジ１０，１１の正または負の出力端子と同電位になる（ダイオードの順方向電圧は無視する）。

いま、ダイオードブリッジ１０，１１の出力電圧を２Ｅ、出力電圧の中点をＮとすると、中点Ｎと端子ａ１間の電圧ｕ_ａ１Ｎ及び中点Ｎと端子ａ２間の電圧ｕ_ａ２Ｎは、図９のような波形となる。ここで、電圧ｕ_ａ１Ｎ，ｕ_ａ２Ｎの位相はそれぞれ電流ｉ_ａ１，ｉ_ａ２の位相と一致し、前述した電源２からの入力電流ｉ_ａに対して±１５度の位相差となる。
また、中点Ｎと端子ｂ１間の電圧ｕ_ｂ１Ｎ及び中点Ｎと端子ｂ２間の電圧ｕ_ｂ２Ｎ、中点Ｎと端子ｃ１間の電圧ｕ_ｃ１Ｎ及び中点Ｎと端子ｃ２間の電圧ｕ_ｃ２Ｎも、電圧ｕ_ａ１Ｎ，ｕ_ａ２Ｎに対してそれぞれ１２０度、２４０度位相がずれた波形となる。

更に、端子ａ１，ａ２の間の電圧ｕ_ａ１ａ２は、電圧ｕ_ａ１Ｎとｕ_ａ２Ｎとの差になり、数式１となる。電圧ｕ_ｂ１ｂ２，ｕ_ｃ１ｃ２についても、同様に数式２及び数式３となる。
［数１］
ｕ_ａ１ａ２＝ｕ_ａ１Ｎ−ｕ_ａ２Ｎ
［数２］
ｕ_ｂ１ｂ２＝ｕ_ｂ１Ｎ−ｕ_ｂ２Ｎ
［数３］
ｕ_ｃ１ｃ２＝ｕ_ｃ１Ｎ−ｕ_ｃ２Ｎ

更に、中点Ｎと端子ａ３との間の電圧ｕ_ａ３Ｎは、変圧器の巻数比を用いて数式４により表される。

一方、中点Ｎと交流入力電圧（電源１〜３）の中性点Ｏとの間の電圧ｕ_ＯＮは数式５により、中性点Ｏと端子ａ３との間の電圧ｕ_ａ３Ｏは数式６によりそれぞれ表される。

［数５］
ｕ_ＯＮ＝（ｕ_ａ３Ｎ−ｕ_ｂ３Ｎ−ｕ_ｃ３Ｎ）／３

［数６］
ｕ_ａ３Ｏ＝ｕ_ａ３Ｎ−ｕ_ＯＮ

よって、図９に示すように、電圧ｕ_ａ３Ｏは１２パルス状の波形に変換され、入力電流は正弦波状に近づき、入力電流の高調波が低減される。特に、５次、７次の高調波を零にすることができ、このように入力電流の高調波が低減されることにより、出力電圧のリプルも低減することができる。

M. Depenbrock, C. Niermann，「A New 12-Pulse Rectifier Circuit with Line-Side Interphase Transformer and Nearly Sinusoidal Line Current」，PEMC'90, Proceeding of the 6th Conference on Power Electronics and Motion Control, Vol. 2, pp. 374-378

上述した従来技術によれば、入力電流の高調波及び出力電圧のリプルを低減することが可能である。
しかしながら、この従来技術における出力電圧は入力相電圧のピーク値の１．５２倍となり、入力電圧が変動すると出力電圧も変化してしまうという問題がある。
そこで、本発明は、入力電圧の変動に関わらず出力電圧をほぼ一定に保つことができる整流回路を提供しようとするものである。

上記課題を解決するため、請求項１に記載した発明は、多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
前記ダイオードブリッジの正負出力端子間に半導体スイッチング素子を接続し、このスイッチング素子と前記コンデンサとを含む閉回路に、前記ダイオードブリッジに対して順方向となるダイオードを接続したものである。

請求項２に記載した発明は、多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
前記ダイオードブリッジの正負出力端子間に半導体スイッチング素子をそれぞれ接続し、各スイッチング素子と前記コンデンサとを含む閉回路に、当該スイッチング素子に並列接続されたダイオードブリッジに対して順方向となるダイオードをそれぞれ接続し、
各スイッチング素子に対する駆動信号の位相をずらすものである。

請求項３に記載した発明は、多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
一つのダイオードブリッジの正負出力端子間に半導体スイッチング素子と第１，第２の電流検出手段との直列回路を接続し、かつ、他のダイオードブリッジの正負出力端子間に半導体スイッチング素子を接続し、
第１の電流検出手段が接続されたスイッチング素子と第１の電流検出手段との直列回路と前記コンデンサとを含む閉回路に、当該スイッチング素子に並列接続されたダイオードブリッジに対して順方向となるダイオードを接続すると共に、
他のスイッチング素子と前記コンデンサとを含む閉回路に、当該他のスイッチング素子に並列接続されたダイオードブリッジに対して順方向となるダイオードをそれぞれ接続したものである。

請求項４に記載した発明は、多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
前記ダイオードブリッジの直流出力側に半導体スイッチング素子とダイオードとをそれぞれ接続し、
各スイッチング素子の駆動信号における変調率を変化させるものである。

請求項１に記載した発明によれば、入力電圧が変動した場合でもスイッチング素子のデューティ比を制御することで出力電圧を常に一定に保つことができる。
また、請求項２に記載した発明によれば、スイッチング周波数成分のリプル電流も低減でき、リプル周波数を高くすることができる。よって、入力フィルタやノイズフィルタの小形化、低コスト化、低損失化が可能である。
請求項３に記載した発明によれば、電流検出手段として高価なＤＣ−ＣＴ（直流変流器）を使用することなく、安価なシャント抵抗などを使用することができ、装置の一層の低コスト化、小形化が可能である。
請求項４に記載した発明によれば、主回路部品を変更することなく、制御回路や制御ソフトウェアを変更するだけで、入力電流高調波を低減することが可能であり、装置の高性能化、入力フィルタの小形化、低損失化を達成することができる。

以下、図に沿って本発明の実施形態を説明する。
まず、図１は請求項１に相当する本発明の第１実施形態を示す回路構成図であり、図７と同一の構成要素については同一番号を付して説明を省略し、以下では異なる部分を中心に説明する。
図１において、ダイオードブリッジ１０，１１の正負出力端子間にはＭＯＳＦＥＴ等のスイッチング素子１３が接続され、また、ダイオードブリッジ１０，１１の正側出力端子とコンデンサ１６の正側端子との間には、ダイオード１２が前記ダイオードブリッジ１０，１１に対して順方向に接続されている。なお、ダイオード１２は、そのカソードをダイオードブリッジ１０，１１側に向けてコンデンサ１６の負側端子とスイッチング素子１３のソースとの間に接続しても良い。他の回路構成は、図７と同様である。

上記構成において、スイッチング素子１３をオンすることによってリアクトル４〜６に蓄えられるエネルギーは増加し、そのエネルギーはスイッチング素子１３をオフすることによってコンデンサ１６に放出される。よって、交流電源１〜３による入力電圧が変化したとしても、これを検出してスイッチング素子１３のデューティ比を適切に調整することにより、整流回路の出力電圧を常に所望の一定値に制御することができる。
なお、本実施形態において、ダイオードブリッジ１０，１１の整流動作により交流電源電圧を多パルス状の波形に変換して５次、７次等の入力電流高調波を低減する作用は、図９と同様である。

ここで、本実施形態によると、入力電流にスイッチング素子１３のスイッチング周波数と同一周波数成分のリプル電流が重畳する。このリプル電流が大きいと、リプル除去用の入力フィルタやノイズフィルタの体積、重量、損失が大きくなり、高コスト化するおそれがある。
そこで、本発明の第２実施形態は、上記の不都合を解決するためになされたものである。

図２は、請求項２に相当する本発明の第２実施形態を示す回路構成図であり、ダイオードブリッジ１０，１１の直流側の正負出力端子間にそれぞれＭＯＳＦＥＴ等のスイッチング素子１３，１５が接続されていると共に、ダイオードブリッジ１０，１１の正側出力端子とコンデンサ１６の一端との間には、ダイオード１２，１４がそれぞれダイオードブリッジ１０，１１に対して順方向に接続されている。
なお、スイッチング素子１３，１５及びダイオード１２，１４は、図１におけるスイッチング素子１３及びダイオード１２を個々のダイオードブリッジ１０，１１ごとに個別に設けただけであり、作用としては図１と同様である。

ここで、一方のスイッチング素子１３の駆動信号に対して他方のスイッチング素子１５の駆動信号の位相を１８０度ずらすことにより、入力電流リプルは低減される。例えば、スイッチング素子１３がオン、スイッチング素子１５がオフの場合には、ダイオードブリッジ１０の電流が増加し、ダイオードブリッジ１１の電流は減少する。また、スイッチング素子１３がオフ、スイッチング素子１５がオンの場合には、ダイオードブリッジ１０の電流が減少し、ダイオードブリッジ１１の電流は増加する。

ダイオードブリッジ１０，１１に流れる電流は入力電流から分流されるため、入力電流のリプル成分はキャンセルされることで低減される。同時に、スイッチング素子１３，１５のスイッチング周波数に起因する入力電流リプルの周波数は、第１実施形態に比べて２倍になる。
このように入力電流のリプルが減少し、しかもリプル電流の周波数成分が高くなることにより、リプル除去用の入力フィルタやノイズフィルタ、ひいては装置全体の小形軽量化、低損失化、低コスト化が可能となるものである。

次に、請求項３に相当する本発明の第３実施形態を図３〜図５に基づいて説明する。
上述した第２実施形態では、スイッチング素子１３，１５の特性や駆動信号のタイミングのばらつき等によって各スイッチング素子１３，１５のデューティ比が異なると、一方のダイオードブリッジ１０と他方のダイオードブリッジ１１との間で横流電流が流れる。
この横流電流は入力電流の高調波を増加させ、更に横流電流によって発生する損失が装置を破損するおそれもある。横流電流は直流成分を含んでいるため、通常はＤＣ−ＣＴ（直流変流器）により検出して所定の保護動作を行うことが可能であるが、一般にＤＣ−ＣＴはコストが高いという問題がある。
そこで、第３実施形態は上記の課題を解決するものである。

図３において、スイッチング素子１３のソースとダイオードブリッジ１０の負側出力端子との間には、第１，第２の電流検出手段としての抵抗１７，１８が直列に接続され、これらの抵抗１７，１８の相互接続点は負側の回路出力端子２２に接続されている。その他の回路構成は図２の第２実施形態と同様である。

以下に、第３実施形態の動作を説明する。
図３において、いま、横流電流が零の場合、電流はダイオードブリッジ１０→スイッチング素子１３と抵抗１７、または、ダイオード１２とコンデンサ１６→抵抗１８→ダイオードブリッジ１０の経路で流れる。しかし、スイッチング素子１３，１５の特性や駆動信号のばらつき等により、スイッチング素子１３，１５のデューティ比が異なると、一方のダイオードブリッジ１０と他方のダイオードブリッジ１１との間で横流電流が流れる。

例えば、スイッチング素子１３のデューティ比がスイッチング素子１５のそれよりも大きい（スイッチング素子１３のオン期間がスイッチング素子１５のオン期間より長い）と、電源１〜３→リアクトル４〜６→変圧器７〜９→ダイオードブリッジ１０→スイッチング素子１３と抵抗１７、またはダイオード１２とコンデンサ１６→ダイオードブリッジ１１→変圧器７〜９→リアクトル４〜６→電源１〜３の経路で横流電流が徐々に増加する。

ここで、スイッチング素子１３がオンの期間において、横流電流が零の場合には、ダイオードブリッジ１０の正側出力端子からスイッチング素子１３を経て流れる電流は全て抵抗１７，１８を介してダイオードブリッジ１０の負側出力端子に流入するため、抵抗１７，１８の電圧降下として検出される電流値は等しくなる。しかし、スイッチング素子１３がオンの期間において、ダイオードブリッジ１０，１１間に横流電流が流れている場合には、抵抗１７を流れる電流の一部がダイオードブリッジ１１側に流出するので、抵抗１７，１８の電圧降下として検出される電流値は異なってくる。従って、横流電流は、これらの電圧降下の差（ただし、ここではコンデンサ１６の負側を制御回路の基準電位とするため、各電圧降下の極性は異なり、抵抗１７，１８の検出電圧値の和となる）を求めることによって検出することができる。

ここで、図４は上記第３実施形態の制御ブロック図の一例を示し、また、図５は動作波形例を示している。
図４において、２１はオンディレイ回路、２２，２３はスイッチ、２４はローパスフィルタ、２５，２６はキャリア発生手段、２７，２８はコンパレータである。

抵抗１７の電圧ｕ_Ｒ１は立ち上がり直後にダイオード１２の逆回復電流を含むため、スイッチング素子１３のゲート信号Ｔ_１ｇに対し、オンディレイ回路２１によりデッドタイムｔ_ｄを設けた時間Ｔ_１ｇ’においてスイッチ２２，２３をオンして抵抗１７，１８の電圧ｕ_Ｒ１，ｕ_Ｒ２を検出する。これにより電圧ｕ_Ｒ１’，ｕ_Ｒ２’が得られ、その和を演算することにより電流ｉ_ｚが得られる。
上記の電流ｉ_ｚは、時間Ｔ_１ｇ’における横流電流を示しているので、ローパスフィルタ２４により平均化した電流ｉ_ｚを、スイッチング素子１３に対するキャリア信号Ｔ_ｒｉ１と出力電圧指令ｕ_Ｏ ^＊’との比較結果に加算すると共に、スイッチング素子１５に対するキャリア信号Ｔ_ｒｉ２と出力電圧指令ｕ_Ｏ ^＊’との比較結果から減算してそれぞれフィードバックし、更にコンパレータ２７，２８に加えることにより、各スイッチング素子１３，１５のゲート信号Ｔ_１ｇ，Ｔ_２ｇを得、これらのゲート信号Ｔ_１ｇ，Ｔ_２ｇによりスイッチング素子１３，１５をオン、オフさせることで横流電流を抑制することができる。

例えば、電流ｉ_ｚが正の時にはスイッチング素子１３のデューティ比が減少し、スイッチング素子１５のデューティ比が増加することにより、横流電流は減少する。逆に電流ｉ_ｚが負の時にはスイッチング１３のデューティ比は増加し、スイッチング素子１５のデューティ比が減少することで、横流電流は減少する。
この実施形態によれば、高価なＤＣ−ＣＴを使用することなく、安価なシャント抵抗（抵抗１７，１８）を用いて横流電流を検出し、制御することができ、装置をより一層、低コスト化、小形化することができる。

次いで、請求項４に相当する本発明の第４実施形態を図６に基づいて説明する。
前述した第２，第３実施形態では、交流電源１〜３の中性点Ｏと端子ａ３間の電圧ｕ_ａ３Ｏはステップ状に変化し（スイッチング周波数成分の電圧変化は無視する）、入力電流もステップ状に変化する。その結果、例えば１２パルス状の入力電流ならば１１次、１３次以降の高調波が発生する。
そこで、第４実施形態では、スイッチング素子の駆動信号における変調率（変調信号）を変化させることによって入力電流の高調波を低減するものである。

まず、第２実施形態（図２）及び第３実施形態（図３）では、それぞれのスイッチング素子１３，１５の駆動信号における変調率を変化させることにより、変圧器７〜９の二次側と中点Ｎとの間に発生する電圧ｕ _ａ１Ｎ，ｕ _ａ２Ｎ，ｕ _ｂ１Ｎ，ｕ _ｂ２Ｎ，ｕ _ｃ１Ｎ，ｕ _ｃ２Ｎも変化する。例えば、スイッチング素子１３の変調率が高くなるとオン期間が長くなるので、ｕ _ａ１Ｎは減少し、変調率が低くなるとオン期間が短くなるので、ｕ _ａ１Ｎは増加する。その他の電圧ｕ _ａ２Ｎ，ｕ _ｂ１Ｎ，ｕ _ｂ２Ｎ，ｕ _ｃ１Ｎ，ｕ _ｃ２Ｎも同様に変換する。ただし、ここではスイッチング周波数成分の電圧変化は無視している。

ｕ _ａ１ａ２，ｕ _ｂ１ｂ２及びｕ _ｃ１ｃ２は従来技術と同様に前述の数式１〜数式３によって求まり、ｕ _ａ３Ｏも数式４〜数式６によって求まる。ここで、各スイッチング素子１３，１５の変調率を変化させることによりｕ _ａ３Ｏの波形も変化するので、適切な変調信号を用いて制御することにより、図６に示すように、ｕ _ａ３Ｏはステップ状に変化することなく、ほぼ正弦波状に制御することができる。更に、ｕ _ａ３Ｏが正弦波化されることにより、入力電流波形も正弦波化されて高調波成分を低減することができる。
このように、主回路部品を変更することなく、出力電圧を制御するために用いる各スイッチング素子の変調率を変更するだけで、入力電流の高調波を低減することが可能である。このような制御を行うことにより、主回路部品を変更せずに制御回路や制御ソフトを変更するだけで装置の高性能化、入力フィルタの小形・軽量化、低コスト化、低損失化が実現可能となる。

本発明の第１実施形態を示す回路図である。本発明の第２実施形態を示す回路図である。本発明の第３実施形態を示す回路図である。本発明の第３実施形態における制御ブロック図である。本発明の第３実施形態の動作波形図である。本発明の第４実施形態の動作波形図である。従来技術を示す回路図である。従来技術の電流ベクトル図である。従来技術の動作波形図である。

符号の説明

１，２，３：交流電源
４，５，６：リアクトル
７，８，９：変圧器
７０，７１，７２，８０，８１，８２，９０，９１，９２：巻線
１０，１１：ダイオードブリッジ
１２，１４：ダイオード
１３，１５：スイッチング素子
１６：コンデンサ
１７，１８：抵抗
２１，２２：回路出力端子
ａ１，ａ２，ａ３，ｂ１，ｂ２，ｂ３，ｃ１，ｃ２，ｃ３：端子
Ｎ：中点
Ｏ：中性点

Claims

多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
前記ダイオードブリッジの正負出力端子間に半導体スイッチング素子を接続し、このスイッチング素子と前記コンデンサとを含む閉回路に、前記ダイオードブリッジに対して順方向となるダイオードを接続したことを特徴とする整流回路。
多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
前記ダイオードブリッジの正負出力端子間に半導体スイッチング素子をそれぞれ接続し、各スイッチング素子と前記コンデンサとを含む閉回路に、当該スイッチング素子に並列接続されたダイオードブリッジに対して順方向となるダイオードをそれぞれ接続し、
各スイッチング素子に対する駆動信号の位相をずらすことを特徴とする整流回路。
多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
一つのダイオードブリッジの正負出力端子間に半導体スイッチング素子と第１，第２の電流検出手段との直列回路を接続し、かつ、他のダイオードブリッジの正負出力端子間に半導体スイッチング素子を接続し、
第１の電流検出手段が接続されたスイッチング素子と第１の電流検出手段との直列回路と前記コンデンサとを含む閉回路に、当該スイッチング素子に並列接続されたダイオードブリッジに対して順方向となるダイオードを接続すると共に、
他のスイッチング素子と前記コンデンサとを含む閉回路に、当該他のスイッチング素子に並列接続されたダイオードブリッジに対して順方向となるダイオードをそれぞれ接続したことを特徴とする整流回路。
多相交流電源の各相にそれぞれ接続された変圧器と、
これらの変圧器の二次側に交流側がそれぞれ接続され、かつ直流側の正負出力端子が共通接続された複数のダイオードブリッジと、
回路出力端子間に接続されたコンデンサと、を備え、
前記ダイオードブリッジにより交流電源電圧を多パルス状の波形に変換して入力電流高調波を低減するようにした整流回路において、
前記ダイオードブリッジの直流出力側に半導体スイッチング素子とダイオードとをそれぞれ接続し、
各スイッチング素子の駆動信号における変調率を変化させることを特徴とする整流回路。