JPH06246949A - サーマルヘッドとその駆動ｉｃチップと該サーマルヘッドの製造方法および感熱記録装置 - Google Patents
サーマルヘッドとその駆動ｉｃチップと該サーマルヘッドの製造方法および感熱記録装置Info
- Publication number
- JPH06246949A JPH06246949A JP5124678A JP12467893A JPH06246949A JP H06246949 A JPH06246949 A JP H06246949A JP 5124678 A JP5124678 A JP 5124678A JP 12467893 A JP12467893 A JP 12467893A JP H06246949 A JPH06246949 A JP H06246949A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- substrate
- chip
- thermal head
- heating resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Abstract
(57)【要約】
【目的】 大電流の高速スイッチング素子，ダイオード
アレイを不必要とし、感熱記録装置に適用して画質品位
を向上させ、印字直後の画像をすぐ見ることができるサ
ーマルヘッドを得る。 【構成】 基板３の端部に形成された発熱抵抗体５を所
定数に分割する複数の電極４と、その発熱抵抗体５の所
定数と同数のシフトレジスタ２０，記憶素子２３，その
記憶素子からの信号を所定数の半数の信号に選択し、そ
の選択された信号により電流流出スイッチング素子２６
を駆動する選択回路及び電流流入スイッチング素子２９
が設けられたＩＣチップ８を備え、基板３上の電極４に
ＩＣチップ８の電流流出スイッチング素子２６と電流流
入スイッチング素子２９とを交互配置接続した。
アレイを不必要とし、感熱記録装置に適用して画質品位
を向上させ、印字直後の画像をすぐ見ることができるサ
ーマルヘッドを得る。 【構成】 基板３の端部に形成された発熱抵抗体５を所
定数に分割する複数の電極４と、その発熱抵抗体５の所
定数と同数のシフトレジスタ２０，記憶素子２３，その
記憶素子からの信号を所定数の半数の信号に選択し、そ
の選択された信号により電流流出スイッチング素子２６
を駆動する選択回路及び電流流入スイッチング素子２９
が設けられたＩＣチップ８を備え、基板３上の電極４に
ＩＣチップ８の電流流出スイッチング素子２６と電流流
入スイッチング素子２９とを交互配置接続した。
Description
【０００１】
【産業上の利用分野】この発明は、帯状の発熱抵抗体を
備えたサーマルヘッドに関するものである。
備えたサーマルヘッドに関するものである。
【０００２】
【従来の技術】図４８は例えば特開昭５１−８１１３７
号公報に示された従来のサーマルヘッドを示す回路図で
あり、図において、１０１は記録ヘッド、１０２は１走
査線分の記録情報信号（Ａで示す）を時間的に量子化し
て記録するラインメモリ、１０３はラインメモリ１０２
の駆動クロック信号（Ｂ，Ｃ）の切換えスイッチ、１０
４は１走査線記録情報信号の２分の１を記憶しかつそれ
らの信号を並列同時に出力する直列入力並列出力形のシ
フトレジスタで代表されるメモリで、図示されていない
がスイッチング素子（トランジスタで代表される）を経
て記録ヘッド１０１の一方のリードに接続されている。
また１０５はメモリ１０４の入力信号を選択するスイッ
チ、１０６はメモリ１０４の駆動クロック信号（Ｄ，
Ｆ）の切換えスイッチ、１０７は１走査線の記録情報信
号の他の２分の１を記録するメモリ、１０８はメモリ１
０７の駆動クロック信号（Ｅ，Ｆ）の切換えスイッチ、
１０９は記録ヘッドの他方のリードを配列順に交互に奇
数，偶数の２群に分けて共通端子に結び、この共通端子
を選択するスイッチ、１１０は半導体ダイオードアレイ
に代表される逆流防止端子である。
号公報に示された従来のサーマルヘッドを示す回路図で
あり、図において、１０１は記録ヘッド、１０２は１走
査線分の記録情報信号（Ａで示す）を時間的に量子化し
て記録するラインメモリ、１０３はラインメモリ１０２
の駆動クロック信号（Ｂ，Ｃ）の切換えスイッチ、１０
４は１走査線記録情報信号の２分の１を記憶しかつそれ
らの信号を並列同時に出力する直列入力並列出力形のシ
フトレジスタで代表されるメモリで、図示されていない
がスイッチング素子（トランジスタで代表される）を経
て記録ヘッド１０１の一方のリードに接続されている。
また１０５はメモリ１０４の入力信号を選択するスイッ
チ、１０６はメモリ１０４の駆動クロック信号（Ｄ，
Ｆ）の切換えスイッチ、１０７は１走査線の記録情報信
号の他の２分の１を記録するメモリ、１０８はメモリ１
０７の駆動クロック信号（Ｅ，Ｆ）の切換えスイッチ、
１０９は記録ヘッドの他方のリードを配列順に交互に奇
数，偶数の２群に分けて共通端子に結び、この共通端子
を選択するスイッチ、１１０は半導体ダイオードアレイ
に代表される逆流防止端子である。
【０００３】このようなサーマルヘッドは印字方式とし
て簡便なため、広く使用されている。この他、従来帯状
の厚膜サーマルヘッドとしては、特開昭５１−５８９５
８号公報，特開昭５１−８１１３８号公報，特開昭５１
−１１５８３８号公報，特開昭５１−１１５８３９号公
報等に示されたものがある。
て簡便なため、広く使用されている。この他、従来帯状
の厚膜サーマルヘッドとしては、特開昭５１−５８９５
８号公報，特開昭５１−８１１３８号公報，特開昭５１
−１１５８３８号公報，特開昭５１−１１５８３９号公
報等に示されたものがある。
【０００４】ところで、図４８に示した厚膜交互リード
方式のサーマルヘッドでは、ダイオードアレイによる逆
流防止回路１１０と駆動情報に基づくスイッチング素子
駆動をラインメモリ１０２，メモリ１０４，メモリ１０
７にて、発熱抵抗体を駆動しており、少なくとも１ライ
ンの印字を行うにあたり、記録情報信号の２分の１ずつ
の駆動すなわちバッファメモリであるラインメモリ１０
２，メモリ１０７の切り換えが必要となり、記録情報の
印字１ラインに対するデータ転送は２回となってしま
う。これはダイオードアレイ１１０を２系統に分離し、
スイッチ１０９に示される様な大電流のスイッチングを
必要とするからである。ここで、このスイッチングはダ
イオード１個当たりの電流は微少なものとしても、複数
個同時駆動となることになり、大電流のスイッチングと
なる。したがって、このスイッチング速度を速くすると
大電流切り換えによるスパイクノイズ発生等によりダイ
オードアレイ１１０もしくは例えばトランジスタからな
るスイッチ１０９を破壊してしまうので高速スイッチン
グすることができない。当然ながらダイオード１個に流
す様な電流をある程度の高速スイッチングすることは可
能である。しかしながら、スイッチ１０９の実現しうる
素子には、高速の大電流スイッチングという制御がつき
まとう。
方式のサーマルヘッドでは、ダイオードアレイによる逆
流防止回路１１０と駆動情報に基づくスイッチング素子
駆動をラインメモリ１０２，メモリ１０４，メモリ１０
７にて、発熱抵抗体を駆動しており、少なくとも１ライ
ンの印字を行うにあたり、記録情報信号の２分の１ずつ
の駆動すなわちバッファメモリであるラインメモリ１０
２，メモリ１０７の切り換えが必要となり、記録情報の
印字１ラインに対するデータ転送は２回となってしま
う。これはダイオードアレイ１１０を２系統に分離し、
スイッチ１０９に示される様な大電流のスイッチングを
必要とするからである。ここで、このスイッチングはダ
イオード１個当たりの電流は微少なものとしても、複数
個同時駆動となることになり、大電流のスイッチングと
なる。したがって、このスイッチング速度を速くすると
大電流切り換えによるスパイクノイズ発生等によりダイ
オードアレイ１１０もしくは例えばトランジスタからな
るスイッチ１０９を破壊してしまうので高速スイッチン
グすることができない。当然ながらダイオード１個に流
す様な電流をある程度の高速スイッチングすることは可
能である。しかしながら、スイッチ１０９の実現しうる
素子には、高速の大電流スイッチングという制御がつき
まとう。
【０００５】また、１ラインの印字データをバッファメ
モリ１０２，１０７へと分解，再編して駆動情報を作成
しなければならない。この対策としては、上述した公報
のうち、特開昭５９−１２３３６４号公報，特開昭５９
−１２３３６５号公報に示されたサーマルヘッドが知ら
れている。
モリ１０２，１０７へと分解，再編して駆動情報を作成
しなければならない。この対策としては、上述した公報
のうち、特開昭５９−１２３３６４号公報，特開昭５９
−１２３３６５号公報に示されたサーマルヘッドが知ら
れている。
【０００６】図４９は、例えば特開昭５９−１２３３６
５号公報に示された従来のサーマルヘッドを示す回路図
であり、図において、１１１は相互に隣接して配設され
たｎ個の発熱素子１１１ａ〜１１１ｎからなる発熱素子
群、１１２は発熱素子駆動用バッファ素子であるｎ／２
個のトランジスタ１１２ａからなり、各々のトランジス
タ１１２ａが発熱素子群１１１のうち隣接する２つの発
熱素子からなる１組の発熱素子１１１ａ〜１１１ｎに接
続されたトランジスタアレイ、１１３ａ，１１３ｂは異
なる時期に電圧Ｖ1 ，Ｖ2 が印加される第１，第２の共
通電極であり、上記発熱素子群１１１のうち第１の発熱
素子１１１ａは第１の共通電極１１３ａに、これに隣接
する第２〜第ｎ−１の発熱素子１１１ｂ〜１１１ｎ−１
は２つずつ順次交互に第２又は第１の共通電極１１３
ａ，１１３ｂにそれぞれ接続され、第ｎの発熱素子１１
１ｎは単独で第２又は第１の共通電極１１３ａ，１１３
ｂに接続されている。１１４は逆流防止用のダイオー
ド、１１５は発熱素子群１１１に対する印字データを保
有するｎビットのシフトレジスタ、１１５ａ，１１５ｂ
はシフトレジスタ１１５のクロック入力及びデータ入
力、１１６はシフトレジスタ１１５のパラレル出力のう
ちの２出力に対して１出力を選択し、トランジスタ１１
２ａをスイッチングするマルチプレクサー、１１６ａ，
１１６ｂはマルチプレクサー１１６のセレクト入力及び
オールオフ入力で、該オールオフ入力１１６ｂは通常信
号“Ｈ”が加えられ、オールオフ時は信号“Ｌ”が加え
られる。１１６ｃ，１１６ｄはインバータである。
５号公報に示された従来のサーマルヘッドを示す回路図
であり、図において、１１１は相互に隣接して配設され
たｎ個の発熱素子１１１ａ〜１１１ｎからなる発熱素子
群、１１２は発熱素子駆動用バッファ素子であるｎ／２
個のトランジスタ１１２ａからなり、各々のトランジス
タ１１２ａが発熱素子群１１１のうち隣接する２つの発
熱素子からなる１組の発熱素子１１１ａ〜１１１ｎに接
続されたトランジスタアレイ、１１３ａ，１１３ｂは異
なる時期に電圧Ｖ1 ，Ｖ2 が印加される第１，第２の共
通電極であり、上記発熱素子群１１１のうち第１の発熱
素子１１１ａは第１の共通電極１１３ａに、これに隣接
する第２〜第ｎ−１の発熱素子１１１ｂ〜１１１ｎ−１
は２つずつ順次交互に第２又は第１の共通電極１１３
ａ，１１３ｂにそれぞれ接続され、第ｎの発熱素子１１
１ｎは単独で第２又は第１の共通電極１１３ａ，１１３
ｂに接続されている。１１４は逆流防止用のダイオー
ド、１１５は発熱素子群１１１に対する印字データを保
有するｎビットのシフトレジスタ、１１５ａ，１１５ｂ
はシフトレジスタ１１５のクロック入力及びデータ入
力、１１６はシフトレジスタ１１５のパラレル出力のう
ちの２出力に対して１出力を選択し、トランジスタ１１
２ａをスイッチングするマルチプレクサー、１１６ａ，
１１６ｂはマルチプレクサー１１６のセレクト入力及び
オールオフ入力で、該オールオフ入力１１６ｂは通常信
号“Ｈ”が加えられ、オールオフ時は信号“Ｌ”が加え
られる。１１６ｃ，１１６ｄはインバータである。
【０００７】この図４９に示されるように、１ラインの
ｎビットの印字情報はシフトレジスタ１１５に入れら
れ、マルチプレクサー１１６にて容易に発熱素子駆動情
報が得られ、データの分解，再編は不要になるのみであ
る。またダイオードアレイ１１４は例えばＩＣチップに
て形成され、Ｃ１，Ｃ２をスイッチにて切り換えること
になる。また、発熱素子駆動用バッファ素子１１２，シ
フトレジスタ１１５，マルチプレクサー１１６は例えば
集積回路化されたＩＣチップにて形成されシフトレジス
タ機能つきスイッチング素子を備えたＩＣチップとな
る。したがって図１６に示されたサーマルヘッドを実現
するにあたっては、発熱抵抗体を中央にして片側にダイ
オードアレイ、反対側にシフトレジスタ機能つきスイッ
チング素子を備えたＩＣチップを個々の発熱抵抗体から
引き出された電極に接続することになる。
ｎビットの印字情報はシフトレジスタ１１５に入れら
れ、マルチプレクサー１１６にて容易に発熱素子駆動情
報が得られ、データの分解，再編は不要になるのみであ
る。またダイオードアレイ１１４は例えばＩＣチップに
て形成され、Ｃ１，Ｃ２をスイッチにて切り換えること
になる。また、発熱素子駆動用バッファ素子１１２，シ
フトレジスタ１１５，マルチプレクサー１１６は例えば
集積回路化されたＩＣチップにて形成されシフトレジス
タ機能つきスイッチング素子を備えたＩＣチップとな
る。したがって図１６に示されたサーマルヘッドを実現
するにあたっては、発熱抵抗体を中央にして片側にダイ
オードアレイ、反対側にシフトレジスタ機能つきスイッ
チング素子を備えたＩＣチップを個々の発熱抵抗体から
引き出された電極に接続することになる。
【０００８】この結果、ダイオードアレイ側、もしくは
ＩＣチップ側のいずれかが発熱抵抗体に接する記録紙の
排出となり印字した直後の画像をすぐに見られないもの
となってしまう。図５０にこのサーマルヘッドの平面実
現図及び記録紙搬送状態を示す。図において、１２１は
記録紙、１２２はこの記録紙１２１を搬送するプラテン
ローラである。
ＩＣチップ側のいずれかが発熱抵抗体に接する記録紙の
排出となり印字した直後の画像をすぐに見られないもの
となってしまう。図５０にこのサーマルヘッドの平面実
現図及び記録紙搬送状態を示す。図において、１２１は
記録紙、１２２はこの記録紙１２１を搬送するプラテン
ローラである。
【０００９】一方、これらに知られた厚膜交互リード方
式のサーマルヘッドの印字ドットの形状は、例えば、図
４８のスイッチ１０９の切り換えにより、１ラインの横
線の印字ドットの形状は後記図６（Ａ）に示すごとく２
ドットずつのペアにて形成され、グラフ等の印字では許
容できない画品位レベルとなる。これを防ぐには、スイ
ッチ１０９及び印字データ転送を１印字ライン中に何回
も行うことにより図６（Ｂ）に示すごとく印字ドットの
許容できるレベルが可能と予想される。しかし、スイッ
チ１０９が大電流の切り換えとなるので、印字スピード
が高速の場合難しく、また、印字データ転送も繁雑とな
るので、実際には印字周期１．２５ｍｓ程度では図６
（Ａ）の様な印字ドット形状となる。その他の従来例と
しては、特開平５−８４２８号公報，特開平５−８４２
９号公報が知られているが、ダイオードアレイを用いる
点、大電流を切り換える点では同様のものである。
式のサーマルヘッドの印字ドットの形状は、例えば、図
４８のスイッチ１０９の切り換えにより、１ラインの横
線の印字ドットの形状は後記図６（Ａ）に示すごとく２
ドットずつのペアにて形成され、グラフ等の印字では許
容できない画品位レベルとなる。これを防ぐには、スイ
ッチ１０９及び印字データ転送を１印字ライン中に何回
も行うことにより図６（Ｂ）に示すごとく印字ドットの
許容できるレベルが可能と予想される。しかし、スイッ
チ１０９が大電流の切り換えとなるので、印字スピード
が高速の場合難しく、また、印字データ転送も繁雑とな
るので、実際には印字周期１．２５ｍｓ程度では図６
（Ａ）の様な印字ドット形状となる。その他の従来例と
しては、特開平５−８４２８号公報，特開平５−８４２
９号公報が知られているが、ダイオードアレイを用いる
点、大電流を切り換える点では同様のものである。
【００１０】
【発明が解決しようとする課題】従来のサーマルヘッド
は以上のように構成されているので、大電流の高速スイ
ッチング素子駆動が困難で高速印字が難しく画質品位が
劣っており、また印字直後の画像をすぐ見ることができ
ないなどの問題点があった。
は以上のように構成されているので、大電流の高速スイ
ッチング素子駆動が困難で高速印字が難しく画質品位が
劣っており、また印字直後の画像をすぐ見ることができ
ないなどの問題点があった。
【００１１】請求項１から請求項１３の発明は上記のよ
うな問題点を解消するためになされたもので、大電流の
高速スイッチング素子，ダイオードアレイを必要としな
いサーマルヘッドを得ることを目的とする。
うな問題点を解消するためになされたもので、大電流の
高速スイッチング素子，ダイオードアレイを必要としな
いサーマルヘッドを得ることを目的とする。
【００１２】請求項１４，１５の発明はパターン接続が
容易で、電圧源および接地電位の損失の少ない駆動ＩＣ
チップを得ることを目的とする。
容易で、電圧源および接地電位の損失の少ない駆動ＩＣ
チップを得ることを目的とする。
【００１３】請求項１６の発明は基板端面部に発熱抵抗
体を形成可能なサーマルヘッドの製造方法を得ることを
目的とする。
体を形成可能なサーマルヘッドの製造方法を得ることを
目的とする。
【００１４】請求項１７，１８の発明は画質品位を向上
できるとともに記録直後の画像をすぐ見ることのできる
感熱記憶装置を得ることを目的とする。
できるとともに記録直後の画像をすぐ見ることのできる
感熱記憶装置を得ることを目的とする。
【００１５】
【課題を解決するための手段】請求項１の発明に係るサ
ーマルヘッドは、基板端部に形成された発熱抵抗体を所
定数に分割する複数の電極と、その発熱抵抗体の所定数
と同数のシフトレジスタ，記憶素子，その記憶素子から
の信号をその所定数の半数の信号に選択し、その選択さ
れた信号により電流流出スイッチング素子を駆動する選
択回路および電流流入スイッチング素子が設けられたＩ
Ｃチップとを備え、上記基板上の電極に上記ＩＣチップ
の電流流出スイッチング素子と電流流入スイッチング素
子とを交互配置接続したものである。
ーマルヘッドは、基板端部に形成された発熱抵抗体を所
定数に分割する複数の電極と、その発熱抵抗体の所定数
と同数のシフトレジスタ，記憶素子，その記憶素子から
の信号をその所定数の半数の信号に選択し、その選択さ
れた信号により電流流出スイッチング素子を駆動する選
択回路および電流流入スイッチング素子が設けられたＩ
Ｃチップとを備え、上記基板上の電極に上記ＩＣチップ
の電流流出スイッチング素子と電流流入スイッチング素
子とを交互配置接続したものである。
【００１６】請求項２の発明に係るサーマルヘッドは、
基板端部に形成された発熱抵抗体を所定数に分割する複
数の電極と、その発熱抵抗体の所定数と同数のシフトレ
ジスタ，記憶素子，その記憶素子からの信号をその所定
数の半数の信号に選択し、その選択された信号により電
流流入スイッチング素子を駆動する選択回路および電流
流出スイッチング素子が設けられたＩＣチップとを備
え、上記基板上の電極に上記ＩＣチップの電流流出スイ
ッチング素子と電流流入スイッチング素子とを交互配置
接続したものである
基板端部に形成された発熱抵抗体を所定数に分割する複
数の電極と、その発熱抵抗体の所定数と同数のシフトレ
ジスタ，記憶素子，その記憶素子からの信号をその所定
数の半数の信号に選択し、その選択された信号により電
流流入スイッチング素子を駆動する選択回路および電流
流出スイッチング素子が設けられたＩＣチップとを備
え、上記基板上の電極に上記ＩＣチップの電流流出スイ
ッチング素子と電流流入スイッチング素子とを交互配置
接続したものである
【００１７】請求項３の発明に係るサーマルヘッドは、
隣り合う電流流入スイッチング素子と電流流出スイッチ
ング素子とを同時駆動し、隣り合う２つの発熱抵抗体単
位で駆動させる駆動回路を備えたものである。
隣り合う電流流入スイッチング素子と電流流出スイッチ
ング素子とを同時駆動し、隣り合う２つの発熱抵抗体単
位で駆動させる駆動回路を備えたものである。
【００１８】請求項４の発明に係るサーマルヘッドは、
少なくともシリアルの信号からなる発熱抵抗体の駆動デ
ータ入力端子と、その駆動データ入力端子より入力され
た駆動データ信号に同期する同期信号が入力される同期
信号入力端子と、記憶素子へのデータ転送制御信号が入
力されるデータ転送制御端子と、その記憶素子のデータ
数の半分のデータ数の信号が選択回路に入力される選択
タイミング入力端子と、スイッチング素子駆動時間決定
信号端子とを備え、上記選択タイミング入力端子への信
号論理にて、上記発熱抵抗体の駆動データ信号に基づく
発熱抵抗体の選択駆動がなされると共に、スイッチング
素子駆動時間決定信号の論理にて、その発熱抵抗体の駆
動時間を決定するものである。
少なくともシリアルの信号からなる発熱抵抗体の駆動デ
ータ入力端子と、その駆動データ入力端子より入力され
た駆動データ信号に同期する同期信号が入力される同期
信号入力端子と、記憶素子へのデータ転送制御信号が入
力されるデータ転送制御端子と、その記憶素子のデータ
数の半分のデータ数の信号が選択回路に入力される選択
タイミング入力端子と、スイッチング素子駆動時間決定
信号端子とを備え、上記選択タイミング入力端子への信
号論理にて、上記発熱抵抗体の駆動データ信号に基づく
発熱抵抗体の選択駆動がなされると共に、スイッチング
素子駆動時間決定信号の論理にて、その発熱抵抗体の駆
動時間を決定するものである。
【００１９】請求項５の発明に係るサーマルヘッドは、
ＩＣチップ下部に発熱抵抗体に接続された電極パターン
を配置すると共に、ＩＣチップの長手方向にて発熱抵抗
体側と反対側にて基板上のパターンと接続するものであ
る。
ＩＣチップ下部に発熱抵抗体に接続された電極パターン
を配置すると共に、ＩＣチップの長手方向にて発熱抵抗
体側と反対側にて基板上のパターンと接続するものであ
る。
【００２０】請求項６の発明に係るサーマルヘッドは、
基板端部に形成された発熱抵抗体と、その発熱抵抗体を
所定数に分割するように上記基板上に配置された複数の
電極と、その分割された発熱抵抗体の所定数と同数桁の
シフトレジスタに接続された記憶素子からの信号をその
所定数の半数の信号に選択した信号により電流流出スイ
ッチング素子（又は電流流入スイッチング素子）を駆動
する選択回路および電流流入スイッチング素子（または
電流流出スイッチング素子）が設けられたＩＣチップと
を備え、上記基板上の電極に上記ＩＣチップの電流流出
スイッチング素子と電流流入スイッチング素子とを交互
配置接続し、かつ前記電流流出スイッチング素子の電圧
源端子および前記電流流入スイッチング素子の接地端子
を外部部材と接続したものである。
基板端部に形成された発熱抵抗体と、その発熱抵抗体を
所定数に分割するように上記基板上に配置された複数の
電極と、その分割された発熱抵抗体の所定数と同数桁の
シフトレジスタに接続された記憶素子からの信号をその
所定数の半数の信号に選択した信号により電流流出スイ
ッチング素子（又は電流流入スイッチング素子）を駆動
する選択回路および電流流入スイッチング素子（または
電流流出スイッチング素子）が設けられたＩＣチップと
を備え、上記基板上の電極に上記ＩＣチップの電流流出
スイッチング素子と電流流入スイッチング素子とを交互
配置接続し、かつ前記電流流出スイッチング素子の電圧
源端子および前記電流流入スイッチング素子の接地端子
を外部部材と接続したものである。
【００２１】請求項７の発明に係るサーマルヘッドは、
基板端部に形成された発熱抵抗体と、その発熱抵抗体を
所定数に分割するように上記基板上に配置された複数の
電極と、その分割された発熱抵抗体の所定数と同数桁の
シフトレジスタに接続された記憶素子からの信号をその
所定数の半数の信号に選択した信号により電流流出スイ
ッチング素子（又は電流流入スイッチング素子）を駆動
する選択回路が設けられた第１のＩＣチップおよび電流
流入スイッチング素子（または電流流出スイッチング素
子）が設けられた第２のＩＣチップとを備え、上記基板
上の電極に上記ＩＣチップの電流流出スイッチング素子
と電流流入スイッチング素子とを交互配置接続し、かつ
前記電流流出スイッチング素子の電圧源端子および前記
電流流入スイッチング素子の接地端子を外部部材と接続
したものである。
基板端部に形成された発熱抵抗体と、その発熱抵抗体を
所定数に分割するように上記基板上に配置された複数の
電極と、その分割された発熱抵抗体の所定数と同数桁の
シフトレジスタに接続された記憶素子からの信号をその
所定数の半数の信号に選択した信号により電流流出スイ
ッチング素子（又は電流流入スイッチング素子）を駆動
する選択回路が設けられた第１のＩＣチップおよび電流
流入スイッチング素子（または電流流出スイッチング素
子）が設けられた第２のＩＣチップとを備え、上記基板
上の電極に上記ＩＣチップの電流流出スイッチング素子
と電流流入スイッチング素子とを交互配置接続し、かつ
前記電流流出スイッチング素子の電圧源端子および前記
電流流入スイッチング素子の接地端子を外部部材と接続
したものである。
【００２２】請求項８の発明に係るサーマルヘッドは、
ＩＣチップと基板上のパターンとのワイヤ接続方向を、
外部部材の接続面側にしないものである。
ＩＣチップと基板上のパターンとのワイヤ接続方向を、
外部部材の接続面側にしないものである。
【００２３】請求項９の発明に係るサーマルヘッドは、
電流流出スイッチング素子（または電流流入スイッチン
グ素子）の選択信号を供給する発振回路もしくは該発振
回路チップを備えたものである。
電流流出スイッチング素子（または電流流入スイッチン
グ素子）の選択信号を供給する発振回路もしくは該発振
回路チップを備えたものである。
【００２４】請求項１０の発明に係るサーマルヘッド
は、発熱抵抗体および電極を被う保護膜上に高抵抗膜を
配置し、この高抵抗膜を任意の電位に接続したものであ
る。
は、発熱抵抗体および電極を被う保護膜上に高抵抗膜を
配置し、この高抵抗膜を任意の電位に接続したものであ
る。
【００２５】請求項１１の発明に係るサーマルヘッド
は、発熱抵抗体を配置する位置の電極間を狭くしたもの
である。
は、発熱抵抗体を配置する位置の電極間を狭くしたもの
である。
【００２６】請求項１２の発明に係るサーマルヘッド
は、基板端面もしくは端面近傍まで電極を配置し、この
端面部分の電極間に発熱抵抗体を配置したものである。
は、基板端面もしくは端面近傍まで電極を配置し、この
端面部分の電極間に発熱抵抗体を配置したものである。
【００２７】請求項１３の発明に係るサーマルヘッド
は、基板上面に隆起部を設け、この隆起部のほぼ中央部
に帯状の発熱抵抗体を配置したものである。
は、基板上面に隆起部を設け、この隆起部のほぼ中央部
に帯状の発熱抵抗体を配置したものである。
【００２８】請求項１４の発明に係る駆動ＩＣチップ
は、電流流入スイッチング素子（または電流流出スイッ
チング素子）を駆動する選択回路およびいずれか一方の
スイッチング素子が設けられたＩＣチップの短尺方向中
央部に接地パターン（または電圧源パターン）を配置
し、前記ＩＣチップの短尺方向端部に電圧源パターン
（または接地パターン）を配置し、基板上もしくは外部
部材の接地パターンと前記電圧源パターンとを接続した
ものである。
は、電流流入スイッチング素子（または電流流出スイッ
チング素子）を駆動する選択回路およびいずれか一方の
スイッチング素子が設けられたＩＣチップの短尺方向中
央部に接地パターン（または電圧源パターン）を配置
し、前記ＩＣチップの短尺方向端部に電圧源パターン
（または接地パターン）を配置し、基板上もしくは外部
部材の接地パターンと前記電圧源パターンとを接続した
ものである。
【００２９】請求項１５の発明に係る駆動ＩＣチップ
は、隣り合う２つの発熱抵抗体単位で駆動させ、かつ入
力信号に対して遅延動作させるものである。
は、隣り合う２つの発熱抵抗体単位で駆動させ、かつ入
力信号に対して遅延動作させるものである。
【００３０】請求項１６の発明に係るサーマルヘッドの
製造方法は、基板上面に端面もしくは端面近傍まで導体
膜を付着させ、かつ基板上面および端面まで感光性レジ
ストを付着させた後、前記基板上面よりパターンマスク
を介して露光し、写真製版による食刻で複数の電極を前
記基板上面から基板端面まで形成し、この電極間に発熱
抵抗体を形成したものである。
製造方法は、基板上面に端面もしくは端面近傍まで導体
膜を付着させ、かつ基板上面および端面まで感光性レジ
ストを付着させた後、前記基板上面よりパターンマスク
を介して露光し、写真製版による食刻で複数の電極を前
記基板上面から基板端面まで形成し、この電極間に発熱
抵抗体を形成したものである。
【００３１】請求項１７の発明に係る感熱記録装置は、
基板端部に発熱抵抗体を設けたサーマルヘッドと、前記
発熱抵抗体上に記録紙を搬送させるプラテンローラとを
備えたものである。
基板端部に発熱抵抗体を設けたサーマルヘッドと、前記
発熱抵抗体上に記録紙を搬送させるプラテンローラとを
備えたものである。
【００３２】請求項１８の発明に係る感熱記録装置は、
基板端部の隆起部に発熱抵抗体を設けたサーマルヘッド
を用いるものである。
基板端部の隆起部に発熱抵抗体を設けたサーマルヘッド
を用いるものである。
【００３３】
【作用】請求項１の発明におけるサーマルヘッドは、選
択回路により、記憶素子からの信号をその所定数の半数
の信号に選択すると共に、その選択された信号により電
流流出スイッチング素子を駆動することにより、大電流
の高速スイッチング素子およびダイオードアレイが不必
要となる。
択回路により、記憶素子からの信号をその所定数の半数
の信号に選択すると共に、その選択された信号により電
流流出スイッチング素子を駆動することにより、大電流
の高速スイッチング素子およびダイオードアレイが不必
要となる。
【００３４】請求項２の発明におけるサーマルヘッド
は、選択回路により、記憶素子からの信号をその所定数
の半数の信号に選択すると共に、その選択された信号に
より電流流入スイッチング素子を駆動することにより、
大電流の高速スイッチング素子およびダイオードアレイ
が不必要となる。
は、選択回路により、記憶素子からの信号をその所定数
の半数の信号に選択すると共に、その選択された信号に
より電流流入スイッチング素子を駆動することにより、
大電流の高速スイッチング素子およびダイオードアレイ
が不必要となる。
【００３５】請求項３の発明におけるサーマルヘッド
は、駆動回路により、隣り合う２つの発熱抵抗体単位で
同時に駆動させる。また、隣り合う２つの発熱抵抗体の
中央に位置する電極は、電流の流出供給源または流入供
給源となる。
は、駆動回路により、隣り合う２つの発熱抵抗体単位で
同時に駆動させる。また、隣り合う２つの発熱抵抗体の
中央に位置する電極は、電流の流出供給源または流入供
給源となる。
【００３６】請求項４の発明におけるサーマルヘッド
は、選択タイミング入力端子への信号論理にて、発熱抵
抗体の駆動データ信号に基づく発熱抵抗体の選択駆動が
なされると共に、スイッチング素子駆動時間決定信号の
論理にて、その発熱抵抗体の駆動時間を決定する。
は、選択タイミング入力端子への信号論理にて、発熱抵
抗体の駆動データ信号に基づく発熱抵抗体の選択駆動が
なされると共に、スイッチング素子駆動時間決定信号の
論理にて、その発熱抵抗体の駆動時間を決定する。
【００３７】請求項５の発明におけるサーマルヘッド
は、ＩＣチップ下部に発熱抵抗体に接続された電極パタ
ーンを配置すると共に、ＩＣチップと接続することによ
り、より高密度の接続を容易にする。
は、ＩＣチップ下部に発熱抵抗体に接続された電極パタ
ーンを配置すると共に、ＩＣチップと接続することによ
り、より高密度の接続を容易にする。
【００３８】請求項６の発明におけるサーマルヘッド
は、選択回路により、記憶素子からの信号をその所定数
の半数の信号に選択すると共に、その選択された信号に
より駆動する電流流出スイッチング素子の電圧源端子お
よび電流流入スイッチング素子の接地端子を外部部材と
接続したことにより、サーマルヘッドの製造を容易にす
る。
は、選択回路により、記憶素子からの信号をその所定数
の半数の信号に選択すると共に、その選択された信号に
より駆動する電流流出スイッチング素子の電圧源端子お
よび電流流入スイッチング素子の接地端子を外部部材と
接続したことにより、サーマルヘッドの製造を容易にす
る。
【００３９】請求項７の発明におけるサーマルヘッド
は、選択回路により、記憶素子からの信号をその所定数
の半数の信号に選択すると共に、その選択された信号に
より駆動する電流流入スイッチング素子の電圧源端子お
よび電流流出スイッチング素子の接地端子を外部部材と
接続したことにより、上記請求項６の発明と同様の効果
が得られる。
は、選択回路により、記憶素子からの信号をその所定数
の半数の信号に選択すると共に、その選択された信号に
より駆動する電流流入スイッチング素子の電圧源端子お
よび電流流出スイッチング素子の接地端子を外部部材と
接続したことにより、上記請求項６の発明と同様の効果
が得られる。
【００４０】請求項８の発明におけるサーマルヘッド
は、ＩＣチップと基板上のパターンとのワイヤ接続方向
を外部部材の接続面側にしないことにより、外部部材と
の接続が容易となる。
は、ＩＣチップと基板上のパターンとのワイヤ接続方向
を外部部材の接続面側にしないことにより、外部部材と
の接続が容易となる。
【００４１】請求項９の発明におけるサーマルヘッド
は、電流流出スイッチング素子または電流流入スイッチ
ング素子の選択信号を供給する発振回路もしくは発振回
路チップを備えたことにより、ノイズに強くなり、安全
動作の確実性が向上する。
は、電流流出スイッチング素子または電流流入スイッチ
ング素子の選択信号を供給する発振回路もしくは発振回
路チップを備えたことにより、ノイズに強くなり、安全
動作の確実性が向上する。
【００４２】請求項１０の発明におけるサーマルヘッド
は、発熱抵抗体および電極を被う保護膜上に任意の電位
に接続した高抵抗膜を配置したことにより、発熱抵抗体
の静電気による破壊を防止できる。
は、発熱抵抗体および電極を被う保護膜上に任意の電位
に接続した高抵抗膜を配置したことにより、発熱抵抗体
の静電気による破壊を防止できる。
【００４３】請求項１１の発明におけるサーマルヘッド
は、発熱抵抗体を配置する位置の電極間を狭くしたこと
により、この電極間を狭くしたところに発熱が集中し、
発熱効率が向上する。
は、発熱抵抗体を配置する位置の電極間を狭くしたこと
により、この電極間を狭くしたところに発熱が集中し、
発熱効率が向上する。
【００４４】請求項１２の発明におけるサーマルヘッド
は、基板端面部分の電極間に発熱抵抗体を配置したこと
により、感熱記録装置に適用したとき、記録直後の画像
が見やすく、記録紙搬送系が簡略となる。
は、基板端面部分の電極間に発熱抵抗体を配置したこと
により、感熱記録装置に適用したとき、記録直後の画像
が見やすく、記録紙搬送系が簡略となる。
【００４５】請求項１３の発明におけるサーマルヘッド
は、基板上面の隆起部に発熱抵抗体を配置したことによ
り、記録紙との接触圧力が大きくなり、良好な記録を行
うことができる。
は、基板上面の隆起部に発熱抵抗体を配置したことによ
り、記録紙との接触圧力が大きくなり、良好な記録を行
うことができる。
【００４６】請求項１４の発明における駆動ＩＣチップ
は、ＩＣチップの短尺方向中央部に接地パターン（また
は電圧源パターン）を配置し、前記ＩＣチップの短尺方
向短部に電圧源パターン（または接地パターン）を配置
したことにより、パターン接続が容易となり、電圧源お
よび接地電位の損失を少なくすることができる。
は、ＩＣチップの短尺方向中央部に接地パターン（また
は電圧源パターン）を配置し、前記ＩＣチップの短尺方
向短部に電圧源パターン（または接地パターン）を配置
したことにより、パターン接続が容易となり、電圧源お
よび接地電位の損失を少なくすることができる。
【００４７】請求項１５の発明における駆動ＩＣチップ
は、隣り合う２つの発熱抵抗体単位で駆動させ、かつ入
力信号に対して遅延動作させることにより、入力信号の
Ｈ→Ｌ，Ｌ→Ｈの切り換えによる同時ＯＮ状態をなく
し、安定に動作させることができる。
は、隣り合う２つの発熱抵抗体単位で駆動させ、かつ入
力信号に対して遅延動作させることにより、入力信号の
Ｈ→Ｌ，Ｌ→Ｈの切り換えによる同時ＯＮ状態をなく
し、安定に動作させることができる。
【００４８】請求項１６の発明におけるサーマルヘッド
の製造方法は、基板上面に端面もしくは端面近傍まで導
体膜を付着させ、感光性レジストを基板上面および端面
まで付着させた後、前記基板上面よりパターンマスクを
介して露光し、写真製版による食刻で複数の電極を前記
基板上面から基板端面まで形成し、この電極間に発熱抵
抗体を形成したことにより、基板端面部に発熱抵抗体を
形成可能である。
の製造方法は、基板上面に端面もしくは端面近傍まで導
体膜を付着させ、感光性レジストを基板上面および端面
まで付着させた後、前記基板上面よりパターンマスクを
介して露光し、写真製版による食刻で複数の電極を前記
基板上面から基板端面まで形成し、この電極間に発熱抵
抗体を形成したことにより、基板端面部に発熱抵抗体を
形成可能である。
【００４９】請求項１７の発明における感熱記録装置
は、基板端部に発熱抵抗体を設けたサーマルヘッドを適
用したことにより、画質品位を向上できるとともに記録
直後の画像をすぐ見ることができる。
は、基板端部に発熱抵抗体を設けたサーマルヘッドを適
用したことにより、画質品位を向上できるとともに記録
直後の画像をすぐ見ることができる。
【００５０】請求項１８の発明における感熱記録装置
は、基板端部の隆起部に発熱抵抗体を設けたサーマルヘ
ッドを適用したことにより、上記請求項１７の発明にお
ける効果とともに記録紙との接触圧力が大きくなり、良
好な記録を行うことができる。
は、基板端部の隆起部に発熱抵抗体を設けたサーマルヘ
ッドを適用したことにより、上記請求項１７の発明にお
ける効果とともに記録紙との接触圧力が大きくなり、良
好な記録を行うことができる。
【００５１】
実施例１．以下、この発明の一実施例を図について説明
する。図１は本発明の一実施例であるサーマルヘッドを
示す平面図及びＫＬ断面図である。図１において、１は
例えば純度９６％程度のアルミナセラミック基板、２は
アルミナセラミック基板１上を被うグレーズ層で、平滑
性と発熱抵抗体の熱特性を任意にさせる目的で数十ミク
ロンの厚みに形成される。３は基板であり、アルミナセ
ラミック基板１とグレーズ層２を備えたものを示す。４
は電極、５は電極４間に形成された発熱抵抗体であり、
厚膜サーマルヘッドにおいては、電極４上に帯状の抵抗
体６を塗布形成することで形成される。７は電極４、発
熱抵抗体５等を被う例えばガラスからなる保護膜であ
り、層間絶縁膜をかねることもある。８はＩＣチップ、
９は基板３上の電極４及びパターンとＩＣチップ８を接
続する金ワイヤ、１０は電流流出電極、１１ａ，１１ｂ
は電流流入電極、１２は接地端子、１３は共通電極端
子、１４は各種信号端子、１５は接地端子１２を共通接
続するための導体、１６は該導体１５を被う絶縁層、１
７はＩＣチップ８の固定のための接着剤である。また、
図１においてＩＣチップ８、金ワイヤ９のない状態を図
２に示す。図２において１８は接地端子１２と導体１５
との接続点である。
する。図１は本発明の一実施例であるサーマルヘッドを
示す平面図及びＫＬ断面図である。図１において、１は
例えば純度９６％程度のアルミナセラミック基板、２は
アルミナセラミック基板１上を被うグレーズ層で、平滑
性と発熱抵抗体の熱特性を任意にさせる目的で数十ミク
ロンの厚みに形成される。３は基板であり、アルミナセ
ラミック基板１とグレーズ層２を備えたものを示す。４
は電極、５は電極４間に形成された発熱抵抗体であり、
厚膜サーマルヘッドにおいては、電極４上に帯状の抵抗
体６を塗布形成することで形成される。７は電極４、発
熱抵抗体５等を被う例えばガラスからなる保護膜であ
り、層間絶縁膜をかねることもある。８はＩＣチップ、
９は基板３上の電極４及びパターンとＩＣチップ８を接
続する金ワイヤ、１０は電流流出電極、１１ａ，１１ｂ
は電流流入電極、１２は接地端子、１３は共通電極端
子、１４は各種信号端子、１５は接地端子１２を共通接
続するための導体、１６は該導体１５を被う絶縁層、１
７はＩＣチップ８の固定のための接着剤である。また、
図１においてＩＣチップ８、金ワイヤ９のない状態を図
２に示す。図２において１８は接地端子１２と導体１５
との接続点である。
【００５２】また、図１におけるサーマルヘッドの回路
図を図３に示す。図３において、１９は駆動データ入力
端子（以下ＤＡＴＡと称す。）、２０はＮビットのシフ
トレジスタ、２１は駆動データ出力端子、２２はシフト
レジスタ２０の同期信号入力端子（以下ＣＬＯＣＫと称
す。）、２３はＮビットのシフトレジスタと接続された
Ｎビットの記憶回路となるラッチ回路（記憶素子）であ
り、２４は該ラッチ回路２３へのシフトレジスタデータ
のデータ転送制御端子（以下＊ＬＡＴＣＨ（但し＊は論
理否定を示す）と称す。）、２５はラッチ回路のＮビッ
トのデータを半分づつ選択する選択タイミング入力端子
（以下ＦＣＯＮと称す。）、２６は電流流出スイッチン
グ素子であり、選択回路２７の出力により選択駆動され
る。２８はスイッチング素子駆動時間決定信号端子（以
下＊ＳＴＲＯＢＥと称す。）、２９は電流流入スイッチ
ング素子であり、ＴＡ，ＴＢの２群に分かれ、電流流入
電極１１ａ，１１ｂに交互に接続される。また電流流入
スイッチング素子２９は＊ＳＴＲＯＢＥ２８とＦＣＯＮ
２５の信号論理状態にてＴＡ，ＴＢは同時駆動されない
様になっている。なお、駆動回路自体の電源及び接地端
子は省略している。また、図４は図３の回路図の信号投
入タイミング図で、図５は動作論理を示すものである。
図を図３に示す。図３において、１９は駆動データ入力
端子（以下ＤＡＴＡと称す。）、２０はＮビットのシフ
トレジスタ、２１は駆動データ出力端子、２２はシフト
レジスタ２０の同期信号入力端子（以下ＣＬＯＣＫと称
す。）、２３はＮビットのシフトレジスタと接続された
Ｎビットの記憶回路となるラッチ回路（記憶素子）であ
り、２４は該ラッチ回路２３へのシフトレジスタデータ
のデータ転送制御端子（以下＊ＬＡＴＣＨ（但し＊は論
理否定を示す）と称す。）、２５はラッチ回路のＮビッ
トのデータを半分づつ選択する選択タイミング入力端子
（以下ＦＣＯＮと称す。）、２６は電流流出スイッチン
グ素子であり、選択回路２７の出力により選択駆動され
る。２８はスイッチング素子駆動時間決定信号端子（以
下＊ＳＴＲＯＢＥと称す。）、２９は電流流入スイッチ
ング素子であり、ＴＡ，ＴＢの２群に分かれ、電流流入
電極１１ａ，１１ｂに交互に接続される。また電流流入
スイッチング素子２９は＊ＳＴＲＯＢＥ２８とＦＣＯＮ
２５の信号論理状態にてＴＡ，ＴＢは同時駆動されない
様になっている。なお、駆動回路自体の電源及び接地端
子は省略している。また、図４は図３の回路図の信号投
入タイミング図で、図５は動作論理を示すものである。
【００５３】次に動作について説明する。図３に示す回
路は図５に示す動作論理図に示すごとく動作する。した
がって、Ｎ個の発熱抵抗体Ｒ１〜ＲＮは、＊ＳＴＲＯＢ
Ｅが“Ｌ”であればＦＣＯＮの論理が“Ｈ”の時、Ｒ
１，Ｒ４，Ｒ５，Ｒ８，Ｒ９……ＲＮが駆動され、ＦＣ
ＯＮの論理が“Ｌ”の時、Ｒ２，Ｒ３，Ｒ６，Ｒ７……
Ｒ（Ｎ−２）ＲＮが駆動されることになる。
路は図５に示す動作論理図に示すごとく動作する。した
がって、Ｎ個の発熱抵抗体Ｒ１〜ＲＮは、＊ＳＴＲＯＢ
Ｅが“Ｌ”であればＦＣＯＮの論理が“Ｈ”の時、Ｒ
１，Ｒ４，Ｒ５，Ｒ８，Ｒ９……ＲＮが駆動され、ＦＣ
ＯＮの論理が“Ｌ”の時、Ｒ２，Ｒ３，Ｒ６，Ｒ７……
Ｒ（Ｎ−２）ＲＮが駆動されることになる。
【００５４】これらの選択駆動はＤＯ出力による電流流
出スイッチング素子駆動とＴＡ，ＴＢの電流流入スイッ
チング素子駆動にて行なわれるものであり、従来の２系
統のダイオードアレイをＴＡ，ＴＢの２系統にしたもの
であるが、ＴＡ，ＴＢは個々は流入電流値が小さいので
小電流のトランジスタで構成できしかも高速にスイッチ
ング可能となるのである。したがって、図４に示すタイ
ミングＡは従来例（特開昭５９−１２３３６５号公報）
と同様なものとなり、印字画品位は図６（Ａ）のごとく
なってしまうが、タイミングＢの様に投入することが可
能であり、印字結果としては図６（Ｂ）のごとく、印字
ドットの２ドットのペアによるズレが目立ちにくい画品
位が得られることになる。
出スイッチング素子駆動とＴＡ，ＴＢの電流流入スイッ
チング素子駆動にて行なわれるものであり、従来の２系
統のダイオードアレイをＴＡ，ＴＢの２系統にしたもの
であるが、ＴＡ，ＴＢは個々は流入電流値が小さいので
小電流のトランジスタで構成できしかも高速にスイッチ
ング可能となるのである。したがって、図４に示すタイ
ミングＡは従来例（特開昭５９−１２３３６５号公報）
と同様なものとなり、印字画品位は図６（Ａ）のごとく
なってしまうが、タイミングＢの様に投入することが可
能であり、印字結果としては図６（Ｂ）のごとく、印字
ドットの２ドットのペアによるズレが目立ちにくい画品
位が得られることになる。
【００５５】発明者の試みた実験では、１つの発熱抵抗
体に１５ｍＡ程度流してＴＡ，ＴＢの切り換えは１００
ｋＨｚ程度（駆動時間５μｓ）までは問題なく可能であ
った。なお、図３の回路において、ＦＣＯＮと＊ＳＴＲ
ＯＢＥ信号との論理積にてＴＡ，ＴＢの動作信号として
いるが、ＦＣＯＮが常時パルス印加されていても＊ＳＴ
ＲＯＢＥ信号の論理状態で、ＴＡ，ＴＢの動作をしない
様にするものであり、回路を安全動作させるものであ
る。
体に１５ｍＡ程度流してＴＡ，ＴＢの切り換えは１００
ｋＨｚ程度（駆動時間５μｓ）までは問題なく可能であ
った。なお、図３の回路において、ＦＣＯＮと＊ＳＴＲ
ＯＢＥ信号との論理積にてＴＡ，ＴＢの動作信号として
いるが、ＦＣＯＮが常時パルス印加されていても＊ＳＴ
ＲＯＢＥ信号の論理状態で、ＴＡ，ＴＢの動作をしない
様にするものであり、回路を安全動作させるものであ
る。
【００５６】なお、本実施例では発熱抵抗体数と同数の
シフトレジスタ記憶素子の場合について説明したが、発
熱抵抗体数より多くのシフトレジスタ，記憶素子による
より高速の印字データ転送を行なう様な回路構成または
熱履歴制御をデータ転送にて容易に行なう様な回路構成
であっても良く同様の効果を奏する。本実施例では帯状
の連続発熱抵抗体を制御する回路をサーマルヘッドとし
て説明しているが、電極間のみに例えば薄膜プロセスに
よって発熱抵抗体を形成してもよい。また、他の同様な
配置をするたとえば液晶素子，プラズマ発光素子等の制
御に用いることも可能であり、回路としては同様の効果
を奏する。
シフトレジスタ記憶素子の場合について説明したが、発
熱抵抗体数より多くのシフトレジスタ，記憶素子による
より高速の印字データ転送を行なう様な回路構成または
熱履歴制御をデータ転送にて容易に行なう様な回路構成
であっても良く同様の効果を奏する。本実施例では帯状
の連続発熱抵抗体を制御する回路をサーマルヘッドとし
て説明しているが、電極間のみに例えば薄膜プロセスに
よって発熱抵抗体を形成してもよい。また、他の同様な
配置をするたとえば液晶素子，プラズマ発光素子等の制
御に用いることも可能であり、回路としては同様の効果
を奏する。
【００５７】実施例２．また、上記実施例では、１ライ
ンのデータを半分に選択するとともに、該選択データに
基づき、電極より電流流出ならしめ、隣接された電極を
電流流入したが、図７に示す様に流入と流出方向を逆に
しても良く上記実施例と同様の効果を奏する。
ンのデータを半分に選択するとともに、該選択データに
基づき、電極より電流流出ならしめ、隣接された電極を
電流流入したが、図７に示す様に流入と流出方向を逆に
しても良く上記実施例と同様の効果を奏する。
【００５８】実施例３．また、上記実施例では流出，流
入スイッチング素子をトランジスタで構成したものを示
したが、図８に示すごとくＣＭＯＳ等で構成されたＰチ
ャンネルトランジスタ３０、Ｎチャンネルトランジスタ
３１で構成し、レベルアップ回路３２により駆動する構
成によりトランジスタサイズを小さくできＩＣチップ８
を小さくでき、より高解像度のサーマルヘッドの組立て
を容易にできる。
入スイッチング素子をトランジスタで構成したものを示
したが、図８に示すごとくＣＭＯＳ等で構成されたＰチ
ャンネルトランジスタ３０、Ｎチャンネルトランジスタ
３１で構成し、レベルアップ回路３２により駆動する構
成によりトランジスタサイズを小さくできＩＣチップ８
を小さくでき、より高解像度のサーマルヘッドの組立て
を容易にできる。
【００５９】実施例４．なお、上記実施例では、接地端
子１２を導体１５に共通に接続し、ＩＣチップ８直下に
配置したが、図９に示す様に配置しても良い。この場合
は導体１５の接地抵抗をより下げる目的が容易にかなえ
られる。また、導体１５を設けず、信号端子１４側に接
地端子を配置して外部部材と接続しても良い。また、製
造プロセスも薄膜形成プロセスによる抵抗体，導体であ
っても良く上記実施例と同様の効果を奏する。
子１２を導体１５に共通に接続し、ＩＣチップ８直下に
配置したが、図９に示す様に配置しても良い。この場合
は導体１５の接地抵抗をより下げる目的が容易にかなえ
られる。また、導体１５を設けず、信号端子１４側に接
地端子を配置して外部部材と接続しても良い。また、製
造プロセスも薄膜形成プロセスによる抵抗体，導体であ
っても良く上記実施例と同様の効果を奏する。
【００６０】実施例５．なお、上記実施例ではＩＣチッ
プ８の金ワイヤ９の接続方向を発熱抵抗体５と向かい合
う様な構成としたが、図１０に示すごとくＩＣチップ８
を９０°曲げた方向にすることにより、金ワイヤ９の接
続ピッチが広くとれ、より高解像度化できるサーマルヘ
ッドが得られる。
プ８の金ワイヤ９の接続方向を発熱抵抗体５と向かい合
う様な構成としたが、図１０に示すごとくＩＣチップ８
を９０°曲げた方向にすることにより、金ワイヤ９の接
続ピッチが広くとれ、より高解像度化できるサーマルヘ
ッドが得られる。
【００６１】実施例６．なお、上記実施例ではＩＣチッ
プ８と電極パターンとの金ワイヤ９の接続は一列等ピッ
チという構成であるが、図１１に示すごとく、ＴＡステ
ッチパターン部３３、ＴＢステッチパターン部３４、Ｄ
Ｏステッチパターン部３６に示すごとく千鳥配置するこ
とにより、金ワイヤ９の接続と電極接続が容易となる。
ＷＰ１，ＷＰ２というピッチ寸法が大きければ接続はよ
り容易であり、ＩＣチップ８下部に電極パターンを配置
し、ＩＣチップ８側へ接続パットと接続する構成により
ＷＰ２は大きくとれ、しかもステッチ幅を広くとること
ができるので、ワイヤボンドの歩留り向上につながる。
なお、ＩＣチップ８と基板３上のパターンとは金ワイヤ
による接続以外に半田バンプ等用いても良く同様な接続
歩留りの向上につながる。
プ８と電極パターンとの金ワイヤ９の接続は一列等ピッ
チという構成であるが、図１１に示すごとく、ＴＡステ
ッチパターン部３３、ＴＢステッチパターン部３４、Ｄ
Ｏステッチパターン部３６に示すごとく千鳥配置するこ
とにより、金ワイヤ９の接続と電極接続が容易となる。
ＷＰ１，ＷＰ２というピッチ寸法が大きければ接続はよ
り容易であり、ＩＣチップ８下部に電極パターンを配置
し、ＩＣチップ８側へ接続パットと接続する構成により
ＷＰ２は大きくとれ、しかもステッチ幅を広くとること
ができるので、ワイヤボンドの歩留り向上につながる。
なお、ＩＣチップ８と基板３上のパターンとは金ワイヤ
による接続以外に半田バンプ等用いても良く同様な接続
歩留りの向上につながる。
【００６２】実施例７．なお、上記実施例では隣り合う
電流流入スイッチング素子と、電流流出スイッチング素
子とを同時駆動し、隣り合う２つの発熱抵抗体単位で駆
動させるものについて説明したが、ＦＣＯＮの入力信号
論理に対して、遅延させる構成としＴＡ，ＴＢのトラン
ジスタが同時駆動のＯＮ状態をなくす構成とすることが
望ましい。これはＴＡ，ＴＢの“Ｈ”→“Ｌ”“Ｌ”→
“Ｈ”切り換え時のスパイク等による同時ＯＮ状態によ
るＩＣチップの破壊を防止でき、しかもサーマルヘッド
及び駆動ＩＣチップをより安定動作させることになる。
具体的には図１２に示すタイミングのごとくＴＡのオン
する前に遅延させてオフする時間ＴＯＦＦ１、ＴＢのオ
ンする前に遅延させてオフする時間ＴＯＦＦ２を設ける
ことにより確実な回路安全動作となる。この場合、ＴＯ
ＦＦ１，ＴＯＦＦ２時間は同一で３μｓ程度であれば良
く、例えばＩＣチップ内に微少なコンデンサ，抵抗を形
成して遅延回路を形成すればよい。また、ＴＡ，ＴＢの
駆動時間をＦＣＯＮのパルスデューティー比で変えても
良く、パルスデューティー比を５０％と特に限定しなく
ても良い。たとえば先行印字の発熱抵抗体の方の印加パ
ルスを長く、次印字の発熱抵抗体の印加パルスを短かく
する様に、印字の蓄熱影響をなくす様な制御もパルスデ
ューティー比を変更することで可能となる。
電流流入スイッチング素子と、電流流出スイッチング素
子とを同時駆動し、隣り合う２つの発熱抵抗体単位で駆
動させるものについて説明したが、ＦＣＯＮの入力信号
論理に対して、遅延させる構成としＴＡ，ＴＢのトラン
ジスタが同時駆動のＯＮ状態をなくす構成とすることが
望ましい。これはＴＡ，ＴＢの“Ｈ”→“Ｌ”“Ｌ”→
“Ｈ”切り換え時のスパイク等による同時ＯＮ状態によ
るＩＣチップの破壊を防止でき、しかもサーマルヘッド
及び駆動ＩＣチップをより安定動作させることになる。
具体的には図１２に示すタイミングのごとくＴＡのオン
する前に遅延させてオフする時間ＴＯＦＦ１、ＴＢのオ
ンする前に遅延させてオフする時間ＴＯＦＦ２を設ける
ことにより確実な回路安全動作となる。この場合、ＴＯ
ＦＦ１，ＴＯＦＦ２時間は同一で３μｓ程度であれば良
く、例えばＩＣチップ内に微少なコンデンサ，抵抗を形
成して遅延回路を形成すればよい。また、ＴＡ，ＴＢの
駆動時間をＦＣＯＮのパルスデューティー比で変えても
良く、パルスデューティー比を５０％と特に限定しなく
ても良い。たとえば先行印字の発熱抵抗体の方の印加パ
ルスを長く、次印字の発熱抵抗体の印加パルスを短かく
する様に、印字の蓄熱影響をなくす様な制御もパルスデ
ューティー比を変更することで可能となる。
【００６３】実施例８．図１３は本発明の実施例８を示
すサーマルヘッド基板の平面図、図１４は図１３のＫ−
Ｌ線に沿う横断面図であり、前記図１，図３と同一部分
には同一符号を付して重複説明を省略する。図１３，図
１４において、６１は電圧源端子、６２はデータ入力端
子、６３はデータ接続端子、６４は外部部材（図示せ
ず）との接続端子である。
すサーマルヘッド基板の平面図、図１４は図１３のＫ−
Ｌ線に沿う横断面図であり、前記図１，図３と同一部分
には同一符号を付して重複説明を省略する。図１３，図
１４において、６１は電圧源端子、６２はデータ入力端
子、６３はデータ接続端子、６４は外部部材（図示せ
ず）との接続端子である。
【００６４】図１５は前記図３と同一部分に同一符号を
付して重複説明を付して示した前記図１３におけるサー
マルヘッド基板の回路図であり、６５はＩＣ駆動電源端
子である。この図１５の回路は、図１６に示すように、
前記図７と同様に電極からの電流の流出，流入方向を逆
にしたり、図１７に示すように、前記図８と同様に流
出，流入スイッチング素子を、Ｐチャンネルトランジス
タ３０、Ｎチャンネルトランジスタ３１で構成すること
ができる。
付して重複説明を付して示した前記図１３におけるサー
マルヘッド基板の回路図であり、６５はＩＣ駆動電源端
子である。この図１５の回路は、図１６に示すように、
前記図７と同様に電極からの電流の流出，流入方向を逆
にしたり、図１７に示すように、前記図８と同様に流
出，流入スイッチング素子を、Ｐチャンネルトランジス
タ３０、Ｎチャンネルトランジスタ３１で構成すること
ができる。
【００６５】実施例９．上記実施例では、発熱抵抗体５
上を保護膜７にて被い、記録紙５８の搬送することとし
たが、絶縁体もしくはかなりの高抵抗の保護膜７と記録
紙５８の連続搬送にて例えば乾燥低温条件下では数十ｋ
Ｖの静電気が発生する。このため、耐圧が数ｋＶの発熱
抵抗体５、又は耐圧が数百ＶのＩＣチップ等を破壊する
ことになる。そこで、図１８のサーマルヘッド基板の平
面図及びそのＫ−Ｌ線に沿う横断面図である図１９に示
すように、発熱抵抗体５及び電極４を被う保護膜７上に
高抵抗膜３００を施し、これに高抵抗膜接続パターン３
０１を接続し、その高抵抗膜接続端子３０２を例えば電
圧源又は接地電位に接続したもので、保護膜７は帯電す
ることがなく、発熱抵抗体５及びＩＣチップ８の破損は
生じなくなった。
上を保護膜７にて被い、記録紙５８の搬送することとし
たが、絶縁体もしくはかなりの高抵抗の保護膜７と記録
紙５８の連続搬送にて例えば乾燥低温条件下では数十ｋ
Ｖの静電気が発生する。このため、耐圧が数ｋＶの発熱
抵抗体５、又は耐圧が数百ＶのＩＣチップ等を破壊する
ことになる。そこで、図１８のサーマルヘッド基板の平
面図及びそのＫ−Ｌ線に沿う横断面図である図１９に示
すように、発熱抵抗体５及び電極４を被う保護膜７上に
高抵抗膜３００を施し、これに高抵抗膜接続パターン３
０１を接続し、その高抵抗膜接続端子３０２を例えば電
圧源又は接地電位に接続したもので、保護膜７は帯電す
ることがなく、発熱抵抗体５及びＩＣチップ８の破損は
生じなくなった。
【００６６】発明者はこの高抵抗膜３００として、イン
ジウム、スズからなる厚膜抵抗ペーストを保護膜７上に
印刷、乾燥、焼成し、その膜厚を、数μｍとし、体積抵
抗率を１０6 〜１０10Ω・cmになる様にした。なお、結
果的に体積抵抗率が１０6 〜１０10Ω・cm程度になれば
良く、高抵抗膜の材料は例えば、チタン、タングステン
等であっても良く、特に限定するものではない。また、
高抵抗膜３００を電圧源電位と接続することにより、保
護膜７にピンホールがあった場合の高湿下における印字
待期中（非印字時）の電極の電界腐食は、接地電位と接
続するよりも良くなるのであり、この場合は静電気対策
と電界腐食対策になるものである。
ジウム、スズからなる厚膜抵抗ペーストを保護膜７上に
印刷、乾燥、焼成し、その膜厚を、数μｍとし、体積抵
抗率を１０6 〜１０10Ω・cmになる様にした。なお、結
果的に体積抵抗率が１０6 〜１０10Ω・cm程度になれば
良く、高抵抗膜の材料は例えば、チタン、タングステン
等であっても良く、特に限定するものではない。また、
高抵抗膜３００を電圧源電位と接続することにより、保
護膜７にピンホールがあった場合の高湿下における印字
待期中（非印字時）の電極の電界腐食は、接地電位と接
続するよりも良くなるのであり、この場合は静電気対策
と電界腐食対策になるものである。
【００６７】実施例１０．図２０は前記図１に示したサ
ーマルヘッド基板に用いられたＩＣチップ８の信号端子
配置をモデル的に示すもので、前記図３の回路に示した
８個の発熱抵抗体を制御する様なＩＣチップである。図
２０において、１９０は駆動データ入力端子としてのパ
ッドであり、基板上のパターンのデータ入力端子１５、
及びデータ接続端子１６にワイヤ９にて接続される。ま
た、２１０は駆動データ出力端子としてのパッドであ
り、データ接続端子１６にワイヤ９にて接続され、ＩＣ
チップのデータは前段のＩＣチップと駆動データ出力が
次段のＩＣチップの駆動データ入力と接続されることに
なる。
ーマルヘッド基板に用いられたＩＣチップ８の信号端子
配置をモデル的に示すもので、前記図３の回路に示した
８個の発熱抵抗体を制御する様なＩＣチップである。図
２０において、１９０は駆動データ入力端子としてのパ
ッドであり、基板上のパターンのデータ入力端子１５、
及びデータ接続端子１６にワイヤ９にて接続される。ま
た、２１０は駆動データ出力端子としてのパッドであ
り、データ接続端子１６にワイヤ９にて接続され、ＩＣ
チップのデータは前段のＩＣチップと駆動データ出力が
次段のＩＣチップの駆動データ入力と接続されることに
なる。
【００６８】２２０は同期入力信号端子としてのパッ
ド、２４０はデータ転送制御端子としてのパッド、２５
０は選択タイミング入力端子としてのパッド、２８０は
スイッチング素子駆動時間決定信号端子としてのパッ
ド、１８０は例えば５Ｖ等の電圧入力となるＩＣ駆動電
源端子としてのパッドであり、それぞれ基板上の各種信
号端子１４にワイヤ９にて接続される。２６０は電流流
出スイッチング素子としてのパッドであり、Ｄ０１，Ｄ
０２，Ｄ０３，Ｄ０４出力となる。１３０はこの電流流
出の電圧源入力端子ＣＯＭとしてのパッドであり、基板
上の電圧源端子１３とワイヤ９にて接続される。２９０
は電流流入スイッチング素子としてのパッドであり、Ｔ
Ａ，ＴＢの２系統の電流流入トランジスタの入力パッド
となる。１２０はこの電流流入の接地端子としてのパッ
ドであり、基板上の接地端子１２とワイヤ９にて接続さ
れる。
ド、２４０はデータ転送制御端子としてのパッド、２５
０は選択タイミング入力端子としてのパッド、２８０は
スイッチング素子駆動時間決定信号端子としてのパッ
ド、１８０は例えば５Ｖ等の電圧入力となるＩＣ駆動電
源端子としてのパッドであり、それぞれ基板上の各種信
号端子１４にワイヤ９にて接続される。２６０は電流流
出スイッチング素子としてのパッドであり、Ｄ０１，Ｄ
０２，Ｄ０３，Ｄ０４出力となる。１３０はこの電流流
出の電圧源入力端子ＣＯＭとしてのパッドであり、基板
上の電圧源端子１３とワイヤ９にて接続される。２９０
は電流流入スイッチング素子としてのパッドであり、Ｔ
Ａ，ＴＢの２系統の電流流入トランジスタの入力パッド
となる。１２０はこの電流流入の接地端子としてのパッ
ドであり、基板上の接地端子１２とワイヤ９にて接続さ
れる。
【００６９】以上の様なＩＣチップ８のパッド配置にす
ることにより、基板上の導体パターン構成を一層のみで
外部部材との接続端子４０にＩＣチップの信号を引き回
すことが可能となり、サーマルヘッド基板の製造が容易
となる。ここで、サーマルヘッドの電流流出の電圧源電
圧としては例えば２４Ｖとし、発熱抵抗体５の抵抗値を
数ｋΩとした場合であっても同時駆動の発熱抵抗体数が
多いと、大電流の流出・流入となり、配線パターン抵抗
等にて電圧源及び接地電位の損失があると、発熱抵抗体
の個々の実駆動電圧がばらつく可能性がある。その結
果、発熱抵抗体の発熱が異なり、印字品位が劣化するこ
とにもなる。
ることにより、基板上の導体パターン構成を一層のみで
外部部材との接続端子４０にＩＣチップの信号を引き回
すことが可能となり、サーマルヘッド基板の製造が容易
となる。ここで、サーマルヘッドの電流流出の電圧源電
圧としては例えば２４Ｖとし、発熱抵抗体５の抵抗値を
数ｋΩとした場合であっても同時駆動の発熱抵抗体数が
多いと、大電流の流出・流入となり、配線パターン抵抗
等にて電圧源及び接地電位の損失があると、発熱抵抗体
の個々の実駆動電圧がばらつく可能性がある。その結
果、発熱抵抗体の発熱が異なり、印字品位が劣化するこ
とにもなる。
【００７０】そこで、電圧源端子１３同志及び接地端子
１２同志を共通に接続し、電圧源接続及び接地接続によ
る抵抗の損失電位を小さくすることが必要である。これ
らの損失電位の値としては印字品位に影響を及ぼさない
程度例えば０．２Ｖ以下であれば良く、例えばプリント
基板からなる外部部材の配線となる電圧源パターン接地
パターンの幅、厚みを決めれば良いことになる。したが
って外部部材接続にて印字品位劣化を防止することがで
きるのである。
１２同志を共通に接続し、電圧源接続及び接地接続によ
る抵抗の損失電位を小さくすることが必要である。これ
らの損失電位の値としては印字品位に影響を及ぼさない
程度例えば０．２Ｖ以下であれば良く、例えばプリント
基板からなる外部部材の配線となる電圧源パターン接地
パターンの幅、厚みを決めれば良いことになる。したが
って外部部材接続にて印字品位劣化を防止することがで
きるのである。
【００７１】実施例１１．上記実施例１では、ＤＴＩＣ
チップ８内の接地端子１２はＩＣチップ内の長手方向２
箇所とし、電圧源端子１３は１箇所としたが、図２１に
示すごとく、ＩＣチップ内の短尺方向中央部に接地パタ
ーン（又は電圧源パターン）１２１を配置し、ＩＣチッ
プの短尺方向端部に電圧源パターン（又は接地パター
ン）１３１を配置することにより、接地端子パッド１２
０、電圧源端子１３０を取り出しやすくなり、電流流出
スイッチング素子、電流流入スイッチング素子数が多く
なったＩＣチップであってもよりＩＣチップ内の接地抵
抗、電圧源抵抗を小さくできるとともに、ＤＴＩＣチッ
プの片側方向より例えば金ワイヤ９にてパターン接続が
容易となり、サーマルヘッドの製造を容易にし、電圧源
及び接地電位の損失を少なくすることができる。なお、
接地端子パッド１２０、電圧源端子パッド１３０位置
は、ＩＣ内のパターン抵抗及び基板パターンとの配置関
係から任意の箇所に決められるのであり、特に限定され
ない。
チップ８内の接地端子１２はＩＣチップ内の長手方向２
箇所とし、電圧源端子１３は１箇所としたが、図２１に
示すごとく、ＩＣチップ内の短尺方向中央部に接地パタ
ーン（又は電圧源パターン）１２１を配置し、ＩＣチッ
プの短尺方向端部に電圧源パターン（又は接地パター
ン）１３１を配置することにより、接地端子パッド１２
０、電圧源端子１３０を取り出しやすくなり、電流流出
スイッチング素子、電流流入スイッチング素子数が多く
なったＩＣチップであってもよりＩＣチップ内の接地抵
抗、電圧源抵抗を小さくできるとともに、ＤＴＩＣチッ
プの片側方向より例えば金ワイヤ９にてパターン接続が
容易となり、サーマルヘッドの製造を容易にし、電圧源
及び接地電位の損失を少なくすることができる。なお、
接地端子パッド１２０、電圧源端子パッド１３０位置
は、ＩＣ内のパターン抵抗及び基板パターンとの配置関
係から任意の箇所に決められるのであり、特に限定され
ない。
【００７２】実施例１２．上記実施例では、電流流出，
流入スイッチング素子を同一チップ内に設けてＩＣチッ
プ８を構成しているが、図２２のサーマルヘッド基板に
示すように、電流流出トランジスタアレイチップ（以
下、ＴＩＣチップと称す）３８と電流流入トランジスタ
アレイチップ（以下、ＤＩＣチップと称す）３９とに分
離して構成してもよい。図２３は図２２のＫ−Ｌ線に沿
う横断面図、図２４は図２２のサーマルヘッド基板の回
路図、図２５は図２２のサーマルヘッド基板に用いるＴ
ＩＣチップ３８、ＤＩＣチップ３９の信号端子配置をモ
デル的に示すものである。
流入スイッチング素子を同一チップ内に設けてＩＣチッ
プ８を構成しているが、図２２のサーマルヘッド基板に
示すように、電流流出トランジスタアレイチップ（以
下、ＴＩＣチップと称す）３８と電流流入トランジスタ
アレイチップ（以下、ＤＩＣチップと称す）３９とに分
離して構成してもよい。図２３は図２２のＫ−Ｌ線に沿
う横断面図、図２４は図２２のサーマルヘッド基板の回
路図、図２５は図２２のサーマルヘッド基板に用いるＴ
ＩＣチップ３８、ＤＩＣチップ３９の信号端子配置をモ
デル的に示すものである。
【００７３】図２３乃至図２５において、１９００，２
０００，２１００，２２００，２３００，２４００，２
５００，２６００，２８００，２９００はそれぞれ実施
例１におけるＤＴＩＣチップ８のＤＡＴＡ１９、シフト
レジスタ２０、駆動データ出力端子２１、ＣＬＯＣＫ２
２、ラッチ回路２３、ＬＡＴＣＨ２４、ＦＣＯＮ２５、
電流流出スイッチング素子２６、ＳＴＲＯＢＥ２８、電
流流入スイッチング素子２９に対応し、また１２００は
接地端子、１８００は駆動回路電源（ＶRD）、端子１３
００は電圧源端子である。ＴＩＣチップ３８には、接地
端子１２００、電圧源端子１３００、駆動回路電源１８
００、ＦＣＯＮ２５００が配置され、ＤＩＣチップ３９
及び外部接続となる接地端子１２、電圧源端子１３、各
種信号端子１４に接続される。
０００，２１００，２２００，２３００，２４００，２
５００，２６００，２８００，２９００はそれぞれ実施
例１におけるＤＴＩＣチップ８のＤＡＴＡ１９、シフト
レジスタ２０、駆動データ出力端子２１、ＣＬＯＣＫ２
２、ラッチ回路２３、ＬＡＴＣＨ２４、ＦＣＯＮ２５、
電流流出スイッチング素子２６、ＳＴＲＯＢＥ２８、電
流流入スイッチング素子２９に対応し、また１２００は
接地端子、１８００は駆動回路電源（ＶRD）、端子１３
００は電圧源端子である。ＴＩＣチップ３８には、接地
端子１２００、電圧源端子１３００、駆動回路電源１８
００、ＦＣＯＮ２５００が配置され、ＤＩＣチップ３９
及び外部接続となる接地端子１２、電圧源端子１３、各
種信号端子１４に接続される。
【００７４】このＴＩＣチップ３８、ＤＩＣチップ３９
となる様にＤＴＩＣチップ８を分離して構成することに
より、１つのＩＣチップ内に電流流出、電流流入という
２つの高耐圧形成のプロセス、例えば高耐圧のＮチャン
ネルトランジスタ、Ｐチャンネルトランジスタを作るこ
となく、片側のみのチャンネル形成プロセスでＩＣチッ
プを形成することができるので、ＩＣチップの歩留りが
あがり、ひいてはサーマルヘッドの製造を容易とする。
となる様にＤＴＩＣチップ８を分離して構成することに
より、１つのＩＣチップ内に電流流出、電流流入という
２つの高耐圧形成のプロセス、例えば高耐圧のＮチャン
ネルトランジスタ、Ｐチャンネルトランジスタを作るこ
となく、片側のみのチャンネル形成プロセスでＩＣチッ
プを形成することができるので、ＩＣチップの歩留りが
あがり、ひいてはサーマルヘッドの製造を容易とする。
【００７５】実施例１３．上記実施例では、図２３に示
す様にＩＣチップの基板上のパターンとのワイヤ接続方
向を外部部材の接続面側としたが、図２６，図２７に示
すごとく、接続面側としない構成により、外部接続部品
との接続方法を容易にすることができる。図２７と図２
３にＩＣ封止樹脂５１を施した図２８の違いは、例えば
パターン面６０とフィルム面６１からなるフレキシフル
プリント基板のごとき外部部材５２と圧接ゴム６２を介
して例えば金属板６３にて、接続端子とを加圧接続する
場合において、ＩＣ封止樹脂５１と外部部材５２とが当
たり、金ワイヤ９に力が加わり断線に至るという不都合
を、図２７の構成によって防止できるということであ
る。また、図２８の構成によっては、外部部材５２と、
樹脂５１部分とが当たらない様に組み込むことが必要で
あるが、図２７の構成では外部部材５２との接続寸法が
同様であったとしても金ワイヤ部分がない分、ＩＣ封止
樹脂５１部分が外部部材５２から遠くなり、両者は当た
りにくくなる。なお、図２６乃至図２８は、ＩＣチップ
を２個の場合について示したが、ＩＣチップが１個の場
合でも良いことは言うまでもない。またＩＣチップの位
置は、ＴＩＣチップ３８、ＤＩＣチップ３９が図示と違
う配置であっても良い。
す様にＩＣチップの基板上のパターンとのワイヤ接続方
向を外部部材の接続面側としたが、図２６，図２７に示
すごとく、接続面側としない構成により、外部接続部品
との接続方法を容易にすることができる。図２７と図２
３にＩＣ封止樹脂５１を施した図２８の違いは、例えば
パターン面６０とフィルム面６１からなるフレキシフル
プリント基板のごとき外部部材５２と圧接ゴム６２を介
して例えば金属板６３にて、接続端子とを加圧接続する
場合において、ＩＣ封止樹脂５１と外部部材５２とが当
たり、金ワイヤ９に力が加わり断線に至るという不都合
を、図２７の構成によって防止できるということであ
る。また、図２８の構成によっては、外部部材５２と、
樹脂５１部分とが当たらない様に組み込むことが必要で
あるが、図２７の構成では外部部材５２との接続寸法が
同様であったとしても金ワイヤ部分がない分、ＩＣ封止
樹脂５１部分が外部部材５２から遠くなり、両者は当た
りにくくなる。なお、図２６乃至図２８は、ＩＣチップ
を２個の場合について示したが、ＩＣチップが１個の場
合でも良いことは言うまでもない。またＩＣチップの位
置は、ＴＩＣチップ３８、ＤＩＣチップ３９が図示と違
う配置であっても良い。
【００７６】実施例１４．上記実施例では、電極がくし
状であり、該くし状の電極上に発熱抵抗体を配置した図
２９に示す様な構成としたが、厚膜サーマルヘッドでは
発熱抵抗体の抵抗値調整として米国特許明細書第４７８
２２０２号に示されるパルストリミングなる方法にて、
個々の発熱抵抗体の抵抗値を整えることが可能となる。
図２９において、４００〜４０４は電極パッドを示し、
個々の抵抗体の抵抗値は電極パッド４００と４０１間、
４０１と４０２間、４０２と４０３間、４０３と４０４
間となる。この電極パッドに高電圧をかけ、初期の発熱
抵抗体の抵抗値から所望の抵抗値に低下させ、すべての
抵抗体を抵抗値調整するのである。
状であり、該くし状の電極上に発熱抵抗体を配置した図
２９に示す様な構成としたが、厚膜サーマルヘッドでは
発熱抵抗体の抵抗値調整として米国特許明細書第４７８
２２０２号に示されるパルストリミングなる方法にて、
個々の発熱抵抗体の抵抗値を整えることが可能となる。
図２９において、４００〜４０４は電極パッドを示し、
個々の抵抗体の抵抗値は電極パッド４００と４０１間、
４０１と４０２間、４０２と４０３間、４０３と４０４
間となる。この電極パッドに高電圧をかけ、初期の発熱
抵抗体の抵抗値から所望の抵抗値に低下させ、すべての
抵抗体を抵抗値調整するのである。
【００７７】ところで発熱抵抗体５の幅ＲＬは、例えば
１６dot/mmのファクシミリ用厚膜サーマルヘッドでは１
２０μｍであり、電極間は３０μｍ程度であるが、図３
０矢印に示すごとく、パルストリミングによる最低抵抗
値部分は、ばらつくのである。この結果、発熱ポイント
が個々の抵抗体で異なりその結果印字画質も悪いことに
なるのである。これは電極間に比べ発熱抵抗体幅ＲＬが
広いことからであるが、現状では、発熱抵抗体をスクリ
ーン印刷方法にて形成しており、スクリーンの電界値に
近い寸法であり、これ以下の抵抗膜に形成するのが難し
いのである。
１６dot/mmのファクシミリ用厚膜サーマルヘッドでは１
２０μｍであり、電極間は３０μｍ程度であるが、図３
０矢印に示すごとく、パルストリミングによる最低抵抗
値部分は、ばらつくのである。この結果、発熱ポイント
が個々の抵抗体で異なりその結果印字画質も悪いことに
なるのである。これは電極間に比べ発熱抵抗体幅ＲＬが
広いことからであるが、現状では、発熱抵抗体をスクリ
ーン印刷方法にて形成しており、スクリーンの電界値に
近い寸法であり、これ以下の抵抗膜に形成するのが難し
いのである。
【００７８】また、主走査が１６dot/mmであれば、副走
査方向の発色ドットサイズは６２．５μｍで良いはずで
あるが、現状では、発熱抵抗体の形成サイズは副走査方
向の発色ドットサイズよりも大きくしている。これは発
熱抵抗体の形成サイズが小さいと所望する発色サイズを
得る為の印加エネルギー値が発熱抵抗体の耐エネルギー
値を超えてしまうという問題もあるからである。発明者
は、これらの問題を解決すべく、図３１に示す様な電極
部分の中央をふくらませて、発熱抵抗体の最低抵抗値部
分を揃えることを考え種々の実験を行なった。
査方向の発色ドットサイズは６２．５μｍで良いはずで
あるが、現状では、発熱抵抗体の形成サイズは副走査方
向の発色ドットサイズよりも大きくしている。これは発
熱抵抗体の形成サイズが小さいと所望する発色サイズを
得る為の印加エネルギー値が発熱抵抗体の耐エネルギー
値を超えてしまうという問題もあるからである。発明者
は、これらの問題を解決すべく、図３１に示す様な電極
部分の中央をふくらませて、発熱抵抗体の最低抵抗値部
分を揃えることを考え種々の実験を行なった。
【００７９】図３２は実験した発熱抵抗体部分の寸法を
示すものであり、寸法ＬＧ，Ｇ，ＲＣに本実施例の特徴
がある。図３３，図３４は各種実験寸法を表わした実験
例であり、実験Ｎｏ．１は図３０に示す電極形状の場合
である。図において、ＲＣは出っ張り部分の電極センタ
ーと発熱抵抗体の抵抗体幅のセンターとのずれ値を示し
ている。
示すものであり、寸法ＬＧ，Ｇ，ＲＣに本実施例の特徴
がある。図３３，図３４は各種実験寸法を表わした実験
例であり、実験Ｎｏ．１は図３０に示す電極形状の場合
である。図において、ＲＣは出っ張り部分の電極センタ
ーと発熱抵抗体の抵抗体幅のセンターとのずれ値を示し
ている。
【００８０】図３３の実験Ｎｏ．２，３，４は電極間Ｇ
の効果を、図３４の実験Ｎｏ．５，６，７，８はセンタ
ーずれ値ＲＣの与える影響について調べたものである。
の効果を、図３４の実験Ｎｏ．５，６，７，８はセンタ
ーずれ値ＲＣの与える影響について調べたものである。
【００８１】図３５は、図３３の実験寸法による平均印
字濃度特性図であり、測定点１０点の平均値を示してい
る。図３６は図３５の印加エネルギー０．５Ｅにおける
濃度測定１０点中の最低、最大値及び平均値をプロット
したものであり、印字濃度ばらつき特性図である。図３
７は、耐エネルギー性として１×１０6 パルスの印加後
の抵抗値変化をエネルギー値を増加して行なった実験結
果である。印加エネルギー条件としては、印字周期２．
５ｍｓ、印加エネルギーＥｏ＝０．０８mJ/dotとした。
また記録紙として、三菱製紙製感熱紙Ｆ２３０ＡＡを用
いた。これらの実験結果から、実験Ｎｏ．２，３，４の
ごとく発熱抵抗体の中央部分の電極間隔を狭くすること
により、印字濃度特性が線形の特性になるとともに、印
字濃度ばらつきも小さくなることがわかった。しかしな
がら電極間を小さくすることにより耐エネルギー値は低
下することがわかった。実験結果より、実験Ｎｏ．２は
耐エネルギー値をあまり低下させることなく、印字濃度
特性を線形にし階調性能をより得やすくなるとともに印
字濃度ばらつきも小さくすることができることがわかっ
た。また、図３４の実験寸法にもとづいた図３８に示す
平均印字濃度特性図より、電極と発熱抵抗体のセンター
とのずれは、実験Ｎｏ．７，８の３０μｍ以上では濃度
特性が低下することとなったが、ある程度のずれ許容値
のあることもわかった。結論としては発熱抵抗体幅ＲＬ
を広くし、ＲＰを小さくすれば良いのである。
字濃度特性図であり、測定点１０点の平均値を示してい
る。図３６は図３５の印加エネルギー０．５Ｅにおける
濃度測定１０点中の最低、最大値及び平均値をプロット
したものであり、印字濃度ばらつき特性図である。図３
７は、耐エネルギー性として１×１０6 パルスの印加後
の抵抗値変化をエネルギー値を増加して行なった実験結
果である。印加エネルギー条件としては、印字周期２．
５ｍｓ、印加エネルギーＥｏ＝０．０８mJ/dotとした。
また記録紙として、三菱製紙製感熱紙Ｆ２３０ＡＡを用
いた。これらの実験結果から、実験Ｎｏ．２，３，４の
ごとく発熱抵抗体の中央部分の電極間隔を狭くすること
により、印字濃度特性が線形の特性になるとともに、印
字濃度ばらつきも小さくなることがわかった。しかしな
がら電極間を小さくすることにより耐エネルギー値は低
下することがわかった。実験結果より、実験Ｎｏ．２は
耐エネルギー値をあまり低下させることなく、印字濃度
特性を線形にし階調性能をより得やすくなるとともに印
字濃度ばらつきも小さくすることができることがわかっ
た。また、図３４の実験寸法にもとづいた図３８に示す
平均印字濃度特性図より、電極と発熱抵抗体のセンター
とのずれは、実験Ｎｏ．７，８の３０μｍ以上では濃度
特性が低下することとなったが、ある程度のずれ許容値
のあることもわかった。結論としては発熱抵抗体幅ＲＬ
を広くし、ＲＰを小さくすれば良いのである。
【００８２】これらの値は印字濃度特性，エッチング精
度，抵抗体の位置精度，記録紙の感度等にて変わるもの
であり、特に限定するものではなく、図３９，図４０に
示す様な電極形状であっても良い。また、上記実施例で
は、電極上に発熱抵抗体を配置する構成としたが、逆と
した構成であっても、また、発熱抵抗体の厚みの中間に
電極が埋め込まれた様な構成であっても良く、とにかく
電極間隔に抵抗体が形成されれば良いのである。
度，抵抗体の位置精度，記録紙の感度等にて変わるもの
であり、特に限定するものではなく、図３９，図４０に
示す様な電極形状であっても良い。また、上記実施例で
は、電極上に発熱抵抗体を配置する構成としたが、逆と
した構成であっても、また、発熱抵抗体の厚みの中間に
電極が埋め込まれた様な構成であっても良く、とにかく
電極間隔に抵抗体が形成されれば良いのである。
【００８３】実施例１５．上記実施例では、発熱抵抗体
５が平面上に位置するものについて示したが、図４１に
示すごとく、発熱抵抗体５が基板端面部に位置させても
良い、この場合は、本実施例１５のサーマルヘッドを感
熱記録に用いると、印字直後の画像がすぐ見えるととも
に、サーマルヘッド使用装置の記録紙搬送系に対して、
基板端面部分を垂直方向に押しつける構造となるので、
記録紙搬送系が簡略になる。また、熱転写に用いる場合
は、熱転写のインクリボンと記録紙（被転写紙側）とを
同時搬送して、熱転写インクリボンを引きはがすことに
なるが、引きはがしが基板端面部の発熱抵抗体部分に近
くなり、印字品位が良好となる。
５が平面上に位置するものについて示したが、図４１に
示すごとく、発熱抵抗体５が基板端面部に位置させても
良い、この場合は、本実施例１５のサーマルヘッドを感
熱記録に用いると、印字直後の画像がすぐ見えるととも
に、サーマルヘッド使用装置の記録紙搬送系に対して、
基板端面部分を垂直方向に押しつける構造となるので、
記録紙搬送系が簡略になる。また、熱転写に用いる場合
は、熱転写のインクリボンと記録紙（被転写紙側）とを
同時搬送して、熱転写インクリボンを引きはがすことに
なるが、引きはがしが基板端面部の発熱抵抗体部分に近
くなり、印字品位が良好となる。
【００８４】実施例１６．次に、この発明に係わるサー
マルヘッドの製造方法を図４２，図４３について説明す
る。用いられる基板３としては例えば端部が曲率をもっ
た２ｍｍ厚程度のアルミナセラミック基板１をガラスペ
ーストにて全面被覆形成したガラスグレーズ基板２であ
る。この基板３を例えば有機金ペーストの溶液中に浸漬
した後、引き上げ乾燥，焼成することにより例えば０．
５μｍ厚み程度の有機金膜７１を形成する。
マルヘッドの製造方法を図４２，図４３について説明す
る。用いられる基板３としては例えば端部が曲率をもっ
た２ｍｍ厚程度のアルミナセラミック基板１をガラスペ
ーストにて全面被覆形成したガラスグレーズ基板２であ
る。この基板３を例えば有機金ペーストの溶液中に浸漬
した後、引き上げ乾燥，焼成することにより例えば０．
５μｍ厚み程度の有機金膜７１を形成する。
【００８５】次に感光性のレジスト溶液中に浸漬した後
引き上げ乾燥することにより、感光性レジスト層７２を
層厚数μｍ厚み程度に形成する。この感光性レジスト層
７２の形成した基板上に電極パターンを形成したマスク
７０をかぶせ、この上面より露光して感光性レジスト層
７２に電極パターン像を形成する。そして、その電極パ
ターン像に基づいて有機金膜７１を食刻し、有機金パタ
ーンを完成する。上記マスク７０のパターンは例えばク
ロム７３等で形成される。ここで、電極パターンは等間
隔で等幅であるので、上面からマスク露光しても基板厚
みが２ｍｍ程度であれば、端面部まで感光性レジスト層
７２へのパターン化が可能である。
引き上げ乾燥することにより、感光性レジスト層７２を
層厚数μｍ厚み程度に形成する。この感光性レジスト層
７２の形成した基板上に電極パターンを形成したマスク
７０をかぶせ、この上面より露光して感光性レジスト層
７２に電極パターン像を形成する。そして、その電極パ
ターン像に基づいて有機金膜７１を食刻し、有機金パタ
ーンを完成する。上記マスク７０のパターンは例えばク
ロム７３等で形成される。ここで、電極パターンは等間
隔で等幅であるので、上面からマスク露光しても基板厚
みが２ｍｍ程度であれば、端面部まで感光性レジスト層
７２へのパターン化が可能である。
【００８６】次に、この電極パターンを形成した基板３
を垂直方向に立て、図４３の様に上面から例えば、酸化
ルテニウム，ガラスフリット等からなる抵抗ペーストを
ノズル７４から塗布して発熱抵抗体を形成し、乾燥，焼
成することで所望の発熱抵抗体５を形成する。発熱抵抗
体上の保護膜７は同様のガラスペースト塗布もしくは印
刷等にて行ない、乾燥，焼成することで形成する。
を垂直方向に立て、図４３の様に上面から例えば、酸化
ルテニウム，ガラスフリット等からなる抵抗ペーストを
ノズル７４から塗布して発熱抵抗体を形成し、乾燥，焼
成することで所望の発熱抵抗体５を形成する。発熱抵抗
体上の保護膜７は同様のガラスペースト塗布もしくは印
刷等にて行ない、乾燥，焼成することで形成する。
【００８７】なお、上記実施例では導体膜，抵抗体，保
護膜が厚膜形成プロセスのものについて説明したが、薄
膜プロセスによる例えばＡｌのスパッタ導体膜，蒸着導
体膜及びＴａＳｉＯ2 の抵抗膜、ＳｉＯ2 等のスパッタ
保護膜、Ｓｉ3 Ｎ4 のＣＶＤプロセスによる保護膜であ
っても良く、また厚膜，薄膜プロセスの混合であっても
良い。とにかく、等間隔電極パターンを基板端面まで形
成すれば良いものである。また、基板３としては、端面
になる程斜面となった基板を用いて斜面上に、抵抗体を
形成しても良い。この場合は端面型のものより、サーマ
ルヘッドの製造が容易となる。
護膜が厚膜形成プロセスのものについて説明したが、薄
膜プロセスによる例えばＡｌのスパッタ導体膜，蒸着導
体膜及びＴａＳｉＯ2 の抵抗膜、ＳｉＯ2 等のスパッタ
保護膜、Ｓｉ3 Ｎ4 のＣＶＤプロセスによる保護膜であ
っても良く、また厚膜，薄膜プロセスの混合であっても
良い。とにかく、等間隔電極パターンを基板端面まで形
成すれば良いものである。また、基板３としては、端面
になる程斜面となった基板を用いて斜面上に、抵抗体を
形成しても良い。この場合は端面型のものより、サーマ
ルヘッドの製造が容易となる。
【００８８】実施例１７．上記実施例では、発熱抵抗体
形成部分の下層のグレーズ層が平面のものについて説明
したが、図４４に示すごとく、発熱抵抗体下部のグレー
ズ層に隆起部４１を設け、この隆起部４１上のほぼ中央
部に帯状の発熱抵抗体を配置し、かつ発熱抵抗体下部中
央の電極間を狭くしても良い。この場合は、発熱抵抗体
の発熱ポイントが狭くしたところに集中し、かつ記録紙
との接触圧力も大きいので、例えばゼロックス紙の様な
平滑度の悪い普通紙への熱転写印字にはより良好な画質
が得られる。
形成部分の下層のグレーズ層が平面のものについて説明
したが、図４４に示すごとく、発熱抵抗体下部のグレー
ズ層に隆起部４１を設け、この隆起部４１上のほぼ中央
部に帯状の発熱抵抗体を配置し、かつ発熱抵抗体下部中
央の電極間を狭くしても良い。この場合は、発熱抵抗体
の発熱ポイントが狭くしたところに集中し、かつ記録紙
との接触圧力も大きいので、例えばゼロックス紙の様な
平滑度の悪い普通紙への熱転写印字にはより良好な画質
が得られる。
【００８９】発明者はこのグレーズの隆起部４１を形成
すべく、セラミック基板上全面に約５０μｍ厚のグレー
ズを形成した基板３上をドライフィルムにて被い、発熱
抵抗体５部形成付近約１ｍｍ幅及びＩＣチップ実装部分
を残して写真製版してドライフィルムを取り除き、次い
で、上面より＃２００程度の粒径のＳｉＣの粒子による
ドライフィルムをマスクとしてサンドブラスト加工を行
ない、上面よりグレーズ層を約３０μｍ削り取った。こ
の削り取った後、削り粒子等を取り除くべく超音波洗浄
し、この洗浄した基板を９５０℃程度の焼成炉に投入し
て冷却し、図４５に示す様な隆起したグレーズ層を備え
た基板を形成した。
すべく、セラミック基板上全面に約５０μｍ厚のグレー
ズを形成した基板３上をドライフィルムにて被い、発熱
抵抗体５部形成付近約１ｍｍ幅及びＩＣチップ実装部分
を残して写真製版してドライフィルムを取り除き、次い
で、上面より＃２００程度の粒径のＳｉＣの粒子による
ドライフィルムをマスクとしてサンドブラスト加工を行
ない、上面よりグレーズ層を約３０μｍ削り取った。こ
の削り取った後、削り粒子等を取り除くべく超音波洗浄
し、この洗浄した基板を９５０℃程度の焼成炉に投入し
て冷却し、図４５に示す様な隆起したグレーズ層を備え
た基板を形成した。
【００９０】なお、上記実施例ではグレーズ層の加工に
つき説明したが、セラミック基板の加工後、グレーズ層
を形成する工程として隆起部を形成しても良い。また、
沸硝酸によるウェットエッチングによる工程を用いても
良い。
つき説明したが、セラミック基板の加工後、グレーズ層
を形成する工程として隆起部を形成しても良い。また、
沸硝酸によるウェットエッチングによる工程を用いても
良い。
【００９１】実施例１８．図４５は前記図１のサーマル
ヘッド基板を用いて構成したサーマルヘッドを、感熱記
録装置に適用したもので、図４５において、５０はサー
マルヘッド基板、５１はサーマルヘッド基板５０上のＩ
Ｃチップ８、ワイヤ９を被う例えばシリコン樹脂からな
る保護樹脂、５２は例えば両面にパターンを形成したプ
リント基板からなる外部部材でコネクタ５３、チップ部
品５４等を半田５５にて固定接続している。また、サー
マルヘッド基板５０と外部部材５２とは、例えば金ワイ
ヤ９にて電気的に接続されている。
ヘッド基板を用いて構成したサーマルヘッドを、感熱記
録装置に適用したもので、図４５において、５０はサー
マルヘッド基板、５１はサーマルヘッド基板５０上のＩ
Ｃチップ８、ワイヤ９を被う例えばシリコン樹脂からな
る保護樹脂、５２は例えば両面にパターンを形成したプ
リント基板からなる外部部材でコネクタ５３、チップ部
品５４等を半田５５にて固定接続している。また、サー
マルヘッド基板５０と外部部材５２とは、例えば金ワイ
ヤ９にて電気的に接続されている。
【００９２】５６はサーマルヘッド基板５０、外部部材
５２等を保持する支持台であり、サーマルヘッド基板５
０、外部部材５２は例えば両面テープにより支持台５６
上に固定される。５７はカバーであり、保護樹脂９上を
被うものであり、記録紙５８の搬送用ガイドともなる。
５９はプラテンローラであり発熱抵抗体５上の保護膜７
上に記録紙５８を搬送するものであり、支持台５６裏面
よりの押圧力とプラテンローラ５９の回転にて記録紙５
８上に発熱抵抗体５の熱による印字を連続的に行うので
ある。
５２等を保持する支持台であり、サーマルヘッド基板５
０、外部部材５２は例えば両面テープにより支持台５６
上に固定される。５７はカバーであり、保護樹脂９上を
被うものであり、記録紙５８の搬送用ガイドともなる。
５９はプラテンローラであり発熱抵抗体５上の保護膜７
上に記録紙５８を搬送するものであり、支持台５６裏面
よりの押圧力とプラテンローラ５９の回転にて記録紙５
８上に発熱抵抗体５の熱による印字を連続的に行うので
ある。
【００９３】実施例１９．上記実施例では、スイッチン
グ素子の選択駆動信号ＦＣＯＮを外部より投入する構成
の場合、例えば１００ｋＨｚという高周波信号では、信
号ケーブルによるＥＭＩの問題及びこの信号へのノイズ
混入が生ずるおそれがある。そこで、これを防ぐ目的
で、例えば図４５に示す様に、ＦＣＯＮ発生用の発振回
路として、発振回路チップ５４を、プリント基板５２上
に半田付けとしても良い。また、発振回路を形成したＩ
Ｃチップをワイヤボンド等で接続しても良い。
グ素子の選択駆動信号ＦＣＯＮを外部より投入する構成
の場合、例えば１００ｋＨｚという高周波信号では、信
号ケーブルによるＥＭＩの問題及びこの信号へのノイズ
混入が生ずるおそれがある。そこで、これを防ぐ目的
で、例えば図４５に示す様に、ＦＣＯＮ発生用の発振回
路として、発振回路チップ５４を、プリント基板５２上
に半田付けとしても良い。また、発振回路を形成したＩ
Ｃチップをワイヤボンド等で接続しても良い。
【００９４】実施例２０．基板の端部に発熱抵抗体を設
けたこの発明のサーマルヘッドを適用した図４６に示す
様な熱転写記録装置においては、インクリボン３７と受
像紙３８とをサーマルヘッド３９とプラテンローラ４０
にはさんで印字搬送する構成ではインクリボン３７と受
像紙３８との引きはがし位置が発熱抵抗体５に近い程印
字品位が良好であり、図４７（Ａ），（Ｂ），（Ｃ）に
示す様な部分グレーズ４１を設け発熱抵抗体を形成すれ
ばより良い印字品位が得られる。
けたこの発明のサーマルヘッドを適用した図４６に示す
様な熱転写記録装置においては、インクリボン３７と受
像紙３８とをサーマルヘッド３９とプラテンローラ４０
にはさんで印字搬送する構成ではインクリボン３７と受
像紙３８との引きはがし位置が発熱抵抗体５に近い程印
字品位が良好であり、図４７（Ａ），（Ｂ），（Ｃ）に
示す様な部分グレーズ４１を設け発熱抵抗体を形成すれ
ばより良い印字品位が得られる。
【００９５】
【発明の効果】以上のように、請求項１の発明によれ
ば、基板端部に形成された発熱抵抗体を所定数に分割す
る複数の電極と、その発熱抵抗体の所定数と同数のシフ
トレジスタ，記憶素子，その記憶素子からの信号をその
所定数の半数の信号に選択し、その選択された信号によ
り電流流出スイッチング素子を駆動する選択回路および
電流流入スイッチング素子が設けられたＩＣチップとを
備え、上記基板上の電極に上記ＩＣチップの電流流出ス
イッチング素子と電流流入スイッチング素子とを交互配
置接続するように構成したので、選択回路により、記憶
素子からの信号をその所定数の半数の信号に選択すると
共に、その選択された信号により電流流出スイッチング
素子を駆動させることができ、大電流の高速スイッチン
グ素子およびダイオードアレイが不必要となり、画質品
位を向上させることができる効果がある。また、発熱抵
抗体は基板端部に形成されているので、印字直後の画像
が他の素子に邪魔されることはなく、印字直後の画像を
すぐ見ることができる効果がある。
ば、基板端部に形成された発熱抵抗体を所定数に分割す
る複数の電極と、その発熱抵抗体の所定数と同数のシフ
トレジスタ，記憶素子，その記憶素子からの信号をその
所定数の半数の信号に選択し、その選択された信号によ
り電流流出スイッチング素子を駆動する選択回路および
電流流入スイッチング素子が設けられたＩＣチップとを
備え、上記基板上の電極に上記ＩＣチップの電流流出ス
イッチング素子と電流流入スイッチング素子とを交互配
置接続するように構成したので、選択回路により、記憶
素子からの信号をその所定数の半数の信号に選択すると
共に、その選択された信号により電流流出スイッチング
素子を駆動させることができ、大電流の高速スイッチン
グ素子およびダイオードアレイが不必要となり、画質品
位を向上させることができる効果がある。また、発熱抵
抗体は基板端部に形成されているので、印字直後の画像
が他の素子に邪魔されることはなく、印字直後の画像を
すぐ見ることができる効果がある。
【００９６】請求項２の発明によれば、基板端部に形成
された発熱抵抗体を所定数に分割する複数の電極と、そ
の発熱抵抗体の所定数と同数のシフトレジスタ，記憶素
子，その記憶素子からの信号をその所定数の半数の信号
に選択し、その選択された信号により電流流入スイッチ
ング素子を駆動する選択回路および電流流出スイッチン
グ素子が設けられたＩＣチップとを備え、上記基板上の
電極に上記ＩＣチップの電流流出スイッチング素子と電
流流入スイッチング素子とを交互配置接続するように構
成したので、選択回路により、記憶素子からの信号をそ
の所定数の半数の信号に選択すると共に、その選択され
た信号により電流流出スイッチング素子を駆動させるこ
とができ、大電流の高速スイッチング素子およびダイオ
ードアレイが不必要となり、画質品位を向上させること
ができる効果がある。また、発熱抵抗体は基板端部に形
成されているので、印字直後の画像が他の素子に邪魔さ
れることはなく、印字直後の画像をすぐ見ることができ
る効果がある。
された発熱抵抗体を所定数に分割する複数の電極と、そ
の発熱抵抗体の所定数と同数のシフトレジスタ，記憶素
子，その記憶素子からの信号をその所定数の半数の信号
に選択し、その選択された信号により電流流入スイッチ
ング素子を駆動する選択回路および電流流出スイッチン
グ素子が設けられたＩＣチップとを備え、上記基板上の
電極に上記ＩＣチップの電流流出スイッチング素子と電
流流入スイッチング素子とを交互配置接続するように構
成したので、選択回路により、記憶素子からの信号をそ
の所定数の半数の信号に選択すると共に、その選択され
た信号により電流流出スイッチング素子を駆動させるこ
とができ、大電流の高速スイッチング素子およびダイオ
ードアレイが不必要となり、画質品位を向上させること
ができる効果がある。また、発熱抵抗体は基板端部に形
成されているので、印字直後の画像が他の素子に邪魔さ
れることはなく、印字直後の画像をすぐ見ることができ
る効果がある。
【００９７】請求項３の発明によれば、隣り合う電流流
入スイッチング素子と電流流出スイッチング素子とを同
時駆動し、隣り合う２つの発熱抵抗体単位で駆動させる
駆動回路を備えた構成にしたので、請求項１または請求
項２の発明の効果に加えて、基板に形成された複数の電
極を平面構成で作りやすい効果がある。
入スイッチング素子と電流流出スイッチング素子とを同
時駆動し、隣り合う２つの発熱抵抗体単位で駆動させる
駆動回路を備えた構成にしたので、請求項１または請求
項２の発明の効果に加えて、基板に形成された複数の電
極を平面構成で作りやすい効果がある。
【００９８】請求項４の発明によれば、選択タイミング
入力端子への信号論理にて、発熱抵抗体の駆動データ信
号に基づく発熱抵抗体の選択駆動がなされると共に、ス
イッチング素子駆動時間決定信号の論理にて、その発熱
抵抗体の駆動時間を決定する構成にしたので、請求項１
から請求項３の発明の効果に加えて、さらに、画質を向
上させることができる効果がある。
入力端子への信号論理にて、発熱抵抗体の駆動データ信
号に基づく発熱抵抗体の選択駆動がなされると共に、ス
イッチング素子駆動時間決定信号の論理にて、その発熱
抵抗体の駆動時間を決定する構成にしたので、請求項１
から請求項３の発明の効果に加えて、さらに、画質を向
上させることができる効果がある。
【００９９】請求項５の発明によれば、ＩＣチップ下部
に発熱抵抗体に接続された電極パターンを配置すると共
に、ＩＣチップの長手方向にて発熱抵抗体側と反対側に
て基板上のパターンと接続する構成にしたので、請求項
１から請求項４の発明の効果に加えて、より高密度の接
続を容易にすることができる効果がある。
に発熱抵抗体に接続された電極パターンを配置すると共
に、ＩＣチップの長手方向にて発熱抵抗体側と反対側に
て基板上のパターンと接続する構成にしたので、請求項
１から請求項４の発明の効果に加えて、より高密度の接
続を容易にすることができる効果がある。
【０１００】請求項６の発明によれば、基板端部に形成
された発熱抵抗体を所定数に分割する複数の電極と、そ
の発熱抵抗体の所定数と同数のシフトレジスタ，記憶素
子，その記憶素子からの信号をその所定数の半数の信号
に選択し、その選択された信号により電流流出スイッチ
ング素子または電流流入スイッチング素子のいずれか一
方を駆動する選択回路および他方のスイッチング素子が
設けられたＩＣチップとを備え、上記基板上の電極に上
記ＩＣチップの一方のスイッチング素子と他方のスイッ
チング素子とを交互配置接続するとともに上記電流流出
スイッチング素子の電圧源端子、及び電流流入スイッチ
ング素子の接地端子を外部部材と接続したので、ＩＣチ
ップの歩留りが上がり、サーマルヘッドの製造を容易に
する。
された発熱抵抗体を所定数に分割する複数の電極と、そ
の発熱抵抗体の所定数と同数のシフトレジスタ，記憶素
子，その記憶素子からの信号をその所定数の半数の信号
に選択し、その選択された信号により電流流出スイッチ
ング素子または電流流入スイッチング素子のいずれか一
方を駆動する選択回路および他方のスイッチング素子が
設けられたＩＣチップとを備え、上記基板上の電極に上
記ＩＣチップの一方のスイッチング素子と他方のスイッ
チング素子とを交互配置接続するとともに上記電流流出
スイッチング素子の電圧源端子、及び電流流入スイッチ
ング素子の接地端子を外部部材と接続したので、ＩＣチ
ップの歩留りが上がり、サーマルヘッドの製造を容易に
する。
【０１０１】請求項７の発明によれば、基板端部に形成
された発熱抵抗体を所定数に分割する複数の電極と、そ
の発熱抵抗体の所定数と同数のシフトレジスタ，記憶素
子，その記憶素子からの信号をその所定数の半数の信号
に選択し、その選択された信号により電流流出スイッチ
ング素子または電流流入スイッチング素子のいずれか一
方を駆動する選択回路が設けられたＤＩＣチップと、他
方のスイッチング素子が設けられたＴＩＣチップとを備
え、上記基板上の電極に上記ＤＩＣチップのスイッチン
グ素子と上記ＴＩＣチップのスイッチング素子とを交互
配置接続するとともに上記電流流出スイッチング素子の
電圧源端子及び電流流入スイッチング素子の接地端子を
外部部材と接続したので、ＩＣチップの歩留りが上がり
よりサーマルヘッドの製造を容易とする効果がある。
された発熱抵抗体を所定数に分割する複数の電極と、そ
の発熱抵抗体の所定数と同数のシフトレジスタ，記憶素
子，その記憶素子からの信号をその所定数の半数の信号
に選択し、その選択された信号により電流流出スイッチ
ング素子または電流流入スイッチング素子のいずれか一
方を駆動する選択回路が設けられたＤＩＣチップと、他
方のスイッチング素子が設けられたＴＩＣチップとを備
え、上記基板上の電極に上記ＤＩＣチップのスイッチン
グ素子と上記ＴＩＣチップのスイッチング素子とを交互
配置接続するとともに上記電流流出スイッチング素子の
電圧源端子及び電流流入スイッチング素子の接地端子を
外部部材と接続したので、ＩＣチップの歩留りが上がり
よりサーマルヘッドの製造を容易とする効果がある。
【０１０２】請求項８の発明によれば、ＩＣチップと基
板上のパターンとのワイヤ接続を外部部材の接続面側で
はしないように構成したので、外部部材との接続が容易
となる。
板上のパターンとのワイヤ接続を外部部材の接続面側で
はしないように構成したので、外部部材との接続が容易
となる。
【０１０３】請求項９の発明によれば、電流流出スイッ
チング素子または電流流入スイッチング素子の選択信号
を供給する発振回路もしくは発振回路チップを備えたの
で、ノイズに強くなり、安全動作の確実性が向上する。
チング素子または電流流入スイッチング素子の選択信号
を供給する発振回路もしくは発振回路チップを備えたの
で、ノイズに強くなり、安全動作の確実性が向上する。
【０１０４】請求項１０の発明によれば、発熱抵抗体お
よび電極を被う保護膜上に任意の電位に接続した高抵抗
膜を配置したので、発熱抵抗体の静電気による破壊を防
止できる。
よび電極を被う保護膜上に任意の電位に接続した高抵抗
膜を配置したので、発熱抵抗体の静電気による破壊を防
止できる。
【０１０５】請求項１１の発明によれば、発熱抵抗体を
配置する位置の電極間を狭くしたので、この電極間を狭
くしたところに発熱が集中し、感熱効率が向上する。
配置する位置の電極間を狭くしたので、この電極間を狭
くしたところに発熱が集中し、感熱効率が向上する。
【０１０６】請求項１２の発明によれば、基板端面部分
の電極間に発熱抵抗体を配置した構成なので、感熱記録
装置に適用したとき、記録直後の画像が見やすく、記録
紙搬送系が簡略となる。
の電極間に発熱抵抗体を配置した構成なので、感熱記録
装置に適用したとき、記録直後の画像が見やすく、記録
紙搬送系が簡略となる。
【０１０７】請求項１３の発明によれば、基板上面の隆
起部に発熱抵抗体を配置した構成なので、記録紙との接
触圧が大きくなり、良好な記録を行うことができる。
起部に発熱抵抗体を配置した構成なので、記録紙との接
触圧が大きくなり、良好な記録を行うことができる。
【０１０８】請求項１４の発明によれば、ＩＣチップの
短尺方向中央部に接地パターン（または電圧源パター
ン）を配置し、前記ＩＣチップの短尺方向短部に電圧源
パターン（または接地パターン）を配置した構成なの
で、パターン接続が容易となり、電圧源および接地電位
の損失を少なくすることができる駆動ＩＣチップが得ら
れる。
短尺方向中央部に接地パターン（または電圧源パター
ン）を配置し、前記ＩＣチップの短尺方向短部に電圧源
パターン（または接地パターン）を配置した構成なの
で、パターン接続が容易となり、電圧源および接地電位
の損失を少なくすることができる駆動ＩＣチップが得ら
れる。
【０１０９】請求項１５の発明によれば、隣り合う２つ
の発熱抵抗体単位で駆動させ、かつ入力信号に対して遅
延動作させる構成なので、入力信号のＨ→Ｌ，Ｌ→Ｈの
切り換えによる同時ＯＮ状態をなくし、安定に動作させ
ることができる駆動ＩＣチップが得られる。
の発熱抵抗体単位で駆動させ、かつ入力信号に対して遅
延動作させる構成なので、入力信号のＨ→Ｌ，Ｌ→Ｈの
切り換えによる同時ＯＮ状態をなくし、安定に動作させ
ることができる駆動ＩＣチップが得られる。
【０１１０】請求項１６の発明によれば、基板上面に端
面もしくは端面近傍まで導体膜を付着させ、感光性レジ
ストを基板上面および端面まで付着させた後、前記基板
上面よりパターンマスクを介して露光し、写真製版によ
る食刻で複数の電極を前記基板上面から基板端面まで形
成し、この電極間に発熱抵抗体を形成したので、基板端
面部に発熱抵抗体を形成可能である。
面もしくは端面近傍まで導体膜を付着させ、感光性レジ
ストを基板上面および端面まで付着させた後、前記基板
上面よりパターンマスクを介して露光し、写真製版によ
る食刻で複数の電極を前記基板上面から基板端面まで形
成し、この電極間に発熱抵抗体を形成したので、基板端
面部に発熱抵抗体を形成可能である。
【０１１１】請求項１７の発明によれば、基板端部に発
熱抵抗体を設けたサーマルヘッドを適用したので、画質
品位を向上できるとともに記録直後の画像をすぐ見るこ
とのできる感熱記録装置が得られる。
熱抵抗体を設けたサーマルヘッドを適用したので、画質
品位を向上できるとともに記録直後の画像をすぐ見るこ
とのできる感熱記録装置が得られる。
【０１１２】請求項１８の発明によれば、基板端部の隆
起部に発熱抵抗体を設けたサーマルヘッドを適用したの
で、上記請求項１７の発明における効果とともに記録紙
との接触圧力が大きくなり、良好な記録を行うことので
きる感熱記録装置が得られる。
起部に発熱抵抗体を設けたサーマルヘッドを適用したの
で、上記請求項１７の発明における効果とともに記録紙
との接触圧力が大きくなり、良好な記録を行うことので
きる感熱記録装置が得られる。
【図１】この発明の一実施例によるサーマルヘッド基板
を示す平面図及び断面図である。
を示す平面図及び断面図である。
【図２】図１のＩＣチップ，金ワイヤのない状態を示す
サーマルヘッド基板の平面図及び断面図である。
サーマルヘッド基板の平面図及び断面図である。
【図３】この発明の一実施例によるサーマルヘッドを示
す回路図である。
す回路図である。
【図４】この発明の一実施例によるサーマルヘッドの信
号タイミング図である。
号タイミング図である。
【図５】この発明の一実施例によるサーマルヘッドの動
作論理図である。
作論理図である。
【図６】印字ドット形状を示す説明図である。
【図７】この発明の他の実施例によるサーマルヘッドの
回路図である。
回路図である。
【図８】この発明の他の実施例によるサーマルヘッドの
回路図である。
回路図である。
【図９】この発明の他の実施例によるサーマルヘッド基
板を示す平面図及び断面図である。
板を示す平面図及び断面図である。
【図１０】この発明の他の実施例によるサーマルヘッド
基板を示す平面図及び断面図である。
基板を示す平面図及び断面図である。
【図１１】この発明の他の実施例によるサーマルヘッド
のパターンを示す平面図である。
のパターンを示す平面図である。
【図１２】この発明の他の実施例を示すタイミング図で
ある。
ある。
【図１３】この発明の他の実施例によるサーマルヘッド
基板の平面図である。
基板の平面図である。
【図１４】この発明の図１３に示すサーマルヘッド基板
の断面図である。
の断面図である。
【図１５】この発明の他の実施例によるサーマルヘッド
の回路図である。
の回路図である。
【図１６】この発明の他の実施例によるサーマルヘッド
の回路図である。
の回路図である。
【図１７】この発明の他の実施例によるサーマルヘッド
の回路図である。
の回路図である。
【図１８】この発明の他の実施例によるサーマルヘッド
基板の平面図である。
基板の平面図である。
【図１９】この発明の図１８に示すサーマルヘッド基板
の断面図である。
の断面図である。
【図２０】ＩＣチップの信号端子配置図である。
【図２１】ＩＣチップの他の信号端子配置図である。
【図２２】この発明の他の実施例によるサーマルヘッド
の回路図である。
の回路図である。
【図２３】この発明の図２２に示すサーマルヘッド基板
の断面図である。
の断面図である。
【図２４】この発明の他の実施例によるサーマルヘッド
の回路図である。
の回路図である。
【図２５】この発明の図２１に示すサーマルヘッド基板
に適用するＩＣチップの信号端子配置図である。
に適用するＩＣチップの信号端子配置図である。
【図２６】この発明の他の実施例によるサーマルヘッド
基板の断面図である。
基板の断面図である。
【図２７】この発明の他の実施例によるサーマルヘッド
基板の断面図である。
基板の断面図である。
【図２８】図２７のサーマルヘッド基板と比較する他の
サーマルヘッド基板の断面図である。
サーマルヘッド基板の断面図である。
【図２９】電極部を示す平面図である。
【図３０】図２９に示す電極部の一部の平面図である。
【図３１】電極部の他の形状を示す平面図である。
【図３２】図３１に示す電極部の拡大平面図である。
【図３３】この発明の実施例によるサーマルヘッドの実
験寸法を示すデータ図である。
験寸法を示すデータ図である。
【図３４】この発明の実施例によるサーマルヘッドの実
験寸法を示すデータ図である。
験寸法を示すデータ図である。
【図３５】この発明の実施例によるサーマルヘッドの平
均印字濃度特性図である。
均印字濃度特性図である。
【図３６】この発明の実施例によるサーマルヘッドの印
字濃度ばらつきを示す図である。
字濃度ばらつきを示す図である。
【図３７】この発明の実施例によるサーマルヘッドの耐
エネルギー性を示す図である。
エネルギー性を示す図である。
【図３８】この発明の実施例によるサーマルヘッドの平
均印字濃度特性図である。
均印字濃度特性図である。
【図３９】電極部の他の形状を示す平面図である。
【図４０】電極部の他の形状を示す平面図である。
【図４１】この発明の他の実施例によるサーマルヘッド
基板の斜視図である。
基板の斜視図である。
【図４２】図４１のサーマルヘッド基板の製造過程を示
す斜視図である。
す斜視図である。
【図４３】図４２の製造過程後のサーマルヘッド基板に
発熱抵抗体を形成している過程を示す斜視図である。
発熱抵抗体を形成している過程を示す斜視図である。
【図４４】この発明の他の実施例によるサーマルヘッド
基板の断面図である。
基板の断面図である。
【図４５】この発明のサーマルヘッドを適用した感熱記
録装置の正面図である。
録装置の正面図である。
【図４６】この発明のサーマルヘッドを適用した熱転写
記録装置の要部の正面図である。
記録装置の要部の正面図である。
【図４７】この発明の他の実施例によるサーマルヘッド
基板の説明図である。
基板の説明図である。
【図４８】従来のサーマルヘッドを示す回路図である。
【図４９】従来の他のサーマルヘッドを示す回路図であ
る。
る。
【図５０】従来のサーマルヘッド基板の一部の平面図お
よび記録紙搬送状態図である。
よび記録紙搬送状態図である。
３ 基板 ４ 電極 ５ 発熱抵抗体 ８ ＩＣチップ １０ 電流流出電極（電極） １１ａ ，１１ｂ 電流流入電極（電極） １９ 駆動データ入力端子 ２０ シフトレジスタ ２１ 駆動データ出力端子 ２２ 同期信号入力端子 ２３ ラッチ回路（記憶素子） ２４ データ転送制御端子 ２５ 選択タイミング入力端子 ２６ 電流流出スイッチング素子 ２７ 選択回路 ２８ スイッチング素子駆動時間決定信号端子 ２９ 電流流入スイッチング素子 ３８ ＴＩＣチップ（第１のＩＣチップ） ３９ ＤＩＣチップ（第２のＩＣチップ） ４１ 隆起部 ５４ 発振回路 ５８ 記録紙 ６４ 接続端子 ７０ パターンマスク ７２ 感光性レジスト層 １２１ 接地パターン １３１ 電圧源パターン ３００ 高抵抗膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正内容】
【００６２】実施例７．なお、上記実施例では隣り合う
電流流入スイッチング素子と、電流流出スイッチング素
子とを同時駆動し、隣り合う２つの発熱抵抗体単位で駆
動させるものについて説明したが、ＦＣＯＮの入力信号
論理に対して、遅延させる構成としＴＡ，ＴＢのトラン
ジスタが同時駆動のＯＮ状態をなくす構成とすることが
望ましい。これはＴＡ，ＴＢの“Ｈ”→“Ｌ”“Ｌ”→
“Ｈ”切り換え時のスパイク等による同時ＯＮ状態によ
るＩＣチップの破壊を防止でき、しかもサーマルヘッド
及び駆動ＩＣチップをより安定動作させることになる。
具体的には図１２に示すタイミングのごとくＴＡのオン
する前に遅延させてオフする時間ＴＯＦＦ１、ＴＢのオ
ンする前に遅延させてオフする時間ＴＯＦＦ２を設ける
ことにより確実な回路安全動作となる。この場合、ＴＯ
ＦＦ１，ＴＯＦＦ２時間は同一で３μｓ程度であれば良
く、例えばＩＣチップ内に微少なコンデンサ，抵抗を形
成して遅延回路を形成すればよい。また、ＴＡ，ＴＢの
駆動時間をＦＣＯＮのパルスデューティー比で変えても
良く、パルスデューティー比を５０％と特に限定しなく
ても良い。たとえば先行印字の発熱抵抗体の方の印加パ
ルスを長く、次印字の発熱抵抗体の印加パルスを短かく
する様に、印字の蓄熱影響をなくす様な制御もパルスデ
ューティー比を変更することで可能となる。また、ＦＣ
ＯＮ発生用の発振回路をサーマルヘッドに内蔵してもよ
い。
電流流入スイッチング素子と、電流流出スイッチング素
子とを同時駆動し、隣り合う２つの発熱抵抗体単位で駆
動させるものについて説明したが、ＦＣＯＮの入力信号
論理に対して、遅延させる構成としＴＡ，ＴＢのトラン
ジスタが同時駆動のＯＮ状態をなくす構成とすることが
望ましい。これはＴＡ，ＴＢの“Ｈ”→“Ｌ”“Ｌ”→
“Ｈ”切り換え時のスパイク等による同時ＯＮ状態によ
るＩＣチップの破壊を防止でき、しかもサーマルヘッド
及び駆動ＩＣチップをより安定動作させることになる。
具体的には図１２に示すタイミングのごとくＴＡのオン
する前に遅延させてオフする時間ＴＯＦＦ１、ＴＢのオ
ンする前に遅延させてオフする時間ＴＯＦＦ２を設ける
ことにより確実な回路安全動作となる。この場合、ＴＯ
ＦＦ１，ＴＯＦＦ２時間は同一で３μｓ程度であれば良
く、例えばＩＣチップ内に微少なコンデンサ，抵抗を形
成して遅延回路を形成すればよい。また、ＴＡ，ＴＢの
駆動時間をＦＣＯＮのパルスデューティー比で変えても
良く、パルスデューティー比を５０％と特に限定しなく
ても良い。たとえば先行印字の発熱抵抗体の方の印加パ
ルスを長く、次印字の発熱抵抗体の印加パルスを短かく
する様に、印字の蓄熱影響をなくす様な制御もパルスデ
ューティー比を変更することで可能となる。また、ＦＣ
ＯＮ発生用の発振回路をサーマルヘッドに内蔵してもよ
い。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正内容】
【００８９】発明者はこのグレーズの隆起部４１を形成
すべく、セラミック基板上全面に約５０μｍ厚のグレー
ズを形成した基板３上をドライフィルムにて被い、発熱
抵抗体５部形成付近約１ｍｍ幅及びＩＣチップ実装部分
を残して写真製版してドライフィルムを取り除き、次い
で、上面より＃２００程度の粒径のＳｉＣの粒子による
ドライフィルムをマスクとしてサンドブラスト加工を行
ない、上面よりグレーズ層を約３０μｍ削り取った。こ
の削り取った後、削り粒子等を取り除くべく超音波洗浄
し、この洗浄した基板を９５０℃程度の焼成炉に投入し
て冷却し、図４４に示す様な隆起したグレーズ層を備え
た基板を形成した。
すべく、セラミック基板上全面に約５０μｍ厚のグレー
ズを形成した基板３上をドライフィルムにて被い、発熱
抵抗体５部形成付近約１ｍｍ幅及びＩＣチップ実装部分
を残して写真製版してドライフィルムを取り除き、次い
で、上面より＃２００程度の粒径のＳｉＣの粒子による
ドライフィルムをマスクとしてサンドブラスト加工を行
ない、上面よりグレーズ層を約３０μｍ削り取った。こ
の削り取った後、削り粒子等を取り除くべく超音波洗浄
し、この洗浄した基板を９５０℃程度の焼成炉に投入し
て冷却し、図４４に示す様な隆起したグレーズ層を備え
た基板を形成した。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正内容】
【０１０５】請求項１１の発明によれば、発熱抵抗体を
配置する位置の電極間を狭くしたので、この電極間を狭
くしたところに発熱が集中し、発熱効率が向上する。
配置する位置の電極間を狭くしたので、この電極間を狭
くしたところに発熱が集中し、発熱効率が向上する。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図４５
【補正方法】変更
【補正内容】
【図４５】
Claims (18)
- 【請求項１】 基板端部に形成された発熱抵抗体と、そ
の発熱抵抗体を所定数に分割するように上記基板上に配
置された複数の電極と、その分割された発熱抵抗体の所
定数と同数桁のシフトレジスタに接続された記憶素子か
らの信号をその所定数の半数の信号に選択し、その選択
された信号により電流流出スイッチング素子を駆動する
選択回路および電流流入スイッチング素子が設けられた
ＩＣチップとを備え、上記基板上の電極に上記ＩＣチッ
プの電流流出スイッチング素子と電流流入スイッチング
素子とを交互配置接続したことを特徴とするサーマルヘ
ッド。 - 【請求項２】 基板端部に形成された発熱抵抗体と、そ
の発熱抵抗体を所定数に分割するように上記基板上に配
置された複数の電極と、その分割された発熱抵抗体の所
定数と同数桁のシフトレジスタに接続された記憶素子か
らの信号をその所定数の半数の信号に選択し、その選択
された信号により電流流入スイッチング素子を駆動する
選択回路および電流流出スイッチング素子が設けられた
ＩＣチップとを備え、上記基板上の電極に上記ＩＣチッ
プの電流流出スイッチング素子と電流流入スイッチング
素子とを交互配置接続したことを特徴とするサーマルヘ
ッド。 - 【請求項３】 隣り合う電流流入スイッチング素子と電
流流出スイッチング素子とを同時駆動し、隣り合う２つ
の発熱抵抗体単位で駆動させる駆動回路を備えたことを
特徴とする請求項１または請求項２に記載のサーマルヘ
ッド。 - 【請求項４】 少なくともシリアルの信号からなる発熱
抵抗体の駆動データ入力端子と、その駆動データ入力端
子より入力された駆動データ信号に同期する同期信号が
入力される同期信号入力端子と、記憶素子へのデータ転
送制御信号が入力されるデータ転送制御端子と、その記
憶素子のデータ数の半分のデータ数の信号が選択回路に
入力される選択タイミング入力端子と、スイッチング素
子駆動時間決定信号端子とを備え、上記選択タイミング
入力端子への信号論理にて、上記発熱抵抗体の駆動デー
タ信号に基づく発熱抵抗体の選択駆動がなされると共
に、スイッチング素子駆動時間決定信号の論理にて、そ
の発熱抵抗体の駆動時間が決定されることを特徴とする
請求項１から請求項３のいずれか１項に記載のサーマル
ヘッド。 - 【請求項５】 ＩＣチップ下部に発熱抵抗体に接続され
た電極パターンを配置すると共に、ＩＣチップの長手方
向にて発熱抵抗体側と反対側にて基板上のパターンと接
続することを特徴とする請求項１から請求項４のいずれ
か１項に記載のサーマルヘッド。 - 【請求項６】 基板端部に形成された発熱抵抗体と、そ
の発熱抵抗体を所定数に分割するように上記基板上に配
置された複数の電極と、その分割された発熱抵抗体の所
定数と同数桁のシフトレジスタに接続された記憶素子か
らの信号をその所定数の半数の信号に選択し、その選択
された信号により電流流出スイッチング素子（又は電流
流入スイッチング素子）を駆動する選択回路および電流
流入スイッチング素子（又は電流流出スイッチング素
子）が設けられたＩＣチップとを備え、上記基板上の電
極に上記ＩＣチップの電流流出スイッチング素子と電流
流入スイッチング素子とを交互配置接続し、かつ前記電
流流出スイッチング素子の電圧源端子および前記電流流
入スイッチング素子の接地端子を外部部材と接続したこ
とを特徴とするサーマルヘッド。 - 【請求項７】 基板端部に形成された発熱抵抗体と、そ
の発熱抵抗体を所定数に分割するように上記基板上に配
置された複数の電極と、その分割された発熱抵抗体の所
定数と同数桁のシフトレジスタに接続された記憶素子か
らの信号をその所定数の半数の信号に選択し、その選択
された信号により電流流出スイッチング素子（又は電流
流入スイッチング素子）を駆動する選択回路が設けられ
た第１のＩＣチップおよび電流流入スイッチング素子
（または電流流出スイッチング素子）が設けられた第２
のＩＣチップとを備え、上記基板上の電極に上記ＩＣチ
ップの電流流出スイッチング素子と電流流入スイッチン
グ素子とを交互配置接続し、かつ前記電流流出スイッチ
ング素子の電圧源端子および前記電流流入スイッチング
素子の接地端子を外部部材と接続したことを特徴とする
サーマルヘッド。 - 【請求項８】 ＩＣチップと基板上のパターンとのワイ
ヤ接続方向を、外部部材の接続面側にしないことを特徴
とする請求項６または請求項７に記載のサーマルヘッ
ド。 - 【請求項９】 電流流出スイッチング素子（または電流
流入スイッチング素子）の選択信号を供給する発振回路
もしくは該発振回路チップを備えたことを特徴とする請
求項６から請求項８のいずれか１項に記載のサーマルヘ
ッド。 - 【請求項１０】 発熱抵抗体および電極を被う保護膜上
に高抵抗膜を配置し、この高抵抗膜を任意の電位に接続
したことを特徴とする請求項６から請求項９のいずれか
１項に記載のサーマルヘッド。 - 【請求項１１】 発熱抵抗体に配置する位置の電極間を
狭くしたことを特徴とする請求項６から請求項１０のい
ずれか１項に記載のサーマルヘッド。 - 【請求項１２】 基板端面もしくは端面近傍まで電極を
配置し、この端面部分の電極間に発熱抵抗体を配置した
ことを特徴とする請求項６から請求項１１のいずれか１
項に記載のサーマルヘッド。 - 【請求項１３】 基板上面に隆起部を設け、この隆起部
のほぼ中央部に帯状の発熱抵抗体を配置したことを特徴
とする請求項６から請求項１２のいずれか１項に記載の
サーマルヘッド。 - 【請求項１４】 電流流入スイッチング素子（または電
流流出スイッチング素子）を駆動する選択回路および電
流流出スイッチング素子（または電流流入スイッチング
素子）が設けられたＩＣチップの短尺方向中央部に接地
パターン（または電圧源パターン）を配置し、前記ＩＣ
チップの短尺方向端部に電圧源パターン（または接地パ
ターン）を配置し、基板上もしくは外部部材の接地パタ
ーンと前記電圧源パターンとを接続したことを特徴とす
る駆動ＩＣチップ。 - 【請求項１５】 隣り合う電流流入スイッチング素子と
電流流出スイッチング素子とを同時に駆動して隣り合う
２つの発熱抵抗体単位で駆動させ、かつ入力信号に対し
て遅延動作させることを特徴とする請求項１４に記載の
駆動ＩＣチップ。 - 【請求項１６】 基板上面に端面もしくは端面近傍まで
導体膜を付着させ、感光性レジストを基板上面および端
面まで付着させた後、前記基板上面よりパターンマスク
を介して露光し、写真製版による食刻で複数の電極を前
記基板上面から基板端面まで形成し、この電極間に発熱
抵抗体を形成したことを特徴とするサーマルヘッドの製
造方法。 - 【請求項１７】 基板端部に発熱抵抗体を設けたサーマ
ルヘッドと、前記発熱抵抗体上に記録紙を搬送させるプ
ラテンローラとを備えた感熱記録装置。 - 【請求項１８】 基板端部に隆起部を形成し、この隆起
部に発熱抵抗体を設けたサーマルヘッドを用いることを
特徴とする請求項１７に記載の感熱記録装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05124678A JP3115453B2 (ja) | 1992-12-28 | 1993-04-30 | サーマルヘッドおよび感熱記録装置 |
| US08/165,160 US5610650A (en) | 1992-12-28 | 1993-12-10 | Electronic parts, thermal head, manufacturing method of the thermal head, and heat sensitive recording apparatus |
| DE69317748T DE69317748T2 (de) | 1992-12-28 | 1993-12-13 | Thermisches Aufzeichnungsgerät |
| EP93120088A EP0604816B1 (en) | 1992-12-28 | 1993-12-13 | Thermal recording apparatus |
| TW082110920A TW238373B (ja) | 1992-12-28 | 1993-12-23 | |
| KR1019930029480A KR0125467B1 (ko) | 1992-12-28 | 1993-12-24 | 전자부품, 서멀헤드, 그 서멀헤드의 제조방법 및 감열기록장치 |
| CN93121495A CN1071197C (zh) | 1992-12-28 | 1993-12-28 | 电子零件、热印头和其制备方法以及热敏记录装置 |
| US08/763,881 US5786839A (en) | 1992-12-28 | 1996-12-11 | Electronic parts, thermal head, manufacturing method of the thermal head, and heat sensitive recording apparatus |
| HK98104466A HK1005335A1 (en) | 1992-12-28 | 1998-05-22 | Thermal recording apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-360042 | 1992-12-28 | ||
| JP36004292 | 1992-12-28 | ||
| JP05124678A JP3115453B2 (ja) | 1992-12-28 | 1993-04-30 | サーマルヘッドおよび感熱記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06246949A true JPH06246949A (ja) | 1994-09-06 |
| JP3115453B2 JP3115453B2 (ja) | 2000-12-04 |
Family
ID=26461307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05124678A Expired - Fee Related JP3115453B2 (ja) | 1992-12-28 | 1993-04-30 | サーマルヘッドおよび感熱記録装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US5610650A (ja) |
| EP (1) | EP0604816B1 (ja) |
| JP (1) | JP3115453B2 (ja) |
| KR (1) | KR0125467B1 (ja) |
| CN (1) | CN1071197C (ja) |
| DE (1) | DE69317748T2 (ja) |
| HK (1) | HK1005335A1 (ja) |
| TW (1) | TW238373B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3376086B2 (ja) * | 1994-04-27 | 2003-02-10 | 三菱電機株式会社 | 記録ヘッド |
| US6281280B1 (en) | 1995-02-03 | 2001-08-28 | Ausimont Usa, Inc. | Low-gloss paints including polyvinylidene fluoride having a high melt viscosity |
| WO2000009340A1 (fr) * | 1998-08-11 | 2000-02-24 | Seiko Instruments Inc. | Tete thermique et ensemble tete thermique |
| US6686945B1 (en) | 1998-08-11 | 2004-02-03 | Seiko Instruments Inc. | Thermal head, thermal head unit, and method of manufacture thereof |
| JP3323138B2 (ja) * | 1998-09-24 | 2002-09-09 | セイコーインスツルメンツ株式会社 | サーマルヘッド駆動用集積回路 |
| US6359639B1 (en) * | 1998-10-29 | 2002-03-19 | Seiko Instruments Inc. | Thermal head driving integrated circuit |
| JP3656891B2 (ja) | 1999-08-31 | 2005-06-08 | 理想科学工業株式会社 | サーマルヘッド |
| JP2001062982A (ja) | 1999-08-31 | 2001-03-13 | Riso Kagaku Corp | 感熱製版方法 |
| JP4208214B2 (ja) | 1999-08-31 | 2009-01-14 | 理想科学工業株式会社 | 感熱製版装置および感熱製版方法 |
| US6891424B1 (en) * | 1999-09-29 | 2005-05-10 | Telasic Communications, Inc. | Monolithic payload IF switch |
| JP2005231169A (ja) * | 2004-02-19 | 2005-09-02 | Rohm Co Ltd | サーマルプリントヘッド |
| SI1827861T1 (sl) * | 2004-12-03 | 2011-10-28 | Basf Catalysts Llc | Termopapir |
| US7490981B2 (en) * | 2005-12-01 | 2009-02-17 | Basf Catalysts Llc | Method for determining thermal effusivity and/or thermal conductivity of sheet material |
| JP5467913B2 (ja) * | 2010-04-21 | 2014-04-09 | アルプス電気株式会社 | サーマルヘッド |
| JP6092677B2 (ja) * | 2013-03-25 | 2017-03-08 | ニスカ株式会社 | 印刷装置 |
| US20180053666A1 (en) * | 2016-08-19 | 2018-02-22 | Applied Materials, Inc. | Substrate carrier with array of independently controllable heater elements |
| CN109278420A (zh) * | 2017-07-20 | 2019-01-29 | 精工爱普生株式会社 | 印刷装置以及热敏头 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526983B2 (ja) * | 1974-11-20 | 1980-07-17 | ||
| JPS5181138A (ja) * | 1975-01-10 | 1976-07-15 | Hitachi Ltd | |
| JPS51115839A (en) * | 1975-04-03 | 1976-10-12 | Hitachi Ltd | Thermal recording head drive method |
| JPS51115838A (en) * | 1975-04-03 | 1976-10-12 | Hitachi Ltd | Thermal recording head drive method |
| JPS5738174A (en) * | 1980-08-20 | 1982-03-02 | Ricoh Co Ltd | Driving apparatus for thermal head |
| JPS5796874A (en) * | 1980-12-08 | 1982-06-16 | Oki Electric Ind Co Ltd | Heat sensitive head for facsimile |
| DE3147256A1 (de) * | 1981-04-20 | 1982-11-04 | Atlan-Tol Industries, Inc., 02893 West Warwick, R.I. | Waermedruckverfahren und druckkopf zur durchfuehrung des verfahrens |
| JPS58136466A (ja) * | 1982-02-10 | 1983-08-13 | Fuji Xerox Co Ltd | 感熱記録装置 |
| JPS59123365A (ja) * | 1982-12-29 | 1984-07-17 | Mitsubishi Electric Corp | サ−マルヘツド |
| JPS59123364A (ja) * | 1982-12-29 | 1984-07-17 | Mitsubishi Electric Corp | サ−マルヘツド |
| FR2560490B1 (fr) * | 1984-03-02 | 1986-12-19 | Boton Freres | Tete de coupe a moyen de regulation du plan de coupe pour matiere ensilee |
| JPS61280953A (ja) * | 1985-06-07 | 1986-12-11 | Ricoh Co Ltd | サ−マルプリントヘツド |
| US4782202A (en) * | 1986-12-29 | 1988-11-01 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for resistance adjustment of thick film thermal print heads |
| US4963893A (en) * | 1988-03-28 | 1990-10-16 | Kabushiki Kaisha Toshiba | Heat-resistant insulating substrate, thermal printing head, and thermographic apparatus |
| DE69122050T2 (de) * | 1990-11-30 | 1997-02-20 | Canon Kk | Tintenstrahldruckkopf mit Steuerschaltung dafür |
| US5422661A (en) * | 1991-01-22 | 1995-06-06 | Ngk Insulators, Ltd. | End-contact type thermal recording head having heat-generating portion on thin-walled end portion of ceramic substrate |
| JPH058428A (ja) * | 1991-07-03 | 1993-01-19 | Rohm Co Ltd | サーマルヘツド駆動回路装置および印字装置 |
| JPH058429A (ja) * | 1991-07-03 | 1993-01-19 | Rohm Co Ltd | サーマルヘツド駆動回路装置および印字装置 |
| JPH0596769A (ja) * | 1991-10-14 | 1993-04-20 | Mitsubishi Electric Corp | 駆動回路 |
-
1993
- 1993-04-30 JP JP05124678A patent/JP3115453B2/ja not_active Expired - Fee Related
- 1993-12-10 US US08/165,160 patent/US5610650A/en not_active Expired - Fee Related
- 1993-12-13 EP EP93120088A patent/EP0604816B1/en not_active Expired - Lifetime
- 1993-12-13 DE DE69317748T patent/DE69317748T2/de not_active Expired - Fee Related
- 1993-12-23 TW TW082110920A patent/TW238373B/zh not_active IP Right Cessation
- 1993-12-24 KR KR1019930029480A patent/KR0125467B1/ko not_active IP Right Cessation
- 1993-12-28 CN CN93121495A patent/CN1071197C/zh not_active Expired - Fee Related
-
1996
- 1996-12-11 US US08/763,881 patent/US5786839A/en not_active Expired - Fee Related
-
1998
- 1998-05-22 HK HK98104466A patent/HK1005335A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3115453B2 (ja) | 2000-12-04 |
| CN1091696A (zh) | 1994-09-07 |
| HK1005335A1 (en) | 1998-12-31 |
| DE69317748D1 (de) | 1998-05-07 |
| US5610650A (en) | 1997-03-11 |
| CN1071197C (zh) | 2001-09-19 |
| TW238373B (ja) | 1995-01-11 |
| EP0604816A3 (en) | 1994-11-17 |
| DE69317748T2 (de) | 1998-12-03 |
| EP0604816A2 (en) | 1994-07-06 |
| EP0604816B1 (en) | 1998-04-01 |
| US5786839A (en) | 1998-07-28 |
| KR0125467B1 (ko) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06246949A (ja) | サーマルヘッドとその駆動ｉｃチップと該サーマルヘッドの製造方法および感熱記録装置 | |
| CN112428696B (zh) | 热敏打印头用驱动器ic、以及热敏打印头 | |
| JP7230666B2 (ja) | サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン | |
| US5729275A (en) | Thermal printhead, drive IC for the same and method for controlling the thermal printhead | |
| JP3794105B2 (ja) | サーマルヘッド | |
| JP3592440B2 (ja) | サーマルプリントヘッド | |
| US4841312A (en) | Thermal-electrostatic ink jet recording apparatus | |
| JP2000246938A (ja) | 記録ヘッド駆動装置 | |
| JP2007196657A (ja) | サーマルヘッドおよびサーマルプリンタ | |
| JPH09314880A (ja) | サーマルヘッド | |
| JPH07314755A (ja) | サーマルプリントヘッド | |
| JPH11240190A (ja) | サーマルヘッド | |
| JPH10181065A (ja) | サーマルプリントヘッド用駆動ｉｃ | |
| JP2881631B2 (ja) | サーマルプリントヘッド用駆動ｉｃおよびこれを用いたサーマルプリントヘッドならびにこのサーマルプリントヘッドの制御方法 | |
| JPH01123756A (ja) | 厚膜型サーマルヘッド | |
| KR930006830B1 (ko) | 고저항 감열기록 소자 | |
| JP3218428B2 (ja) | サーマルプリントヘッド | |
| KR940010877B1 (ko) | 발광다이오드 프린트 헤드 | |
| KR100523273B1 (ko) | 서멀헤드용 기판과 서멀헤드 및 이를 이용한 컬러프린터와 프린트 방법 | |
| JPH04255368A (ja) | 光プリントヘッド | |
| JPH10181062A (ja) | サーマルプリントヘッド | |
| JPH08183197A (ja) | サーマルヘッドの製造方法 | |
| JPH02208061A (ja) | 厚膜型サーマルヘッド | |
| JPH1086427A (ja) | サーマルヘッド | |
| JPH07290744A (ja) | サーマルプリントヘッドおよびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |