JPH06202754A - 集積回路の機能単位をパワーダウンする装置及び方法 - Google Patents

集積回路の機能単位をパワーダウンする装置及び方法

Info

Publication number
JPH06202754A
JPH06202754A JP5300811A JP30081193A JPH06202754A JP H06202754 A JPH06202754 A JP H06202754A JP 5300811 A JP5300811 A JP 5300811A JP 30081193 A JP30081193 A JP 30081193A JP H06202754 A JPH06202754 A JP H06202754A
Authority
JP
Japan
Prior art keywords
clock
functional unit
signal
floating point
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5300811A
Other languages
English (en)
Inventor
Eugene P Matter
ユージーン・ピイ・マター
Yahya S Sotoudeh
ヤーヤ・エス・ソトウデー
Gregory S Mathews
グレゴリー・エス・マシュウズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH06202754A publication Critical patent/JPH06202754A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 オンチップ機能単位を、独立に、非使用時に
は自動的に停止し、作動可能状態になると自動的に再始
動することができる方法及び装置を提供する。 【構成】 各機能単位にその機能単位の使用が要求され
ているかどうかを指示し、上記の指示に応答して、上記
機能単位の使用が要求されていないとき、他の機能単位
に対して透過にかつ独立に、上記機能単位が使用中では
ないときその機能単位の独自のクロックを停止し、その
機能単位の使用が要求されているときその独自のクロッ
クを自動的に始動する。 【効果】 本発明によれば、マイクロプロセッサコアに
おける非使用状態の機能単位へのクロック供給を停止す
ることによって電力消費を著しく低減することができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に集積回路の電力
管理の分野に関し、特に、機能単位を独立に停止、再始
動する電力管理回路に関する。
【０００２】
【従来の技術】ラップトップコンピュータ市場の出現に
よって、非常に小さい電力で動作する新しいパーソナル
コンピュータ（ＰＣ）が求められて来た。最近、ＰＣ市
場では５ボルトの代りに３ボルトの電源電圧に移行する
試みがなされて来たが、電力消費低減の重点は、チップ
がほとんどあるいは全く作動していない状態での節電技
術に置かれている。理想的には、チップが目下作動して
いないときは、電力消費を低減することによって、チッ
プが電力を連続的に電力を引き出している状態よりも低
い電力で使用するようにすることは有益であろう。チッ
プの電力消費低減を達成する１つの方法は、電力管理回
路を採用することである。電力管理回路は、電源電圧が
チップに接続されたままになっていても、チップが電流
をほとんどあるいは全く引かなくする。この状態は、パ
ワーダウンとして知られている。電力管理回路は、チッ
プが現在作動中でないときに使用すると特に効果的であ
る。
【０００３】従来技術による電力管理回路の１つのタイ
プは、外部カウンタを用いてチップの作動（アクティビ
ティ）の有無を検出する。これらのカウンタは、通常チ
ップの最後のアクセスに応じて起動されるタイマであ
る。これらのタイマは、再トリガ可能なワンショットと
して作用し、所定期間にわたって作動が行われないと、
チップをパワーダウンさせられるようになっている。こ
のような電力管理方式の１つの問題は、電力管理回路の
外部制御（すなわちカウンタを介しての）が必要なこと
である。外部カウンタが、チップをパワーダウン状態ま
たはモードにしてもよいということを示す信号を発する
と、外部スイッチが電力をオフにする。従って、実際に
パワーダウンモードに入ることが外部制御される。さら
に、これらの電力管理回路は、チップを制御するソフト
ウェアにとって透過ではない、すなわちソフトウェアに
は見えない。
【０００４】チップを外部回路を用いてパワーダウンモ
ードにするためには、クロックを止めなければならな
い。クロックを止めるかあるいはクロックを少なくとも
ゲートするためには、あるバスサイクルを開始するか、
またはあるプロセスをバスサイクルレベルで物理的に実
行しなければならない。いずれかのバスサイクルが実行
されていない（例えばデフォルトによって）ということ
が、デバイスの電源をオフにしてもよいということの指
示として用いられる。電源オフとなったデバイスに対し
てバスサイクルが起こった場合は、クロックをスタート
させるための機構が必要である。また、デバイスは、そ
のバスサイクルに応答するのに十分間に合うよう迅速に
回復するための手段が必要であろう。あるいは、パワー
ダウンしたデバイス、または電源オフとなったデバイス
に対してアクセスが起こった場合、プロセッサは、その
パワーダウンされたデバイスが応答することができる時
間を与えるよう、命令を２回実行しなければならないか
も知れない。これらの機構は効果的に機能するものの、
非常に複雑である。
【０００５】ポータブルＰＣでは、電力消費を低減する
ことが非常に重要視される。作動時電力消費を低減する
ための主な技法は、内部ロジックの状態切替え回数を少
なくすることであり、主としてクロックを分周するか、
クロックを止めることが行われる。マイクロプロセッサ
チップのような一部のＰＣチップ上には、多数の機能単
位が設けられている。これらの各機能単位は、異なる機
能を遂行する役割を担う。任意のある時点についてみる
と、それらの機能単位の中には、アイドル状態にあっ
て、割り当てられた機能を遂行していないものもあれ
ば、各々の機能を遂行中のものもある。プロセッサの使
用中でない機能単位の不必要なクロッキング（クロック
供給）は、電力消費を過大にすることにつながり得る。
例えば、別個の浮動小数点装置を有するプロセッサにお
いては、浮動小数点装置（機能単位）が浮動小数点命令
を全く実行していないとき、浮動小数点装置をクロッキ
ングすると、電力が消費され続ける。
【０００６】従来技術においては、浮動小数点機能単位
のクロックの制御は、外部の数学的コプロセッサの最低
動作周波数によって制約される。すなわち、浮動小数点
装置のクロックは外部の数学的コプロセッサのクロック
と無関係に止めることはできず、またこの逆も言える。
クロック制御は、プログラム下または基本入出力システ
ム（ＢＩＯＳ）制御の下にソフトウェアドライバを用い
て浮動小数点装置クロックを外部で止めるかまたは分周
することによって行われる。外部の数学的コプロセッサ
の場合は、浮動小数点装置クロックを止めることは、中
央処理装置（ＣＰＵ）クロックを止めることと無関係に
行うことはできない。従来技術においては、外部浮動小
数点装置クロックを止めたり、分周したりするのにも、
タイムアウト値を用いるか、プログラムする必要があ
る。これらのタイムアウト値の目的は、機能単位に最後
のクロックが供給された後ある任意の時間経過後にクロ
ックを止めることである。これらのタイムアウト値は任
意である。例えば、機能単位に供給された最後のクロッ
クから１０２４ＣＰＵフェーズを経過したならば、クロ
ックを止めるか、分周逓減することができるなどであ
る。さらに、外部クロックを止めると、浮動小数点装置
クロックを再始動するための機構は、対応する入出力
（Ｉ／Ｏ）装置からのサポートが必要である。すなわ
ち、浮動小数点装置の適正なクロッキングを開始するに
は、外部入出力装置が必要である。
【０００７】従来技術の場合、クロックを停止するに
は、ホールトと命令またはＩ／Ｏバスサイクルが必要で
ある。この命令またはＩ／Ｏバスサイクルは、逆にＣＰ
Ｕに向けてストップクロック信号を発生させるために外
部入出力装置によって用いられる。浮動小数点装置クロ
ックは、ＣＰＵクロックを止めない限り、これと独立
に、またはこれと透過関係において止めることはできな
い。ＣＰＵ及び浮動小数点装置クロックは、ＣＰＵの停
止状態を中断する割込みによって再始動される。このク
ロック停止とクロックを再始動するための割込みに基づ
く技術は、ロジックがシステム及びプログラム実行に遅
延を生じさせるため、システムにさらに待ち時間が追加
されることになる。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、オンチップ機能単位を非使用時には自動的に停止
し、作動可能状態になると自動的に再始動することがで
きる方法及び装置を提供することにある。より詳しく
は、本発明の目的は、外部ソフトウェア制御が不要な電
力管理のための方法及び装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、集積回路上の
機能単位をパワーダウンするための方法及び装置にあ
る。集積回路は、多数の機能単位を有する。各々の機能
単位は、各機能単位自身の独立したクロックによってク
ロッキングされる。本発明によれば、機能単位をその使
用が要求されているかどうかに関する情報を機能単位と
ともに供給するための方法及び装置が得られる。また、
本発明は、チップ上の機能単位を、その機能単位の使用
が要求されていないとき、チップ上の他の機能単位に対
して透過にかつこれら他の機能単位とは無関係にパワー
ダウンするための機構を含む。この場合、機能単位の独
立のクロックが、その機能単位が使用されていないない
ときは停止され、機能単位の使用が要求されているとき
自動的に始動される。
【００１０】本願で説明する実施例においては、マイク
ロプロセッサの浮動小数点装置は、浮動小数点命令を実
行中でないか、浮動小数点命令を実行しようとしていな
いとき、停止される。浮動小数点装置が浮動小数点命令
を実行しようとしているかどうかは、マイクロプロセッ
サのマイクロコード装置及びデコーダ装置からの先行情
報によって判断される。
【００１１】以下、本発明を添付図面に示す実施例によ
りさらに詳細に説明するが、これらの実施例は、本発明
をこれら特定の実施例に限定するものではなく、もっぱ
ら例示説明を目的とするものである。
【００１２】
【実施例】ここでは、集積回路の機能単位を独立に停
止、再始動するための方法及び機構の実施例について説
明する。以下の説明においては、本発明の完全な理解を
図るために、個々の論理ゲート、機能単位の種類、信号
名称等のような詳細事項が具体的に多数記載されてい
る。しかしながら、本発明がこれらの具体的な詳細事項
の記載なしで実施可能であるとういうことは当業者にと
って明らかであろう。その他の場合については、周知の
動作、操作の詳細な説明は、本発明が無用に不明確にな
るのを避けるために、省略されている。
【００１３】本発明は、オンチップ機能単位と共に使用
される。機能単位は、指定された機能を有する集積回路
の部分である。機能単位の例としては、整数及び浮動小
数点命令実行装置等がある。本発明は、バスコントロー
ラやメモリコントローラ、及び同じダイ上に集積された
他の論理回路のような、その他のオンチップコア論理に
も適用することができる。本発明によれば、オンチップ
機能単位の使用が要求されていないとき、その機能単位
をパワーダウンすることが可能である。機能単位は、現
在その機能を遂行していないとき、及び近い将来その機
能を遂行することになっていないとき（すなわちすぐ後
の使用に備えて準備していないとき）、その使用が要求
されていない。例えば、現在浮動小数点命令がデコード
されている場合に、プロセッサに対する停止または割込
み条件が禁止されると、浮動小数点装置の使用が間近に
行われる。機能単位の中には、各々の動作ができるよう
に準備しなければならないものもある。そのために、そ
のような装置がすぐに使用される場合、その装置は、そ
の機能を遂行する準備を整えなければならない。
【００１４】機能単位をパワーダウン状態にする操作
は、その機能単位に供給されるクロックの始動／停止に
よって行われる。本発明によれば、機能単位へのクロッ
ク供給は、機能単位が使用されていないとき及び自動的
に停止され、使用のための準備時に自動的に再始動され
る。本発明は、集積回路上に設けられた多数の機能単位
について使用することもできる。この場合は、各機能単
位へのクロックは、各機能単位がそれぞれ機能を遂行し
ておらず（すなわち、使用中でない）、かつ使用のため
の準備がなされていないとき、自動的に停止する。従っ
て、本発明によれば、使用が要求されていない機能単位
をパワーダウンする（すなわちパワーダウン状態にす
る）ことが可能である。
【００１５】本発明は、分散型クロックシステムを使用
することによって、いくつかの機能単位を他の機能単位
をパワーアップ状態に保ったままパワーダウンすること
を可能にするものである。ここで説明する本発明の実施
例においては、分散型クロックシステムは、各機能単位
またはある所定数の機能単位にそれぞれ各個にクロック
を供給する。これらの各個のクロックをオフにすること
により、各機能単位をパワーダウンすることができる。
機能単位へのクロックの供給を停止するための手段とし
てクロックをゲートすることは、さらに待ち時間が付加
されるという問題と共に、位相タイミングの問題を生起
させる。従って、クロックを停止する手段としてクロッ
クをゲートすることも可能であるが、本発明のこの実施
例においては、このような待ち時間付加の問題を招来す
るのを避けるため、各機能単位をパワーダウンするため
の手段として各々の機能単位へのクロックを遮断する。
【００１６】本発明は、内部インタフェースを使用する
ことによって、機能単位の使用が要求されているとき
（すなわち、使用中であるか、使用のために準備中であ
る時）、これを検出する。本発明によれば、機能単位が
アイドルであるとき、これを検出するためのインタフェ
ースが定義される。このように、本発明においては、機
能単位に対するの新しいバスサイクルがその機能単位の
使用を要求する時、及びそのサイクルが発生した時を検
出するための内部インタフェースが得られる。このイン
タフェースによって、機能単位はいつ使用のための準備
をすべきかを決定することが可能である。この実施例に
おいては、このインタフェースは信号よりなる。また、
本発明においては、機能単位のクロックの停止、再始動
を制御するための各機能単位とその機能単位用のクロッ
ク発生器との間の内部インタフェースが定義される。こ
の実施例においては、上記の内部インタフェースは、ク
ロックをイネーブル（有効）化、ディスエーブル（無
効）化する各機能単位からの信号よりなる。
【００１７】本発明のコンピュータシステムの概要 まず、図１のブロック図を参照しつつ、本発明のコンピ
ュータシステムの概要を説明する。図１は本発明のコン
ピュータシステムの全体的構成を説明するために用いら
れるものであり、システムに含まれる多数の構成要素の
詳細は示されていない。これらの詳細な構成は、本発明
の開示のための必要に応じて、添付図面の他の図に示さ
れている。さらに、本発明は、その実施例によって説明
するが、当業者が考え得るその他の実施態様も、特許請
求の範囲に記載する本発明の範囲内に包括されるものと
する。
【００１８】図１に示すように、本発明のこの実施例に
よって用いることができるコンピュータシステムは、一
般に、情報を伝送するためのバスまたはその他の通信手
段１１、バス１１と接続された情報を処理するための処
理手段１２、バス１１と接続されていて、処理手段１２
用の情報及び命令を記憶するためのランダムアクセスメ
モリ（ＲＡＭ）または他の動的記憶装置１４（一般に主
メモリと呼ばれる）、バス１１と接続されていて、処理
手段１２用の不揮発性情報及び命令を記憶するためのリ
ードオンリーメモリ（ＲＯＭ）または他の不揮発性記憶
装置１６、情報及び命令を記憶するためのバス１１と接
続された磁気ディスク及びディスクドライブのようなデ
ータ記憶装置１７、情報をコンピュータユーザに表示す
るためのバス１１と接続されたブラウン管、液晶表示装
置等のような表示装置２１、選択された情報及びコマン
ドをプロセッサ１２に伝送するためのバス１１に接続さ
れたローマ字及びその他のキー等を含むキーボード２
２、及びカーソルの動きを制御するためのカーソル制御
装置２３よりなる。また、このコンピュータシステム
は、コンピュータ画像の視覚表現を得るためのプロッタ
やプリンタのようなハードコピー装置２４を有する。ハ
ードコピー装置２４は、バス１１を介してプロセッサ１
２、主メモリ１４、不揮発性メモリ１６及び大容量記憶
装置１７と接続されている。さらに、このシステムは、
オーディオ記録／再生のための音声記録／再生装置２５
を有する。
【００１９】もちろん、本発明の実施態様及び使用形態
によっては、上記の構成要素を必ずしも全部必要とせ
ず、また必ずしもこれら全部の構成要素を具備していな
いこともある。例えば、ある実施態様の場合、情報をシ
ステムに入力するためのキーボード及びカーソル制御装
置は必要ないかもしれない。また、他の実施態様におい
ては、情報を表示するための表示装置を設ける必要がな
い場合もある。
【００２０】図２は、本発明のマイクロプロセッサ（全
体を１００で示す）のブロック図である。図２におい
て、マイクロプロセッサ１００は、一般に、マイクロプ
ロセッサ１００によって実行される命令を主メモリから
先取りするためのプリフェッチャまたは命令キャッシュ
手段１０１、プリフェッチャ１０１に接続されていて、
プリフェッチャ１０１により先取りされた命令をデコー
ドするための命令デコーダ１０２、及び命令キャッシュ
１０１からの命令をマイクロプロセッサ１００によって
実行することが可能なマイクロコードに変換するための
マイクロコード装置１０３よりなる。デコーダ１０２及
びマイクロコード装置１０３は、整数パイプライン実行
装置１０４浮動小数点パイプライン実行装置１０５に整
数命令及び浮動小数点命令をそれぞれ供給して実行させ
る。整数パイプライン実行装置１０４及び浮動小数点パ
イプライン実行装置１０５は、データキャッシュ１０６
と接続されており、命令実行時これにアクセスする。
【００２１】各々の必須の機能を遂行するため、整数パ
イプライン実行装置１０４及び浮動小数点パイプライン
実行装置１０５は、それぞれアドレス生成ロジック、演
算ロジック、及びキャッシュメモリ・インタフェースな
どをセットとして具備する。整数パイプライン実行装置
１０４及び浮動小数点パイプライン実行装置１０５のメ
モリインタフェースは、データキャッシュ１０６に接続
されている。これらの実行パイプライン装置１０４及び
１０５は、キャッシュメモリ・インタフェースを用い
て、コンピュータシステムの主メモリへ書き戻されるま
でデータキャッシュ１０６に一時的に記憶される最も新
しく使用されたデータを取り出すために、データキャッ
シュ１０６にアクセスする。また、データキャッシュ１
０６は、マイクロプロセッサ１００とコンピュータシス
テムの主メモリとの間のインタフェースをとるメモリバ
スインタフェース１０７にも接続されている。バスイン
タフェース１０７は、プリフェッチャ１０１にも接続さ
れており、プリフェッチャ１０１及びデータキャッシュ
１０６のコンピュータシステムの主メモリに対するアク
セスを可能にする。
【００２２】もちろん、本発明の実施態様及び使用形態
によっては、上記の構成要素を必ずしも全部必要とせ
ず、また必ずしもこれら全部の構成要素を具備していな
いこともあり、本発明の実施態様が専らこれらの構成要
素に限定されるものでもない。例えば、マイクロプロセ
ッサ１００の一部の実施態様では、実行パイプライン装
置が上記より多いものもあれば、少いものもある。
【００２３】ここで説明する本発明の実施例において
は、オンチップの浮動小数点装置のクロックを、その浮
動小数点装置が使われていないとき自動的に停止し、浮
動小数点命令を実行するための準備がなされているとき
自動的に再始動することを可能にする装置が得られる。
浮動小数点装置のビジー状態及びアイドル状態の検出の
有無は、各バス要求毎に内部的に監視される。このよう
に、本発明は、外部のソフトウェアまたはハードウェア
インタフェースを必要とせず、従ってマイクロプロセッ
サ１００上の他の機能単位に対して１００％透過であ
る。従来技術においては、浮動小数点装置は、アイドル
時約４５〜８０ｍＡの電流のを消費するので、アイドル
時に浮動小数点装置のクロックを自動的に止めると、電
力消費量をその分低減することができる。
【００２４】本発明においては、浮動小数点装置とマイ
クロコード装置の間の内部インタフェースが、浮動小数
点装置が使用されていないとき、そのことを指示する。
この実施例においては、上記内部インタフェースは信号
よりなる。また、この実施例の場合、その信号としてＦ
ＢＵＳＹ信号が用いられる。また、本発明においては、
マイクロコード装置と浮動小数点装置の間の内部インタ
フェースは、新しい浮動小数点装置バスサイクル要求が
発生したときも、そのことを指示する。この実施例にお
いては、この内部インタフェースは、新しい浮動小数点
命令の始めと浮動小数点命令の終りを指示する信号より
なる。上記以外の機能単位間に、ある特定の機能単位が
ビジーであるとき、あるいはすぐにその使用が要求され
るとき、そのことを指示するための同様のインタフェー
スを設けることも可能である。
【００２５】また、本発明によれば、浮動小数点装置が
独立に自動的にその浮動小数点装置自体を停止し、再始
動することを可能ならしめる浮動小数点装置とクロック
発生器の間の内部インタフェースが定義される。この実
施例においては、上記内部インタフェースは浮動小数点
装置からの信号よりなる。また、この実施例の場合、そ
の信号としてＦＣＬＫＥＮ信号が用いられる。実行可能
な状態の新しい浮動小数点命令がないとき、及び現行浮
動小数点命令の実行が終了したとき、浮動小数点装置ク
ロックは自動的に停止される。浮動小数点クロック制御
信号（クロックイネーブル信号）（すなわちＦＣＬＫＥ
Ｎ）は、サイクル毎にアサートまたはデアサートするこ
とができる。
【００２６】ここで説明する実施例においては、浮動小
数点装置はマイクロプロセッサの同一ダイ上に集積され
ている。浮動小数点装置クロックは、１次ＣＰＵクロッ
ク入力から得られる。この実施例においては、種々の機
能単位に対する各個のクロック供給は、多数の内部クロ
ックジェネレータを単一の入力に基づくそれぞれ独立の
クロック制御によって駆動することにより達成される。
また、本発明によれば、浮動小数点装置に対するストッ
プクロックによる待ち時間を短縮し、浮動小数点装置ク
ロックを独立に停止／再始動することが可能になるとと
もに、いつ機能単位を止めるかを決定するための手段と
して通常プログラマブルタイマを用いる外部の対応入出
力装置からの浮動小数点制御用の付帯的要素を省くこと
が可能である。
【００２７】図３は、ここで説明する本発明の実施例の
マイクロプロセッサのブロック図である。この図３に示
すように、内部バスコントローラ２０１は浮動小数点装
置２０２に接続されている。この実施例においては、内
部バスコントローラ２０１が機能単位に供給されるクロ
ック信号を発生する。この実施例においては、内部バス
コントローラ２０１は、ライン２１０を介して浮動小数
点装置２０２にクロック位相信号ＮＰＸＰＨ１及びＮＰ
ＸＰＨ２を供給する。また、バスコントローラ２０１
は、ライン２１１を会して浮動小数点装置２０２から浮
動小数点クロックイネーブル信号（ＦＣＬＫＥＮ）を受
け取るよう接続されている。内部バスコントローラ２０
１は、浮動小数点ストップクロック・ディスエーブル信
号ＢＮＳＴＰＤＩＳを、これを受け取るよう接続された
浮動小数点装置２０２へライン２１２を介して出力す
る。マイクロコード装置２０３は、浮動小数点装置がビ
ジーであるかどうかを示すＦＢＵＳＹ信号をライン２１
３を介して受け取るよう接続されている。また、浮動小
数点装置２０２は、マイクロコード装置２０３から、新
しい浮動小数点装置命令がパイプラインにあるかどうか
を指示し、かついつその浮動小数点命令が終わるかを指
示する信号をライン２１４を介して受け取るよう接続さ
れている。この実施例において、ライン２１４はＣＮＥ
ＷＩ、ＣＬＭＩ、ＣＰＮＥＷＩ及びＧＬＣＮの４つの信
号を伝送する。マイクロコード装置２０３は、デコード
された命令をチェックして、浮動小数点命令が実行中で
あるかどうか、実行が終了したかどうか、また実行準備
がなされているかどうかを確認し、その結果によって浮
動小数点クロックを自動的に停止、再始動する。
【００２８】内部バスコントローラ２０１は、浮動小数
点装置２０２に位相クロック信号ＮＰＸＰＨ１及びＮＰ
ＸＰＨ２を供給する。内部バスコントローラ２０１は、
個別のクロック発生器を有するクロック装置が、マイク
ロプロセッサのデータキャッシュ、ＣＰＵ、浮動小数点
装置、インサーキット・エミュレータ（ＩＣＥ）回路及
びバス用にそれぞれ別個の内部クロック信号を発生する
クロッキングシステムを有する。ＩＣＥ回路は、ＣＰＵ
の実行に関するエミュレーション情報を供給する。言い
換えると、ＩＣＥ回路はバスサイクルを監視し、チップ
の全体的機能性には全く影響を及ぼさない。別個の各ク
ロックは、内部のＣＰＵコア装置に送られる。これらの
各クロックは、対応するＣＰＵコア装置が使用中でない
とき、停止することができ、装置が使用準備中のとき自
動的に再始動することができる。
【００２９】ここで説明する実施例においては、浮動小
数点装置２０２のクロック信号は、クロックイネーブル
信号ＦＣＬＫＥＮによってディスエーブル化される。こ
の実施例においては、ＦＣＬＫＥＮ信号がロー（非能
動）であると、クロックはディスエーブル化され、一方
ＦＣＬＫＥＮ信号がハイ（能動）ならば、クロックはイ
ネーブル化される。浮動小数点装置２０２が命令を実行
中でなく、また命令実行の準備中でもない場合、クロッ
クはディスエーブル化される。ＣＬＭＩ信号またはＧＬ
ＣＮ信号がマイクロコード装置２０３が浮動小数点命令
を実行し終え、クロックを停止することができるという
ことを指示しているとき、浮動小数点装置２０２は、使
用準備中ではない（すなわち、命令実行の準備中ではな
い）。従って、実行可能な状態の新しい浮動小数点命令
がなく、現在いずれかの浮動小数点命令の実行が終了し
ていないときは、浮動小数点装置２０２のクロックは、
自動的に停止される。この実施例においては、この動作
は各サイクル毎に行われる。このように、浮動小数点装
置に供給されるクロックは毎サイクルベースで停止する
ことができる。
【００３０】浮動小数点装置のビジー及びアイドル状態
の検出は、内部で各バス要求毎にチェックされる。マイ
クロコード装置２０３からのＣＮＥＷＩ及びＣＰＮＥＷ
Ｉ信号は、浮動小数点命令が実行可能状態にあることを
示す。浮動小数点装置２０２が命令実行の準備が整って
いない場合は、ＦＢＵＳＹ信号がハイになる。この実施
例においては、ＦＢＵＳＹ信号は、浮動小数点装置２０
２が現在多数のサイクルを要する命令を実行中である
と、あるいは浮動小数点装置２０２へのクロックが停止
されていることによって、ハイになり、浮動小数点装置
２０２が命令実行の準備が整っていないことを指示す
る。従って、マイクロコード装置２０３からのＣＮＥＷ
ＩまたはＣＰＮＥＷＩ信号に応答して、ＦＢＵＳＹ信号
は、浮動小数点装置２０２が命令実行の準備が整ってい
ないことを示す。クロックが停止されていることにより
ＦＢＵＳＹ信号がアサートされ、浮動小数点装置２０２
がＣＮＥＷＩ信号またはＣＰＮＥＷＩ信号のいずれかを
受け取ると、浮動小数点装置２０２は、クロックイネー
ブル信号ＦＣＬＫＥＮを用いて内部バスコントローラ２
０１からのクロックをイネーブル化する。クロックが再
始動されると、浮動小数点装置２０２はＦＢＵＳＹ信号
を解除する。これで、浮動小数点装置２０２は、命令実
行が可能な状態になる。
【００３１】また、内部バスコントローラ２０１は、浮
動小数点装置クロックの自動停止／再始動をイネーブル
化、ディスエーブル化するためのストップクロック・デ
ィスエーブル信号ＢＮＳＴＰＤＩＳをライン２１２を介
して送出する。この実施例においては、ＢＮＳＴＰＤＩ
Ｓ信号がハイのとき、非動作状態（ｉｎａｃｔｉｖｉｔ
ｙ）による浮動小数点クロックの自動停止及び再始動は
ディスエーブル化されが、ＢＮＳＴＰＤＩＳ信号がロー
のときは、非動作状態（ｉｎａｃｔｉｖｉｔｙ）による
浮動小数点クロックの自動停止及び再始動はイネーブル
化される。この実施例においては、各独立クロックの自
動停止／再始動のディスエーブル化及びイネーブル化を
実行するのにコンフィギュレーション・レジスタビット
が用いられる。
【００３２】ここで説明する実施例においては、浮動小
数点装置クロックのすべての分周とストップクロック動
作とは、デフォルトによって相互に追随する関係にあ
る。ＮＰＸクロック（すなわち、１次ＣＰＵクロック入
力から得られるクロック）が走っている任意の時点にお
いて、ＣＰＵクロックが分周されると、浮動小数点装置
のクロックも分周される。また、この実施例において
は、ＣＰＵクロックが停止されると、浮動小数点クロッ
クも停止される。
【００３３】本発明においては、マクロ命令のマイクロ
コードへの変換は、一部、プログラマブル・ロジックア
レイ（ＰＬＡ）を用いて達成される。この実施例の場
合、浮動小数点装置クロックの再始動には、浮動小数点
命令を指示するエントリポイントのＰＬＡからの信号出
力が必要である。この実施例においては、その指示はＣ
ＮＥＷＩ及びＣＰＮＥＷＩ信号によって行われる。この
信号は、マイクロコードを記憶するリードオンリーメモ
リ（ＲＯＭ）からエントリポイントに供給されると同時
に、浮動小数点装置にも供給されるように、並列ルート
によってマイクロコード装置へ供給される。この信号
は、フロート浮動小数点装置を始動したり、ジャンプの
ケースやマイクロコード・フリーズを処理するための１
サイクルのペナルティをなくすために、必要に応じて採
用することも可能である。このようにして、浮動小数点
クロックの始動は、新しい浮動小数点命令が浮動小数点
装置に到達するのと同時に行われる。
【００３４】この実施例においては、ストップクロック
・ロジックは、浮動小数点装置２０２中に設けられてお
り、下記の信号を受け取る：ＣＮＥＷＩ、ＣＰＮＥＷ
Ｉ、ＢＲＥＳＥＴ、ＣＬＭＩ、ＧＬＣＮ、ＰＨ１、ＰＨ
２、ＦＥＳＢＩＴＮＮ、ＣＭＤ［７：７］、ＢＤＦＰ、
ＢＮＳＴＰＤＩＳ、ＣＩＣＭＤ、ＢＴＭ、ＦＥＲＲＯ
Ｒ、ＢＵＳＹＩ。
【００３５】ＣＮＥＷＩ信号は、新しい浮動小数点マク
ロ命令の最初のマイクロ命令が利用可能であるというこ
とを示す。ＣＮＥＷＩ信号は、クロックが止まっている
とき、これを再始動する役割を有する。また、ストップ
クロック・ロジックには、ＣＰＮＥＷＩ信号も入力され
る。このＣＰＮＥＷＩは、新しい疑似（すなわち管理
用）浮動小数点マイクロ命令の最初のマイクロ命令の可
用性を示す。言い換えると、浮動小数点装置が実行する
ことが可能な疑似命令があるということを示す。ＣＮＥ
ＷＩ信号と同様に、ＣＰＮＥＷＩ信号は、クロックが止
まっているとき、その再始動をトリガする。
【００３６】ＢＲＥＳＥＴ信号は、浮動小数点装置をリ
セットし、クロックを始動させるために使用される。Ｃ
ＬＭＩ信号は、現在のマクロ命令の最後のマイクロ命令
が浮動小数点装置に到達したことを指示する。ＣＬＭＩ
信号は、ＣＮＥＷＩ信号の後に生じる。ＣＬＭＩ信号の
立ち下がりエッジは、クロックを止めるための条件の１
つである。ＧＬＣＮ信号は、最後のサイクルの次の信号
である。次のサイクルは、命令の最後のサイクルであっ
てもよい。ＧＬＣＮ信号の立ち下がりエッジも、クロッ
クを停止させるための条件の１つである。この実施例に
おいては、クロックを停止させるためには、ＣＰＮＥＷ
Ｉがアサートされた状態で、ＧＬＣＮ信号がアサートさ
れる。
【００３７】また、ストップクロック・ロジックには、
マイクロプロセッサ用のクロックの２相クロック信号Ｐ
Ｈ１及びＰＨ２も入力される。これらのフリーランニン
グの２相クロック信号ＰＨ１及びＰＨ２は、浮動小数点
装置がパワーダウンされたとき動作する浮動小数点バス
を更新するために使用される。また、ストップクロック
・ロジックの一部もこれらのクロックを使用する。ＦＥ
ＳＢＩＴＮＮ信号は、浮動小数点エラーが発生したと
き、外部の浮動小数点エラーピンを能動（アクティブ）
にする。この実施例においては、クロックを停止するに
は、ＦＥＳＢＩＴＮＮ信号は非能動（イナクテイブ）で
なければならない。エラー信号ＦＥＲＲＯＲは、浮動小
数点装置エラー信号である。ＦＥＲＲＯＲ信号は、浮動
小数点装置が実行前支援を必要とするか、実行後ハイの
状態に遭遇すると、ハイにドライブされる。例えば、実
行前支援は、浮動小数点装置が収容することができない
データまたは情報をロードされたとき行われる。実行後
ハイは、浮動小数点装置の動作によってイリーガル（不
当）な結果（例えばゼロによる割算）を生じたとき起こ
る。この実施例においては、クロックを停止するには、
ＦＥＲＲＯＲ信号もやはり非能動でなければならない。
【００３８】ＣＭＤ［７：７］は、命令の最上位ビット
であって、命令が浮動小数点演算命令であるかどうかを
指示するために用いることができる。ＢＤＦＰ信号は、
ハイのとき、浮動小数点装置をディスエーブル化する信
号である。この実施例においては、ＢＤＦＰは、常時論
理値０（すなわち、ローまたは非能動）である。ＢＤＦ
Ｐがハイに接続されると、浮動小数点装置はディスエー
ブル化される。ＢＮＳＰＴＤＩＳ信号は、０から１に遷
移するとき、ストップクロック・ロジックを外部からデ
ィスエーブル化する。ＣＩＣＭＤ信号は、チップがＩＣ
Ｅモード（すなわちＣＰＵの実行性能を判定するための
オンチップエミュレーション・モード）にあるとき、ス
トップクロック・ロジックをディスエーブル化する。Ｂ
ＴＭ信号は、ＣＰＵがビルトイン・セルフテスト・モー
ドのとき、ストップクロック・ロジックをディスエーブ
ル化する。
【００３９】この実施例においては、ＦＢＵＳＹ信号
は、２つの条件の中の１つが存在することを指示する。
ＦＢＵＳＹ信号がハイならば、浮動小数点装置はマルチ
クロック浮動小数点命令を実行中であるか、またはアイ
ドル状態にある。いずれの場合にも、マイクロコード装
置２０３は、この信号が非能動状態になって初めて新し
いマイクロ命令を送出する。ＦＣＬＫＥＮ信号は、内部
バスコントローラ２０１のクロックをイネーブル化す
る。ＦＣＬＫＥＮ信号がハイならば、内部バスコントロ
ーラ２０１は浮動小数点装置クロックを発生させる。Ｆ
ＣＬＫＥＮ信号がハイでなければ、内部バスコントロー
ラ２０１はクロックを停止する。ＢＵＳＹＩ信号は、浮
動小数点装置２０２が、マルチクロック浮動小数点命令
を受け取ったときハイにする信号である。この実施例に
おいては、ＢＵＳＹＩ信号は、浮動小数点命令中のある
ビットがセットされているかどうかに従って立ち上がる
ことにより、命令を実行するのに多重クロックサイクル
が必要であることを指示する。
【００４０】本発明で用いられるストップクロック・ロ
ジックは図４及び５に示されている。図４及び５に示す
ように、ロジック３００は、ラッチ３０１〜３０４、３
０６、３０９、３１４、３１９、３２１〜３２３、３２
６及び３２９、ＮＯＲゲート３０５、３０７、３１２及
び３１５、ＡＮＤゲート３０８、３１６及び３１８、Ｏ
Ｒゲート３１３、３２０、３２５及び３３０〜３３２、
ＮＡＮＤゲート３２４、マスター−スレーブ（ＭＳ）フ
リップフロップ３０９、３１７及び３２８、並びにそし
てバッファ３２７から成る。ラッチ３０１は、ＢＴＭ信
号を受け取り、フェーズ２（ＰＨ２）のクロック信号
（ＰＨ２クロック）によってクロッキングされる。ラッ
チ３０１の出力は、ラッチ３０２の入力と結合されてい
る。ラッチ３０２には、フェーズ１（ＰＨ１）のクロッ
ク信号（ＰＨ１クロック）が供給される。ラッチ３０２
の出力は、ラッチ３０３の入力と結合されている。ラッ
チ３０３には、ＰＨ２クロックが供給される。ラッチ３
０３の出力は、ラッチ３０４の入力と結合され、ラッチ
３０４にはＰＨ１クロック信号が供給される。ラッチ３
０４の出力は、ＯＲゲート３３０の入力と結合されてい
る。ＯＲゲート３３０の２番目の入力は、ラッチ３２２
の出力（ＣＩＣＭＤＸＤ信号）と結合されている。ラッ
チ３２２の入力は、ＣＩＣＭＤ信号と結合されている。
ラッチ３２２は、ＰＨ２クロック信号によってクロッキ
ングされる。ＯＲゲート３３０の３番目の入力は、ＭＳ
フリップフロップ３２８の出力（ＢＵＳＹＣＮＮ信号）
と結合されている。ＭＳフリップフロップ３２８のクリ
ア入力は、バッファ３２７の出力と結合されている。Ｍ
Ｓフリップフロップ３２８の入力は、常時ハイ電位（す
なわち論理値１）に接続されている。ＭＳフリップフロ
ップ３２８は、浮動小数点装置のフェーズ１クロック、
ＮＰＸＰＨ１によってクロッキングされる。バッファ３
２７の入力は、ラッチ３２６の出力と結合されている。
ラッチ３２６の入力は、ＮＡＮＤゲート３２４の出力
（ＦＩＤＬＥＮＮ信号）と結合されている。ラッチ３２
６は、浮動小数点装置のフェーズ１クロックＮＰＸＰＨ
１によってクロッキングされる。
【００４１】ＮＡＮＤゲート３２４の入力の１つは、Ｏ
Ｒゲート３２０の出力と結合されている。ＯＲゲート３
２０の入力は、ＦＥＳＢＩＴＮＮ信号及びＢＤＦＰ信号
と結合されている。ＮＡＮＤゲート３２４の第２の入力
は、ＣＭＤ［７：７］信号と結合されている。ＮＡＮＤ
ゲート３２０の第３の入力は、ラッチ３１９の出力（Ｂ
ＵＳＹＩＸＤ信号）の反転信号と結合されている。ラッ
チ３１９は、浮動小数点装置のフェーズ２クロック信号
ＮＰＸＰＨ２によってクロッキングされる。ラッチ３１
９の入力は、ＢＵＳＹＩ信号と結合されている。ＮＡＮ
Ｄゲート３２４の第４の入力は、ＡＮＤゲート３１８の
出力（ＦＥＲＲＯＲ１信号）の反転信号と結合されてい
る。ＡＮＤゲート３１８の２つの入力は、それぞれＦＥ
ＲＲＯＲ信号及び反転ＢＤＦＰ信号と結合されている。
ＮＡＮＤゲート３２４の最後（第５）の入力は、ラッチ
３２１の出力（ＬＣＥＤＧＥ１信号）と結合されてい
る。ラッチ３２１は、ＰＨ２クロック信号によってクロ
ッキングされ、その入力は、ＭＳフリップフロップ３１
７の出力（ＬＣＥＤＧＥ１信号）と結合されている。Ｍ
Ｓフリップフロップ３１７は、ＰＨ１クロック信号によ
ってクロッキングされる。ＭＳフリップフロップ３１７
のデータ入力ＤＩＮは、ハイ電位に接続されている（す
なわち、常時ハイに保たれる）。ＭＳフリップフロップ
３１７のクリア入力は、ＮＯＲゲート３０５（ＦＣＬＫ
ＧＥＮＮＮ信号）の出力と結合される。ＭＳフリップフ
ロップ３１７のイネーブル入力ＤＥＮは、ＡＮＤゲート
３１６（ＬＣＮＥＸＴ３信号）の出力と結合される。
【００４２】ＡＮＤゲート３１６の入力は、ＮＯＲゲー
ト３１５の出力及びＮＯＲゲート３０５の出力（ＦＣＬ
ＫＧＥＮＮＮ信号）と結合されている。ＮＯＲゲート３
０５の入力の１つは、ＣＮＥＷＩ信号と結合されてい
る。ＮＯＲゲート３０５の第２の入力は、ＣＰＮＥＷＩ
信号と結合されている。ＮＯＲゲート３０５の第３の入
力は、ラッチ３０６の出力（ＢＲＥＳＥＴＡ信号）と結
合されている。ＮＯＲゲート３１５の入力は、ＯＲゲー
ト３１３の出力（ＬＣＮＥＸＴ１）及びラッチ３１４の
出力（ＬＣＮＥＸＴ２信号）の反転信号と結合されてい
る。ラッチ３１４は、浮動小数点装置のフェーズ１クロ
ック信号ＮＰＸＰＨ１によってクロッキングされる。ラ
ッチ３１４の入力は、ＯＲゲート３１３の出力（ＬＣＮ
ＥＸＴ１信号）である。
【００４３】ＯＲゲート３１３の入力の１つは、ラッチ
３１１（ＣＬＭＩＸＡ信号）の出力と結合されている。
ラッチ３１１は、浮動小数点装置のフェーズ２クロック
信号ＮＰＸＰＨ２によってクロッキングされる。ラッチ
３１１の入力は、ＣＬＭＩ信号と結合されている。ＯＲ
ゲート３１３のもう一方の入力は、ＮＯＲゲート３１２
の出力（ＧＬＣＮＩ信号）と結合されている。ＮＯＲゲ
ート３１２の入力の１つは、ラッチ３１０の出力（ＧＬ
ＣＮＸＡ信号）反転信号と結合されている。ラッチ３１
０は、浮動小数点装置のフェーズ２クロック信号ＮＰＸ
ＰＨ２によってクロッキングされる。ラッチ３１０の入
力は、ＧＬＣＮ信号と結合されている。ＮＯＲゲート３
１２のもう一方の入力は、ＭＳフリップフロップ３０９
の出力（ＧＬＣＮＣＬＫ信号）と結合されている。ＭＳ
フリップフロップ３０９は、ＰＨ２クロック信号によっ
てクロッキングされる。ＭＳフリップフロップ３０９の
クリア入力は、ＮＯＲゲート３０７の反転出力と結合さ
れている。ＭＳフリップフロップ３０９のデータ入力Ｄ
ＩＮは、ハイ電位と結合されている（すなわち、常時ハ
イに保たれる）。ＭＳフリップフロップ３０９のイネー
ブル入力ＤＥＮは、ＡＮＤゲート３０８の出力と結合さ
れている。ＡＮＤゲート３０８の入力の１つは、ＣＮＥ
ＷＩ信号と結合されている。ＡＮＤゲート３０８のもう
一方の入力は、ＮＯＲゲート３０７の出力と結合されて
いる。ＮＯＲゲート３０７の入力の１つは、ＣＬＭＩ信
号である。ＮＯＲゲート３０７のもう一方の入力は、ラ
ッチ３０６の出力（ＢＲＥＳＥＴＡ信号）である。ラッ
チ３０６は、ＰＨ１クロック信号によってクロッキング
される。ラッチ３０６の入力は、ＢＲＥＳＥＴ信号と結
合されている。
【００４４】ＯＲゲート３３０の出力は、ＯＲゲート３
３１の１つの入力と結合されている。ＯＲゲート３３１
のもう一方の入力は、ラッチ３２９の出力（ＢＮＳＴＰ
ＤＩＳＸＤ信号）と結合される。ラッチ３２９は、ＰＨ
１クロック信号によってクロッキングされる。ラッチ３
２９の入力は、ＢＮＳＴＰＤＩＳ信号と結合されてい
る。ＯＲゲート３３１の出力（ＢＵＳＹＣ２ＮＮ信号）
は、ＯＲゲート３３２の反転入力と結合されている。Ｏ
Ｒゲート３３２のもう一方の入力は、ＢＵＳＹＩ信号と
結合されている。ＯＲゲート３３２の出力は、ＦＢＵＳ
Ｙ信号である。
【００４５】ＦＣＬＫＥＮ信号は、ＯＲゲート３２５の
出力である。ＯＲゲート３２５の入力の１つは、ＮＡＮ
Ｄゲート３２４の出力（ＦＩＤＬＥＮＮ信号）である。
ＯＲゲート３２５の第２の入力は、ラッチ３０３の出力
（ＢＴＭＸＡＡＡ信号）と結合されている。ＯＲゲート
３２５の最後（第３）の入力は、ラッチ３２３の出力
（ＣＩＥＭＤＸＡ信号）と結合される。ラッチ３２３
は、ＰＨ２クロック信号によってクロッキングされる。
ラッチ３２３のデータ入力は、ＣＩＣＭＤ信号と結合さ
れている。
【００４６】図４及び５のストップクロック・ロジッ
ク、ＦＣＬＫＥＮ及びＦＢＵＳＹの２つの出力信号を有
する。この実施例においては、浮動小数点イネーブル信
号（ＦＣＬＫＥＮ）がハイのとき、内部バスコントロー
ラから浮動小数点装置へのクロックがイネーブル化され
る（すなわち、浮動小数点クロックがオンになる）。マ
イクロプロセッサがビルトイン・セルフテスト・モード
のとき、ＩＣＥモードのとき、あるいは浮動小数点装置
が浮動小数点命令を実行中であるか、浮動小数点命令の
実行準備中であるとき、ＦＣＬＫＥＮ信号はハイであ
る。
【００４７】この実施例においては、ＯＲゲート３２５
の出力がハイのとき、クロックイネーブル信号ＦＣＬＫ
ＥＮはハイである。従って、ＯＲゲート３２５の入力の
１つがハイならば、浮動小数点クロックはオンになる。
ＢＴＭ信号がハイで、チップがビルトイン・セルフテス
ト・モードになっていることを指示しているとき、この
信号は、交互にＰＨ２及びＰＨ１クロック信号によりク
ロッキングされてラッチ３０１、３０２及び３０３を通
り、ＯＲゲート３２５の入力へ伝達される。このよう
に、ラッチ３０３の出力（ＢＴＭＸＡＡＡ信号）は、２
回目のＰＨ２クロック信号入力でハイとなり、これによ
てＦＣＬＫＥＮ信号がハイとなる。このように、マイク
ロプロセッサチップがビルトイン・セルフテスト・モー
ドにあるとき、浮動小数点クロックは常にイネーブル化
される。
【００４８】ＦＢＵＳＹ信号は、ＯＲゲート３３２の出
力である。ＯＲゲート３３２の入力の１つは、ＯＲゲー
ト３３１の反転出力であり、ＯＲゲート３３１はＯＲゲ
ート３３０からその入力の１つを供給される。ＯＲゲー
ト３３０の入力の１つは、ラッチ３０１〜３０４を通し
て伝達されるＢＴＭ信号である。このように、ＢＴＭ信
号がハイで、チップがビルトイン・セルフテスト・モー
ドになっていることを示しているときは、ＯＲゲート３
３０の入力の１つがハイになる。これによって、ＯＲゲ
ート３３１の出力もハイになる。ＯＲゲート３３１の出
力がハイのとき、ＦＢＵＳＹ信号がいつ発生するかに影
響を及ぼすことが可能な唯一の入力は、ＯＲゲート３３
２のもう一方の入力、すなわちＢＵＳＹＩ信号である。
従って、ＦＢＵＳＹ信号は、ＢＵＳＹＩ信号がハイのと
きのみ発生する。そのために、ビルトイン・セルフテス
ト・モードになっているときは、ＢＵＳＹＩ信号がハイ
のときのみ、ＦＢＵＳＹ信号はハイになり、これによっ
て、浮動小数点装置がマルチクロック命令実行中により
ビジーであるということを指示する。
【００４９】マイクロプロセッサチップがＩＣＥモード
のとき、ＦＣＬＫＥＮ信号もハイとなり、浮動小数点ク
ロックをイネーブル化させる。マイクロプロセッサがＩ
ＣＥモードにあるとき、ＣＩＣＭＤ信号はハイになる。
ＣＩＣＭＤ信号がハイのとき、この信号は、ラッチ３２
３によってラッチされ、次のＰＨ２クロック信号の発生
時点で、ＯＲゲート３２５へ出力される。このように、
ＯＲゲート３２５の入力の１つがハイであるから、ＯＲ
ゲート３２５の出力はハイとなり、浮動小数点クロック
をオン状態に維持させる。
【００５０】同様に、ＩＣＥモードのときは、次のＰＨ
１クロック信号の発生時点で、ＣＩＣＭＤ信号がラッチ
３２２にラッチされる。すると、その次のＰＨ１クロッ
ク信号の発生時点で、ラッチ３２２からＯＲゲート３３
０へＣＩＣＭＤ信号が出力され、これによってＯＲゲー
ト３３０出力がハイになる。ＯＲゲート３３０の出力
は、ＯＲゲート３３１に入力され、これによりＯＲゲー
ト３３１の出力はハイになる。ＯＲゲート３３１の出力
がハイのとき、この信号は結果的にＯＲゲート３３２の
入力の１つをディスエーブル化する。このように、ＦＢ
ＵＳＹ信号は、ＢＵＳＹＩ信号がハイのときのみアサー
トされる。ＢＵＳＹＩ信号は、浮動小数点装置が実行に
多重クロックを必要とする浮動小数点命令を受け取ると
きのみ、ハイとなる。従って、マイクロプロセッサがＩ
ＣＥモードにあるときは、ストップクロック・ロジック
はディスエーブル化されクロックイネーブル信号ＦＣＬ
ＫＥＮがハイであることにより指示される）、ＦＢＵＳ
Ｙ信号は、浮動小数点装置がマルチクロック命令を実行
中のときのみアサートされる。
【００５１】マイクロプロセッサがビルトイン・セルフ
テストモード、またはＩＣＥモードでないとき、浮動小
数点クロックはディスエーブル化することができる。こ
の実施例においては、ＮＡＮＤゲート３２４の出力がロ
ーのとき、浮動小数点クロックはディスエーブル化され
る。ＮＡＮＤゲート３２４の出力は、５つの条件が満た
されたときローとなる。
【００５２】クロックがディスエーブル化される（すな
わちＦＣＬＫＥＮ信号がロー）のに必要な第１の条件
は、ＦＥＳＢＩＴＮＮが論理値１（ハイ）であるかどう
かによって決まる。ＦＥＳＢＩＴＮＮがハイの場合、ク
ロックは、ＢＤＦＰ信号の如何にかかわらず停止するこ
とができる。ＦＥＳＢＩＴＮＮが能動ローであるとき
は、ＢＤＦＰ信号がハイでない限り、クロックは止める
ことができない。
【００５３】浮動小数点クロックをディスエーブル化す
るために満たさなければならない第２の条件は、バス上
での浮動小数点動作がないことである。このことは、す
べての浮動小数点動作についてゼロであるＣＭＤ［７：
７］信号によって指示される。従って、この信号が１な
らば、浮動小数点動作は行われない。この場合、他の条
件がすべてが満たされていれば、浮動小数点クロックは
ディスエーブル化することができる。
【００５４】浮動小数点クロックをディスエーブル化す
るのに必要な第３の条件は、ＢＵＳＹＩ信号がローであ
ることである。前にも述べたように、浮動小数点装置が
現在マルチサイクル命令を実行中でないとき、ＢＵＳＹ
Ｉ信号はローになる。ＢＵＳＹＩ信号は、ＢＵＳＹＩＸ
Ｄ信号を出力するラッチ３１９によってラッチされる。
このように、ＢＵＳＹＩ信号がローのとき、他の条件が
すべて満たされていれば、浮動小数点クロックはディス
エーブル化にすることができる。
【００５５】浮動小数点クロックをディスエーブル化す
るのに必要な第４の条件は、ＦＥＲＲＯＲ１信号がロー
であることである。ＦＥＲＲＯＲ１信号が能動ハイなら
ば、ＢＤＦＰ信号が論理値１（ハイ）でない限り、クロ
ックを止めることはできない。ＦＥＲＲＯＲ１信号が非
能動であれば、クロックは、ＢＤＦＰ信号の論理状態に
かかわらず停止することができる。
【００５６】浮動小数点クロックをディスエーブル化す
るのに必要な第５の条件は、ラッチ３２１から出力され
るＬＣＥＤＧＥ１信号がハイであることである。ＬＣＥ
ＤＧＥ１信号は、ラッチ３２１へ入力されるＬＣＥＤＧ
Ｅ信号がハイで、ラッチ３２１がＰＨ２クロック信号に
よってクロッキングされたときハイになる。ＭＳフリッ
プフロップ３１７から出力されるＬＣＥＤＧＥ信号は、
ＣＮＥＷＩ信号またはＣＰＮＥＷＩ信号のどちらかがハ
イか、ラッチ３０６の出力（ＢＲＥＳＥＴＡ信号）がハ
イならば、ハイにならない。使用可能なものでも、疑似
でも、マイクロコード装置からの新しい浮動小数点命令
があるときは、ＣＮＥＷＩまたはＣＰＮＥＷＩ信号がハ
イとなる。しかしながら、マイクロコード装置からの新
しい浮動小数点命令がなく、浮動小数点装置がリセット
されない場合は（これはラッチ３０６から出力されるＢ
ＲＥＳＥＴ信号で指示される）、ＭＳフリップフロップ
３１７は、ＮＯＲゲート３０５出力（ＦＣＬＫＧＥＮＮ
Ｎ信号）によってクリアされない。このように、ＭＳフ
リップフロップ３１７がイネーブル化されると、ＬＣＥ
ＤＧＥ信号はハイになる。
【００５７】ＮＯＲゲート３０５の出力（ＦＣＬＫＧＥ
ＮＮＮ信号）がハイで、ＮＯＲゲート３１５の出力がハ
イのとき、ＭＳフリップフロップ３１７はイネーブル化
される。ＮＯＲゲート３１５の出力は、ＯＲゲート３１
３の出力（ＬＣＮＥＴ１信号）がハイのときハイにな
る。現マクロ命令の最後のマイクロ命令が発生している
（すなわちＣＬＭＩＸＡ信号）ことを示すＣＬＭＩ信号
がハイのとき、ＬＣＮＥＸＴ１信号はハイとなる。ＣＬ
ＭＩ信号は、ラッチ３１１の出力からＯＲゲート３１３
に入力される。ＣＬＭＩ信号がハイになると、この信号
はフェーズ２浮動小数点クロック信号ＮＰＸＰＨ２の
間、ラッチ３１１にラッチされる。ラッチ３１１から出
力されるＣＬＭＩＸＡ信号はＯＲゲート３１３に入力さ
れる。
【００５８】疑似浮動小数点命令の最後のサイクルにな
ったときも、ＬＣＮＥＸＴ１信号はハイになる。疑似浮
動小数点命令の最後のサイクルがになると、ＧＬＣＮ信
号がハイになる。そして、このＧＬＣＮ信号は次のＮＰ
ＸＰＨ２クロック信号でラッチ３１０にラッチされる。
ラッチ３１０の出力は、ＮＯＲゲート３１２の反転入力
を介して送られる。ＮＯＲゲート３１２のもう一方の入
力は、ＭＳフリップフロップ３０９から出力されるＣＬ
ＣＮＣＬＫである。ＭＳフリップフロップ３０９のＧＬ
ＣＮＣＬＫ出力は、ＤＩＮが常時ハイに接続されている
ため、ＣＬＲ入力によってクリアされない限りハイであ
る。従って、クリアされない限り、ＭＳフリップフロッ
プ３０９出力は常にハイであり、ＮＯＲゲート３１２の
出力をローにする。しかしながら、ＣＬＭＩ信号がロー
で、浮動小数点装置がリセットされていなければ（ＢＲ
ＥＳＥＴがロー）、ＭＳフリップフロップ３０９はＮＯ
Ｒゲート３０７の出力によってクリアされる。この場
合、ＮＯＲゲート３１２の出力はハイとなり、ＬＣＮＥ
ＸＴ１をハイにする。ＬＣＮＥＸＴ１がハイになると、
ＮＡＮＤゲート３２４の入力がハイとなり、ＦＩＤＬＥ
ＮＮ信号をローにする（他の条件がすべてが満たされて
いると仮定して）。従って、上記５つの条件が満たされ
ているときは、ＮＡＮＤゲート３２４の出力がローにな
ったときのＦＣＬＫＥＮ信号を強制することによって、
クロックをディスエーブル化することができる。
【００５９】浮動小数点クロックがディスエーブル化さ
れたときは、ＦＢＵＳＹを発生させられなければならな
い。この実施例においては、ＦＣＬＫＥＮがローになる
と、ラッチ３２６にラッチされたＮＡＮＤゲート３２４
の出力が、次の浮動小数点クロックＮＰＸＰＨ１の発生
時点でバッファ３７７に出力される。これによって、Ｍ
Ｓフリップフロップ３２８がクリアされる。ＭＳフリッ
プフロップ３２８がクリアされると、ＯＲゲート３３０
の入力（ＢＵＳＹＣＮＮ信号）がローになる。チップが
ビルトイン・セルフテスト・モードあるいはＩＣＥモー
ドにないと仮定すると、ＯＲゲート３３０の出力はロー
である。このように、ストップクロック・ロジックがデ
ィスエーブル化されない限り（すなわちＢＮＳＴＰＤＩ
ＳＸＤ信号がハイにならない限り）、ＯＲゲート３３１
の出力はローであり、これによってＯＲゲート３３２の
出力を強制的にハイにする（ＯＲゲート３３１の出力が
反転入力に供給されるため）。ＯＲゲート３３２の出力
がハイになると、ＦＢＵＳＹ信号がハイとなる。このよ
うにして、浮動小数点クロック信号がディスエーブル化
されると（すなわちローになると）、ＦＢＵＳＹ信号は
ハイとなる。
【００６０】次に、図４、図５の回路動作を図６及び７
のタイミング図を参照しつつにさらに説明する。図６に
は、マイクロプロセッサのＰＨ１及びＰＨ２クロックが
示されている。ＣＬＭＩ信号がハイになって、現マクロ
命令の最後のマイクロ命令が現れたことを指示すると、
ＬＣＮＥＸＴ１信号（すなわちＯＲゲート３１３の出
力）がハイになる。ＬＣＮＥＸＴ１の立ち下がりエッジ
では、ＬＣＮＥＸＴ３信号（すなわちＡＮＤゲート３１
６の出力）がハイになる。ＬＣＮＥＸＴ３信号の立ち下
がりエッジでは、ＭＳフリップフロップ３１７から出力
されるＬＣＥＤＧＥ信号がハイになる。ＬＣＥＤＧＥ信
号がハイになるとき、ＦＣＬＫＥＮ信号はローになり、
これによってクロックがディスエーブル化される。同様
に、ＦＢＵＳＹ信号が、浮動小数点装置の次に現れるク
ロック信号ＮＰＸＰＨ１の立ち上がりエッジでハイにな
る。このように、ＣＬＭＩ信号の立ち下がりエッジは、
クロックの停止動作をトリガする。
【００６１】新しい浮動小数点命令が発生すると（これ
はＣＮＥＷＩ信号がハイになることによって指示され
る）、クロックが再始動される（これはＦＣＬＫＥＮ信
号がハイになるによって指示される）。これによって、
ＮＰＸＰＨ１クロックが再始動される。ＮＰＸＰＨ１ク
ロックの立ち上がりエッジと同時に、ＦＢＵＳＹ信号は
ローとなる。このように、ＣＮＥＷＩ信号の立ち上がり
エッジは、浮動小数点装置クロックを始動させる。これ
らの動作及びタイミングは、ＣＰＮＥＷＩ信号の場合も
ＧＬＣＮ信号の場合も同じである。
【００６２】図７のタイミング図は、ＣＮＥＷＩ信号の
後のこのＧＬＣＮの立ち下がりエッジがクロックを停止
しないということを示している。図示のように、ＧＬＣ
Ｎ信号の発生自体はクロックを停止しない。クロック
は、ＣＬＭＩ信号の立ち下がりエッジの後においてのみ
停止される。この場合も、クロックの立ち下がり（すな
わちＦＣＬＫＥＮ信号がローになること）は、ＦＢＵＳ
Ｙ信号の立ち上がりをトリガする。
【００６３】この実施例においては、浮動小数点装置と
マイクロコード装置との間の共通バスは、浮動小数点ク
ロック停止の間の「オン」に保たれるということに留意
すべきであろう。この共通バスは、マイクロプロセッサ
のＰＨ１及びＰＨ２クロック信号によってクロッキング
されることによりオンに保たれる。図８は、浮動小数点
装置の共通バス回路を示す。この実施例においては、浮
動小数点装置バス上においてデータをイネーブル化する
クロックは、マイクロコード装置はストップクロック期
間でもこのバスを読むので、ランニング状態に保たれ
る。
【００６４】図８において、浮動小数点装置バスＦＲＢ
ＵＳは、Ｐ形チャンネルデバイス５０６のドレインと結
合されている。Ｐ形チャンネルデバイス５０６は、ソー
スが電源電圧Ｖｃｃと結合されている。Ｐ形チャンネル
デバイス５０６のゲートは、インバータ５０７の出力と
結合されている。インバータ５０７の入力は、ＰＨ２ク
ロック信号と結合されている。共通バスＦＲＢＵＳは、
Ｎ形チャンネルデバイス５０２のドレインにも結合され
ている。Ｎ形チャンネルデバイス５０２は、ソースがＮ
形チャンネルデバイス５０１のドレインに結合されてい
る。Ｎ形チャンネルデバイス５０２のゲートは、ＡＮＤ
ゲート５０３の出力と結合されている。ＡＮＤゲート５
０３の入力は、ＰＨ１クロック信号及びイネーブル信号
ＥＮと結合されている。Ｎ形チャンネルデバイス５０１
は、ソースが接地と結合されている。Ｎ形チャンネルデ
バイス５０１のゲートは、インバータ５０４の出力と結
合されている。インバータ５０４の入力は、データ信号
及びインバータ５０５の出力と結合されている。インバ
ータ５０５の入力は、インバータ５０４の出力及びＮ形
チャンネルデバイス５０１のゲートと結合されている。
共通バスＦＲＢＵＳは、ＰＨ１クロック信号によってト
リガされるバッファ５０８の入力と結合されている。バ
ッファ５０８の出力は、ＲＢＵＳＸＤバスとしてマイク
ロコード装置により読み取られる。この実施例において
は、上記デバイスはすべて金属酸化物半導体（Ｍ０Ｓ）
トランジスタよりなる。
【００６５】ＰＨ２クロック信号がハイのとき、Ｐ形チ
ャンネルデバイス５０６はオンとなり、共通バスＦＲＢ
ＵＳを電源電圧にする。ＰＨ２クロック信号がローのと
き、デバイス５０６は導通しない。ＰＨ２クロック信号
がハイのときは、ＰＨ１クロック信号はローであり、Ａ
ＮＤゲート５０３の出力を用いてＮ形チャンネルデバイ
ス５０２をオフにするため、デバイス５０２は導通しな
い。しかしながら、ＰＨ１信号がハイで、バスアーキテ
クチャがＥＮ信号によりイネーブル化されると、Ｎ形チ
ャンネルデバイス５０２はオンになる。この場合、デー
タが１であると、インバータ５０４の出力は０であり、
Ｎ形チャンネルデバイス５０１はオフになる。しかしな
がら、データが０ならば、インバータ５０４の出力が１
になることによって、Ｎ形チャンネルデバイス５０１は
オンになり、共通バスＦＲＢＵＳを接地電位に引き下げ
る。ＦＲＢＵＳが接地電位になると、バスの出力はロー
として読み取られる。ＥＮ信号は、バスがストップクロ
ック期間において使用中であることによりハイとなる
（イネーブル化される）。
【００６６】本発明は、ソフトウェアとは独立した予測
型の電力管理を促進するものである。本発明によれば、
マイクロプロセッサコアにおける非使用状態の機能単位
へのクロック供給を停止することによって電力消費を著
しく低減することができる。本発明は、ユーザ介入なし
でクロックを自動的に止めることによって節電を可能に
するとともに、マイクロプロセッサを機能停止したり、
過大きな待ち時間の導入を引き起こすことなく、浮動小
数点クロックを再始動することを可能にするものであ
る。
【００６７】以上説明したところにより、本発明の多く
の変更及び修正が当業者にとって自明なことは明らかで
あり、本願に記載し、説明した特定の実施例は、例示説
明のためのものであり、本発明に対して何ら制限的な意
味を有するものではない。従って、実施例の詳細な記述
は、本発明にとって必須であると考えられる特徴を記載
した特許請求の範囲を制限することを意図したものでは
ない。
【００６８】以上説明したように、本発明は、集積回路
内の機能単位への内部クロックを独立に停止、再始動す
るための方法及び装置にある。
【００６９】
【発明の効果】本発明によれば、マイクロプロセッサコ
アにおける非使用状態の機能単位へのクロック供給を停
止することによって電力消費を著しく低減することがで
きる。
【図面の簡単な説明】
【図１】本発明のコンピュータシステムのブロック図で
ある。
【図２】本発明のマイクロプロセッサのブロック図であ
る。
【図３】図３は、本発明の特定のアプリケーションを示
す一実施例のマイクロプロセッサのブロック図である。
【図４】本発明のストップクロック論理回路の回路構成
のほぼ半分を示すブロック図である。
【図５】図４の本発明のストップクロック論理回路の回
路構成の残りの部分を示すブロック図である。
【図６】本発明の動作を説明するためのタイミング図で
ある。
【図７】本発明の動作を説明するためのタイミング図で
ある。
【図８】パワーダウン状態における浮動小数点装置とマ
イクロコード装置との間の共通バスの回路構成を示す回
路図である。
【符号の説明】
１００ マイクロプロセッサ、１０１ プリフェッチ
ャ、１０２ 命令デコーダ、１０３ マイクロコード装
置、１０４ 整数パイプライン実行装置、１０５ 浮動
小数点パイプライン実行装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヤーヤ・エス・ソトウデー アメリカ合衆国 95054 カリフォルニア 州・サンタ クララ・ヴィスタ クラブ サークル・アパートメント 303・1578 (72)発明者 グレゴリー・エス・マシュウズ アメリカ合衆国 33496 フロリダ州・ボ カ レイトン・クリントモア ロード・ア パートメント 101・3279

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 それぞれ独自のクロックによってクロッ
    キングされる複数の機能単位を有する集積回路の機能単
    位をパワーダウンする装置において、 各機能単位にその機能単位の使用が要求されているかど
    うかを指示するための指示手段と、 上記指示手段に結合されていて、上記機能単位の使用が
    要求されていないとき、複数の機能単位の中の他の機能
    単位に対して透過にかつ独立に上記機能単位をパワーダ
    ウンするための手段とを備え、上記機能単位が使用中で
    はないときその機能単位の独自のクロックを停止し、そ
    の機能単位の使用が要求されているときその独自のクロ
    ックを自動的に始動することを特徴とする集積回路の機
    能単位をパワーダウンする装置。
  2. 【請求項２】 それぞれ独自のクロックによってクロッ
    キングされる複数の機能単位を有する集積回路の機能単
    位をパワーダウンする装置において、 機能単位が使用を要求されているとき、これを検出する
    内部インタフェースを得るための第１のインタフェース
    手段と、 機能単位とその独自のクロックとの間にその機能単位の
    クロックを独立して自動的に停止、再始動するための内
    部インタフェースを設けるための第２のインタフェース
    手段と、 各機能単位にその機能単位の使用が要求されているかど
    うかを指示するための指示手段と、 上記指示手段に結合されていて、上記機能単位の使用が
    要求されていないとき、複数の機能単位の中の他の機能
    単位に対して透過にかつ独立に上記機能単位をパワーダ
    ウンするための手段とを備え、上記機能単位が使用中で
    はないときその機能単位の独自のクロックを停止し、そ
    の機能単位の使用が要求されているときその独自のクロ
    ックを自動的に始動することを特徴とする集積回路の機
    能単位をパワーダウンする装置。
  3. 【請求項３】 一つの機能単位が第１の形式の命令を実
    行し、かつ独自のクロックによってクロッキングされ
    る、集積回路の複数の機能単位の中の少なくとも１つの
    機能単位を自動的にパワーダウンする装置において、 上記第１の形式の命令がその機能単位により実行可能な
    状態にあるかどうかを判断する判断手段、及び上記少な
    くとも１つの機能単位に上記判断手段の判断結果を指示
    する手段を含む、上記少なくとも１つの機能単位に対す
    るバスサイクルが発生したかどうかを検出する検出手段
    と、 その機能単位が第１の形式の命令実行を要求されていな
    いとき、クロックを停止し、その機能単位が第１の形式
    の命令実行を要求されているときクロックを自動的に試
    走始動するように上記独自のクロックをイネーブル化、
    ディスエーブル化するためのクロックイネーブル信号を
    発生させる手段とを備えた機能単位を自動的にパワーダ
    ウンする装置。
  4. 【請求項４】 それぞれ独自のクロックによってクロッ
    キングされる複数の機能単位を有する集積回路の機能単
    位をパワーダウンする方法において、 各機能単位にその機能単位の使用が要求されているかど
    うかを指示するステップと、 上記の指示に応答して、上記機能単位の使用が要求され
    ていないとき、複数の機能単位の中の他の機能単位に対
    して透過にかつ独立に上記機能単位をパワーダウンする
    ステップで、上記機能単位が使用中ではないときその機
    能単位の独自のクロックを停止し、その機能単位の使用
    が要求されているときその独自のクロックを自動的に始
    動するステップとからなるなる方法。
JP5300811A 1992-11-06 1993-11-08 集積回路の機能単位をパワーダウンする装置及び方法 Pending JPH06202754A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US973077 1992-11-06
US07/973,077 US5392437A (en) 1992-11-06 1992-11-06 Method and apparatus for independently stopping and restarting functional units

Publications (1)

Publication Number Publication Date
JPH06202754A true JPH06202754A (ja) 1994-07-22

Family

ID=25520466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5300811A Pending JPH06202754A (ja) 1992-11-06 1993-11-08 集積回路の機能単位をパワーダウンする装置及び方法

Country Status (2)

Country Link
US (2) US5392437A (ja)
JP (1) JPH06202754A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002544618A (ja) * 1999-05-18 2002-12-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電力消費を低減するシステムおよび方法
KR100420116B1 (ko) * 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
US6968467B2 (en) 2000-10-26 2005-11-22 Matsushita Electric Industrial Co., Ltd. Decentralized power management system for integrated circuit using local power management units that generate control signals based on common data
US7290158B2 (en) 2003-07-31 2007-10-30 Fujitsu Limited Method of controlling data transfer within a semiconductor integrated circuit based on a clock sync control signal
JP2013546036A (ja) * 2010-09-24 2013-12-26 インテル コーポレイション 命令のクラス及び内容に基づくプロセッサの電力管理
US8909974B2 (en) 2010-12-16 2014-12-09 Canon Kabushiki Kaisha Data processing apparatus, data processing method and recording medium
JP2015028810A (ja) * 2004-09-28 2015-02-12 インテル・コーポレーション 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるためのシステム

Families Citing this family (200)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04143819A (ja) * 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
JP3034362B2 (ja) * 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびｓｃｓｉバス制御装置
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5603037A (en) * 1993-04-23 1997-02-11 Intel Corporation Clock disable circuit for translation buffer
US5420808A (en) * 1993-05-13 1995-05-30 International Business Machines Corporation Circuitry and method for reducing power consumption within an electronic circuit
US5706407A (en) * 1993-12-28 1998-01-06 Kabushiki Kaisha Toshiba System for reallocation of memory banks in memory sized order
US5546568A (en) * 1993-12-29 1996-08-13 Intel Corporation CPU clock control unit
US5640573A (en) * 1994-02-02 1997-06-17 Advanced Micro Devices, Inc. Power management message bus for integrated processor
DE69529362T2 (de) * 1994-04-28 2003-10-30 Advanced Micro Devices, Inc. System zur Steuerung eines Peripheriebustaktsignals
US5623677A (en) * 1994-05-13 1997-04-22 Apple Computer, Inc. Apparatus and method for reducing power consumption in a computer system
US5530891A (en) * 1994-05-31 1996-06-25 Advanced Micro Devices System management interrupt mechanism within a symmetrical multiprocessing system
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
KR960012838B1 (ko) * 1994-06-20 1996-09-24 삼성전자 주식회사 스톱 클럭 제어장치와 그 방법
US7167993B1 (en) * 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
US5666537A (en) * 1994-08-12 1997-09-09 Intel Corporation Power down scheme for idle processor components
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US5669003A (en) * 1994-12-23 1997-09-16 Intel Corporation Method of monitoring system bus traffic by a CPU operating with reduced power
JPH08202469A (ja) * 1995-01-30 1996-08-09 Fujitsu Ltd ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
US5617572A (en) * 1995-01-31 1997-04-01 Dell Usa, L.P. System for reducing power consumption in computers
DE69635409T2 (de) * 1995-03-06 2006-07-27 Intel Corp., Santa Clara Ein rechnersystem mit unbewachter auf-anfrage-verfügbarkeit
US5710933A (en) * 1995-03-31 1998-01-20 International Business Machines Corporation System resource enable apparatus
GB2301202B (en) * 1995-05-19 1999-09-22 Advanced Risc Mach Ltd Controlling processing clock signals
US5687340A (en) * 1995-05-16 1997-11-11 Hewlett-Packard Company Reduced area floating point processor control logic utilizing a decoder between a control unit and the FPU
JP3075957B2 (ja) 1995-05-30 2000-08-14 株式会社東芝 コンピュータシステム
JPH08328684A (ja) 1995-05-30 1996-12-13 Toshiba Corp コンピュータシステム
US5901322A (en) * 1995-06-22 1999-05-04 National Semiconductor Corporation Method and apparatus for dynamic control of clocks in a multiple clock processor, particularly for a data cache
US5996083A (en) * 1995-08-11 1999-11-30 Hewlett-Packard Company Microprocessor having software controllable power consumption
US5661673A (en) * 1995-08-31 1997-08-26 National Semiconductor Corporation Power efficient booth multiplier using clock gating
US5745375A (en) * 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US5943242A (en) * 1995-11-17 1999-08-24 Pact Gmbh Dynamically reconfigurable data processing system
US5740417A (en) * 1995-12-05 1998-04-14 Motorola, Inc. Pipelined processor operating in different power mode based on branch prediction state of branch history bit encoded as taken weakly not taken and strongly not taken states
GB2308469A (en) * 1995-12-22 1997-06-25 Motorola Inc Power conserving clocking system
US5726921A (en) * 1995-12-22 1998-03-10 Intel Corporation Floating point power conservation
US5821784A (en) * 1995-12-29 1998-10-13 Intel Corporation Method and apparatus for generating 2/N mode bus clock signals
US7266725B2 (en) * 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5815724A (en) * 1996-03-29 1998-09-29 Intel Corporation Method and apparatus for controlling power consumption in a microprocessor
US5724611A (en) * 1996-04-25 1998-03-03 Vlsi Technology, Inc. Automatic cache controller system and method therefor
US5781783A (en) * 1996-06-28 1998-07-14 Intel Corporation Method and apparatus for dynamically adjusting the power consumption of a circuit block within an integrated circuit
US6785826B1 (en) * 1996-07-17 2004-08-31 International Business Machines Corporation Self power audit and control circuitry for microprocessor functional units
US6115799A (en) * 1996-07-19 2000-09-05 Canon Kabushiki Kaisha Information processing apparatus and associated method for managing a memory using a next fit and for reducing a memory fragmentation problem
US5742781A (en) * 1996-08-09 1998-04-21 Hitachi America, Ltd. Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
JP3344544B2 (ja) * 1996-10-22 2002-11-11 株式会社東芝 コンピュータシステム
TW329487B (en) * 1996-10-29 1998-04-11 Mitsubishi Electric Corp Device for processing data and method therefor
US6256745B1 (en) * 1998-06-05 2001-07-03 Intel Corporation Processor having execution core sections operating at different clock rates
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
US5949261A (en) 1996-12-17 1999-09-07 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
DE19654595A1 (de) * 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
US6338106B1 (en) 1996-12-20 2002-01-08 Pact Gmbh I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
US6029006A (en) * 1996-12-23 2000-02-22 Motorola, Inc. Data processor with circuit for regulating instruction throughput while powered and method of operation
DE59710317D1 (de) * 1996-12-27 2003-07-24 Pact Inf Tech Gmbh VERFAHREN ZUM SELBSTÄNDIGEN DYNAMISCHEN UMLADEN VON DATENFLUSSPROZESSOREN (DFPs) SOWIE BAUSTEINEN MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN (FPGAs, DPGAs, o.dgl.)
DE19654846A1 (de) * 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
DE19704728A1 (de) 1997-02-08 1998-08-13 Pact Inf Tech Gmbh Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
DE19704742A1 (de) 1997-02-11 1998-09-24 Pact Inf Tech Gmbh Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand
US5918058A (en) * 1997-02-20 1999-06-29 Arm Limited Routing of clock signals in a data processing circuit with a power saving mode of operation
GB2323188B (en) * 1997-03-14 2002-02-06 Nokia Mobile Phones Ltd Enabling and disabling clocking signals to elements
US6230278B1 (en) 1997-05-02 2001-05-08 Texas Instruments Incorporated Microprocessor with functional units that can be selectively coupled
US5910930A (en) * 1997-06-03 1999-06-08 International Business Machines Corporation Dynamic control of power management circuitry
JP2993466B2 (ja) * 1997-06-09 1999-12-20 日本電気株式会社 情報処理装置
US6411156B1 (en) 1997-06-20 2002-06-25 Intel Corporation Employing transistor body bias in controlling chip parameters
US6151681A (en) * 1997-06-25 2000-11-21 Texas Instruments Incorporated Dynamic device power management
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US6216187B1 (en) 1997-12-01 2001-04-10 Toshiba America Information Systems, Inc. System for powering down a portable computer in a docking station
DE19861088A1 (de) * 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6199127B1 (en) * 1997-12-24 2001-03-06 Intel Corporation Method and apparatus for throttling high priority memory accesses
DE19807872A1 (de) 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
US6037804A (en) * 1998-03-27 2000-03-14 International Business Machines Corporation Reduced power dynamic logic circuit that inhibits reevaluation of stable inputs
US6012134A (en) * 1998-04-09 2000-01-04 Institute For The Development Of Emerging Architectures, L.L.C. High-performance processor with streaming buffer that facilitates prefetching of instructions
US6370415B1 (en) 1998-04-10 2002-04-09 Medi-Physics Inc. Magnetic resonance imaging method
US6308279B1 (en) * 1998-05-22 2001-10-23 Intel Corporation Method and apparatus for power mode transition in a multi-thread processor
US6021506A (en) * 1998-07-31 2000-02-01 Intel Corporation Method and apparatus for stopping a bus clock while there are no activities on a bus
US6233690B1 (en) * 1998-09-17 2001-05-15 Intel Corporation Mechanism for saving power on long latency stalls
US6990570B2 (en) 1998-10-06 2006-01-24 Texas Instruments Incorporated Processor with a computer repeat instruction
EP0992916A1 (en) * 1998-10-06 2000-04-12 Texas Instruments Inc. Digital signal processor
US6415388B1 (en) 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6484265B2 (en) 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
US6272666B1 (en) 1998-12-30 2001-08-07 Intel Corporation Transistor group mismatch detection and reduction
US7472215B1 (en) * 1999-03-31 2008-12-30 International Business Machines Corporation Portable computer system with thermal enhancements and multiple power modes of operation
US6535905B1 (en) 1999-04-29 2003-03-18 Intel Corporation Method and apparatus for thread switching within a multithreaded processor
DE10081643D2 (de) 1999-06-10 2002-05-29 Pact Inf Tech Gmbh Sequenz-Partitionierung auf Zellstrukturen
JP3705022B2 (ja) * 1999-07-09 2005-10-12 株式会社日立製作所 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム
DE19983975B3 (de) * 1999-08-30 2006-05-18 Mitsubishi Denki K.K. Programmierbares Steuersystem und Rücksetz-Steuerverfahren für das programmierbare Steuersystem
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
DE19948099A1 (de) * 1999-10-06 2001-04-19 Infineon Technologies Ag Prozessorsystem, insbesondere ein Prozessorsystem für Kommunikationseinrichtungen
WO2001033351A1 (fr) * 1999-10-29 2001-05-10 Fujitsu Limited Architecture de processeur
US6357016B1 (en) * 1999-12-09 2002-03-12 Intel Corporation Method and apparatus for disabling a clock signal within a multithreaded processor
US6889319B1 (en) 1999-12-09 2005-05-03 Intel Corporation Method and apparatus for entering and exiting multiple threads within a multithreaded processor
US6496925B1 (en) 1999-12-09 2002-12-17 Intel Corporation Method and apparatus for processing an event occurrence within a multithreaded processor
US6564328B1 (en) * 1999-12-23 2003-05-13 Intel Corporation Microprocessor with digital power throttle
ATE366958T1 (de) 2000-01-14 2007-08-15 Texas Instruments France Mikroprozessor mit ermässigtem stromverbrauch
US6611920B1 (en) 2000-01-21 2003-08-26 Intel Corporation Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
US6732203B2 (en) * 2000-01-31 2004-05-04 Intel Corporation Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus
US7856633B1 (en) 2000-03-24 2010-12-21 Intel Corporation LRU cache replacement for a partitioned set associative cache
US6721892B1 (en) 2000-05-09 2004-04-13 Palmone, Inc. Dynamic performance adjustment of computation means
US6742064B2 (en) * 2000-05-15 2004-05-25 Goodrich Corp. Programmable throttle circuit for each control device of a processing system
JP2004506261A (ja) * 2000-06-13 2004-02-26 ペーアーツェーテー　イクスペーペー　テクノロジーズ　アクチエンゲゼルシャフト パイプラインｃｔプロトコルおよびｃｔ通信
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6636976B1 (en) 2000-06-30 2003-10-21 Intel Corporation Mechanism to control di/dt for a microprocessor
US6766460B1 (en) * 2000-08-23 2004-07-20 Koninklijke Philips Electronics N.V. System and method for power management in a Java accelerator environment
JP2004517386A (ja) * 2000-10-06 2004-06-10 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト 方法および装置
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US6694441B1 (en) * 2000-11-15 2004-02-17 Koninklijke Philips Electronics N.V. Power management method and arrangement for bus-coupled circuit blocks
US7000130B2 (en) * 2000-12-26 2006-02-14 Intel Corporation Method and apparatus for thermal throttling of clocks using localized measures of activity
US6845432B2 (en) * 2000-12-28 2005-01-18 Intel Corporation Low power cache architecture
US6990555B2 (en) * 2001-01-09 2006-01-24 Pact Xpp Technologies Ag Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.)
JP3913991B2 (ja) * 2001-02-13 2007-05-09 富士通株式会社 マイクロコンピュータおよびコンピュータシステム
US9037807B2 (en) * 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US20090300262A1 (en) * 2001-03-05 2009-12-03 Martin Vorbach Methods and devices for treating and/or processing data
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US7844796B2 (en) * 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US20090210653A1 (en) * 2001-03-05 2009-08-20 Pact Xpp Technologies Ag Method and device for treating and processing data
US20070299993A1 (en) * 2001-03-05 2007-12-27 Pact Xpp Technologies Ag Method and Device for Treating and Processing Data
US7107471B2 (en) * 2001-03-21 2006-09-12 Apple Computer, Inc. Method and apparatus for saving power in pipelined processors
US7424576B2 (en) * 2001-05-02 2008-09-09 Intel Corporation Parallel cachelets
US7657877B2 (en) * 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US6653816B2 (en) 2001-06-24 2003-11-25 Motorola, Inc. Battery with embedded power management
US6768362B1 (en) 2001-08-13 2004-07-27 Cypress Semiconductor Corp. Fail-safe zero delay buffer with automatic internal reference
US7996827B2 (en) * 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) * 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
FI20011947A (fi) * 2001-10-05 2003-04-06 Nokia Corp Menetelmä suorittimen toiminnan ohjaamiseksi ja suoritin
US6608528B2 (en) 2001-10-22 2003-08-19 Intel Corporation Adaptive variable frequency clock system for high performance low power microprocessors
US7577822B2 (en) * 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
US7281140B2 (en) * 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
US6931559B2 (en) * 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
WO2003071418A2 (en) * 2002-01-18 2003-08-28 Pact Xpp Technologies Ag Method and device for partitioning large computer programs
WO2003060747A2 (de) * 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
EP2043000B1 (de) * 2002-02-18 2011-12-21 Richter, Thomas Bussysteme und Rekonfigurationsverfahren
US8914590B2 (en) * 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US20060075211A1 (en) * 2002-03-21 2006-04-06 Martin Vorbach Method and device for data processing
JP3776058B2 (ja) * 2002-05-30 2006-05-17 Ｎｅｃエレクトロニクス株式会社 システムｌｓｉ、システムｌｓｉの設計方法、及び、記録媒体
US7047383B2 (en) * 2002-07-11 2006-05-16 Intel Corporation Byte swap operation for a 64 bit operand
US6762629B2 (en) 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US7657861B2 (en) * 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
AU2003286131A1 (en) * 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US20110238948A1 (en) * 2002-08-07 2011-09-29 Martin Vorbach Method and device for coupling a data processing unit and a data processing array
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US7394284B2 (en) * 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US7093153B1 (en) 2002-10-30 2006-08-15 Advanced Micro Devices, Inc. Method and apparatus for lowering bus clock frequency in a complex integrated data processing system
EP1573490A2 (en) * 2002-12-04 2005-09-14 Koninklijke Philips Electronics N.V. Software-based control of microprocessor power dissipation
US7269754B2 (en) * 2002-12-30 2007-09-11 Intel Corporation Method and apparatus for flexible and programmable clock crossing control with dynamic compensation
EP1581863A2 (en) * 2002-12-30 2005-10-05 Koninklijke Philips Electronics N.V. Very long instruction word processor
JP2006524850A (ja) * 2003-04-04 2006-11-02 ペーアーツェーテー　イクスペーペー　テクノロジーズ　アクチエンゲゼルシャフト データ処理方法およびデータ処理装置
US7134028B2 (en) * 2003-05-01 2006-11-07 International Business Machines Corporation Processor with low overhead predictive supply voltage gating for leakage power reduction
EP1676208A2 (en) * 2003-08-28 2006-07-05 PACT XPP Technologies AG Data processing device and method
US8775997B2 (en) * 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8768642B2 (en) * 2003-09-15 2014-07-01 Nvidia Corporation System and method for remotely configuring semiconductor functional circuits
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US7428645B2 (en) 2003-12-29 2008-09-23 Marvell International, Ltd. Methods and apparatus to selectively power functional units
US7401240B2 (en) * 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
US8723231B1 (en) * 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
JP4846226B2 (ja) * 2004-10-26 2011-12-28 株式会社日立ソリューションズ 情報処理装置、情報処理方法、およびプログラム
US7395443B1 (en) 2004-12-28 2008-07-01 Advanced Micro Devices, Inc. Integrated circuit with a hibernate mode and method therefor
US20060149977A1 (en) * 2004-12-31 2006-07-06 Barnes Cooper Power managing point-to-point AC coupled peripheral device
JP2008530642A (ja) * 2005-02-07 2008-08-07 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト 低レイテンシーの大量並列データ処理装置
US8021193B1 (en) * 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US9092170B1 (en) 2005-10-18 2015-07-28 Nvidia Corporation Method and system for implementing fragment operation processing across a graphics bus interconnect
WO2007062327A2 (en) * 2005-11-18 2007-05-31 Ideal Industries, Inc. Releasable wire connector
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8250503B2 (en) 2006-01-18 2012-08-21 Martin Vorbach Hardware definition method including determining whether to implement a function as hardware or software
TWI317468B (en) * 2006-02-20 2009-11-21 Ite Tech Inc Method for controlling power consumption and multi-processor system using the same
US7693257B2 (en) * 2006-06-29 2010-04-06 Accuray Incorporated Treatment delivery optimization
JP4531020B2 (ja) * 2006-08-01 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7583104B2 (en) * 2006-12-12 2009-09-01 Microchip Technology Incorporated Maintaining input and/or output configuration and data state during and when coming out of a low power mode
US7802118B1 (en) 2006-12-21 2010-09-21 Nvidia Corporation Functional block level clock-gating within a graphics processor
US7797561B1 (en) * 2006-12-21 2010-09-14 Nvidia Corporation Automatic functional block level clock-gating
US7958483B1 (en) * 2006-12-21 2011-06-07 Nvidia Corporation Clock throttling based on activity-level signals
WO2008122934A2 (en) * 2007-04-04 2008-10-16 Nxp B.V. Integrated circuit having data processing stages and electronic device including the integrated circuit
US8724483B2 (en) * 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8453019B2 (en) * 2007-11-06 2013-05-28 Nvidia Corporation Method and system for a free running strobe tolerant interface
US8255726B2 (en) * 2008-07-18 2012-08-28 International Business Machines Corporation Zero indication forwarding for floating point unit power reduction
US8402290B2 (en) * 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8687639B2 (en) * 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9331869B2 (en) * 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US8365006B2 (en) * 2010-07-14 2013-01-29 International Business Machines Corporation Preventing circumvention of function disablement in an information handling system
US20120079249A1 (en) * 2010-09-28 2012-03-29 Wei-Han Lien Training Decode Unit for Previously-Detected Instruction Type
US8909961B2 (en) 2011-11-29 2014-12-09 Ati Technologies Ulc Method and apparatus for adjusting power consumption level of an integrated circuit
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US9563254B2 (en) * 2011-12-22 2017-02-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9360909B2 (en) 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9229524B2 (en) * 2012-06-27 2016-01-05 Intel Corporation Performing local power gating in a processor
US9164570B2 (en) 2012-12-13 2015-10-20 Advanced Micro Devices, Inc. Dynamic re-configuration for low power in a data processor
US9329666B2 (en) 2012-12-21 2016-05-03 Advanced Micro Devices, Inc. Power throttling queue
US9354884B2 (en) 2013-03-13 2016-05-31 International Business Machines Corporation Processor with hybrid pipeline capable of operating in out-of-order and in-order modes
US9891926B2 (en) * 2015-09-30 2018-02-13 International Business Machines Corporation Heterogeneous core microarchitecture

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623017A (en) * 1969-10-22 1971-11-23 Sperry Rand Corp Dual clocking arrangement for a digital computer
US4896260A (en) * 1970-12-28 1990-01-23 Hyatt Gilbert P Data processor having integrated circuit memory refresh
US3715729A (en) * 1971-03-10 1973-02-06 Ibm Timing control for a multiprocessor system
US3919695A (en) * 1973-12-26 1975-11-11 Ibm Asynchronous clocking apparatus
US3895311A (en) * 1974-06-14 1975-07-15 Comstron Corp Direct programmed differential synthesizers
US3931585A (en) * 1974-06-17 1976-01-06 Navidyne Corporation Phase comparison systems employing improved phaselock loop apparatus
US3936762A (en) * 1974-06-17 1976-02-03 The Charles Stark Draper Laboratory, Inc. Digital phase-lock loop systems for phase processing of signals
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4077016A (en) * 1977-02-22 1978-02-28 Ncr Corporation Apparatus and method for inhibiting false locking of a phase-locked loop
JPS5467753A (en) * 1977-11-10 1979-05-31 Toshiba Corp Pulse swallow type programmable frequency divider
US4171539A (en) * 1977-12-19 1979-10-16 The Bendix Corporation Power strobed digital computer system
US4203153A (en) * 1978-04-12 1980-05-13 Diebold, Incorporated Circuit for reducing power consumption in battery operated microprocessor based systems
US4300019A (en) * 1979-01-09 1981-11-10 Victor Company Of Japan, Limited Method and apparatus for multiplying an electrical signal
US4365290A (en) * 1979-03-12 1982-12-21 Medtronic, Inc. Computer system with power control circuit
US4758945A (en) * 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
US4293927A (en) * 1979-12-12 1981-10-06 Casio Computer Co., Ltd. Power consumption control system for electronic digital data processing devices
US4405898A (en) * 1980-06-30 1983-09-20 International Business Machines Corporation Pseudo synchronous clocking
GB2080585B (en) * 1980-07-22 1984-07-04 Tokyo Shibaura Electric Co Semiconductor integrated circuit with reduced power consumption
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
JPS5933549A (ja) * 1982-08-19 1984-02-23 Toshiba Corp Ｃｍｏｓ形１チツプマイクロプロセツサ
JPS5955526A (ja) * 1982-09-24 1984-03-30 Sharp Corp インタ−フエ−ス回路
DE3242952A1 (de) * 1982-11-20 1984-05-24 SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen Rechner, insbesondere bordrechner fuer kraftfahrzeuge
JPS59200327A (ja) * 1983-04-26 1984-11-13 Nec Corp 周辺装置の制御方式
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4780843A (en) * 1983-11-07 1988-10-25 Motorola, Inc. Wait mode power reduction system and method for data processor
US4766567A (en) * 1984-04-19 1988-08-23 Ltd. Nippondenso Co. One-chip data processing device including low voltage detector
US4669099A (en) * 1985-10-15 1987-05-26 The Singer Company Digital frequency multiplier
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS62166419A (ja) * 1986-01-17 1987-07-22 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多周波クロック発生装置
GB2194082A (en) * 1986-08-18 1988-02-24 Philips Nv Data processing apparatus with energy saving clocking device
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
FR2610120B1 (fr) * 1987-01-26 1989-07-13 Merlin Gerin Ensemble de commande et de protection connectant un reseau de communication local a un processus industriel
JPS63236113A (ja) * 1987-03-25 1988-10-03 Toshiba Corp バツテリ駆動携帯用機器
US4814591A (en) * 1987-04-13 1989-03-21 Kabushiki Kaisha Toshiba Portable medium
US4881205A (en) * 1987-04-21 1989-11-14 Casio Computer Co., Ltd. Compact electronic apparatus with a refresh unit for a dynamic type memory
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US4979097A (en) * 1987-09-04 1990-12-18 Digital Equipment Corporation Method and apparatus for interconnecting busses in a multibus computer system
US4922450A (en) * 1987-10-08 1990-05-01 Rose Frederick A Communications management system having multiple power control modes
DK174975B1 (da) * 1988-05-06 2004-04-05 Toppan Printing Co Ltd Integreret kredsløbskort
JPH01310107A (ja) * 1988-06-08 1989-12-14 Toshiba Corp 蒸気タービン回転数制御装置
DE3822574A1 (de) * 1988-07-04 1990-01-11 Messerschmitt Boelkow Blohm Sitz, insbesondere fuer einen flugbegleiter
US5025387A (en) * 1988-09-06 1991-06-18 Motorola, Inc. Power saving arrangement for a clocked digital circuit
US4951309A (en) * 1988-10-14 1990-08-21 Compag Computer Corporation Power-down modem
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
US5059924A (en) * 1988-11-07 1991-10-22 Level One Communications, Inc. Clock adapter using a phase locked loop configured as a frequency multiplier with a non-integer feedback divider
EP0368144B1 (en) * 1988-11-10 1996-02-07 Motorola, Inc. Digital computing system with low power mode
US5175845A (en) * 1988-12-09 1992-12-29 Dallas Semiconductor Corp. Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode
US5249298A (en) * 1988-12-09 1993-09-28 Dallas Semiconductor Corporation Battery-initiated touch-sensitive power-up
JPH0387909A (ja) * 1989-05-10 1991-04-12 Seiko Epson Corp 情報処理装置およびマイクロプロセッサ
US5123107A (en) * 1989-06-20 1992-06-16 Mensch Jr William D Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto
JPH0328911A (ja) * 1989-06-26 1991-02-07 Mitsubishi Electric Corp マイクロプロセッサ
US5021679A (en) * 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US4991129A (en) * 1989-07-25 1991-02-05 Areal Technology, Inc. Dual mode actuator for disk drive useful with a portable computer
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JPH03116311A (ja) * 1989-09-29 1991-05-17 Toshiba Corp スリープモード制御方式
JPH03119416A (ja) * 1989-10-03 1991-05-21 Toshiba Corp コンピュータシステム
JPH03167615A (ja) * 1989-11-28 1991-07-19 Nec Corp マイクロプロセッサ
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
US5103114A (en) * 1990-03-19 1992-04-07 Apple Computer, Inc. Circuit technique for creating predetermined duty cycle
JP2762670B2 (ja) * 1990-03-30 1998-06-04 松下電器産業株式会社 データ処理装置
US5251320A (en) * 1990-05-25 1993-10-05 International Business Machines Corporation Power controller for permitting multiple processors to power up shared input/output devices and inhibit power down until all processors have ceased service with the I/O devices
US5309561A (en) * 1990-09-28 1994-05-03 Tandem Computers Incorporated Synchronous processor unit with interconnected, separately clocked processor sections which are automatically synchronized for data transfer operations
JPH0511876A (ja) * 1990-12-25 1993-01-22 Mitsubishi Electric Corp デイジタル回路装置
US5255379A (en) * 1990-12-28 1993-10-19 Sun Microsystems, Inc. Method for automatically transitioning from V86 mode to protected mode in a computer system using an Intel 80386 or 80486 processor
US5239652A (en) * 1991-02-04 1993-08-24 Apple Computer, Inc. Arrangement for reducing computer power consumption by turning off the microprocessor when inactive
US5369771A (en) * 1991-12-23 1994-11-29 Dell U.S.A., L.P. Computer with transparent power-saving manipulation of CPU clock
US5336939A (en) * 1992-05-08 1994-08-09 Cyrix Corporation Stable internal clock generation for an integrated circuit
US5359232A (en) * 1992-05-08 1994-10-25 Cyrix Corporation Clock multiplication circuit and method
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002544618A (ja) * 1999-05-18 2002-12-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電力消費を低減するシステムおよび方法
KR100420116B1 (ko) * 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
US6968467B2 (en) 2000-10-26 2005-11-22 Matsushita Electric Industrial Co., Ltd. Decentralized power management system for integrated circuit using local power management units that generate control signals based on common data
US7290158B2 (en) 2003-07-31 2007-10-30 Fujitsu Limited Method of controlling data transfer within a semiconductor integrated circuit based on a clock sync control signal
JP2015028810A (ja) * 2004-09-28 2015-02-12 インテル・コーポレーション 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるためのシステム
JP2013546036A (ja) * 2010-09-24 2013-12-26 インテル コーポレイション 命令のクラス及び内容に基づくプロセッサの電力管理
US9710277B2 (en) 2010-09-24 2017-07-18 Intel Corporation Processor power management based on class and content of instructions
US8909974B2 (en) 2010-12-16 2014-12-09 Canon Kabushiki Kaisha Data processing apparatus, data processing method and recording medium

Also Published As

Publication number Publication date
US5634131A (en) 1997-05-27
US5392437A (en) 1995-02-21

Similar Documents

Publication Publication Date Title
JPH06202754A (ja) 集積回路の機能単位をパワーダウンする装置及び方法
US5586332A (en) Power management for low power processors through the use of auto clock-throttling
US5721935A (en) Apparatus and method for entering low power mode in a computer system
EP0780755B1 (en) Circuit for setting computer system bus signals to predetermined states in low power mode
US5931951A (en) Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode
US7971081B2 (en) System and method for fast platform hibernate and resume
US5630143A (en) Microprocessor with externally controllable power management
TWI528162B (zh) 電腦系統及其作業系統切換方法
US7062666B2 (en) Signal-initiated method for suspending operation of a pipelined data processor
JP4083816B2 (ja) 低電力状態で動作する集積回路でキャッシュコヒーレンシを維持する方法および装置
JPH11110090A (ja) コンピュータのパワー状態を制御する方法及び装置
JPH02176921A (ja) コンピューターシステムの電力消費を減少させる装置
US5537656A (en) Method and apparatus for a microprocessor to enter and exit a reduced power consumption state
KR20080068940A (ko) 마이크로컨트롤러 기반 플래시 메모리 디지털 제어기시스템용 명령 디코더
US6886105B2 (en) Method and apparatus for resuming memory operations from a low latency wake-up low power state
US5603037A (en) Clock disable circuit for translation buffer
US6035315A (en) Floating point power conservation
JP2002140138A (ja) 省電力移行制御装置、情報処理装置、省電力移行制御方法及び記憶媒体
EP1241555B1 (en) Method in a microprocessor with hardware controlled power management and selectable input/output control pins
JP3082103B2 (ja) プロセッサ
JP3425888B2 (ja) 省電力回路
JP4018167B2 (ja) プリンタクロック制御装置
JPH0588775A (ja) クロツク切替え方式
JP2001184304A (ja) コマンドパケット自動受信シーケンス回路
Jacobs et al. Power Management Chapter 21

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040914