JP2002544618A - 電力消費を低減するシステムおよび方法 - Google Patents

電力消費を低減するシステムおよび方法

Info

Publication number
JP2002544618A
JP2002544618A JP2000618810A JP2000618810A JP2002544618A JP 2002544618 A JP2002544618 A JP 2002544618A JP 2000618810 A JP2000618810 A JP 2000618810A JP 2000618810 A JP2000618810 A JP 2000618810A JP 2002544618 A JP2002544618 A JP 2002544618A
Authority
JP
Japan
Prior art keywords
arm
logical
coprocessor
component
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000618810A
Other languages
English (en)
Other versions
JP2002544618A5 (ja
JP4632279B2 (ja
Inventor
スウォループ、アダスミリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002544618A publication Critical patent/JP2002544618A/ja
Publication of JP2002544618A5 publication Critical patent/JP2002544618A5/ja
Application granted granted Critical
Publication of JP4632279B2 publication Critical patent/JP4632279B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Advance Control (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 本発明は、ＡＲＭシステムがＴＨＵＭＢ状態の命令を行っている時に、コプロセッサのクロックをオフにするＡＲＭコプロセッサ電力低減システムおよび方法である。例えば、本発明のＡＲＭコプロセッサ電力低減システムおよび方法は、ＡＲＭコア周辺からの信号を追跡して、ＡＲＭコアがＡＲＭ状態の動作を容易にしようとしているか、ＴＨＵＭＢ状態の動作を容易にしようとしているかを決定する。本発明は、ＡＲＭパイプラインの各段と関連した信号のＴＨＵＭＢビット標識を比較し、命令がＴＨＵＭＢ状態の命令かどうかを決定する。命令がＴＨＵＭＢ状態の命令である場合、本発明のＡＲＭコプロセッサ電力低減システムおよび方法は、コプロセッサのクロックをオフにする。コプロセッサのクロックをオフにすることで、コプロセッサのレジスタが切り換わって電力を消費することがないようにする。ＡＲＭパイプラインに取り出された命令が、ＡＲＭ状態の命令である場合、本発明のＡＲＭコプロセッサ電力低減システムおよび方法は、コプロセッサのクロックをオンに戻す。

Description

【発明の詳細な説明】
【０００１】 本発明はコンピュータ処理システムおよび方法の分野に関する。より詳細には
、本発明は高度ＲＩＳＣ機械（ＡＲＭ）をベースにしたシステムで電力消費を改
善する、すなわち減少させるシステムおよび方法に関する。これを取り扱う１つ
の方法は、ＴＨＵＭＢ状態で動作している時にある機能をオフにすることによる
。
【０００２】 （発明の背景） コンピュータシステムおよび回路は現代社会の発展に向けて大きく貢献し、い
くつかの用途で利用されて有利な結果を達成している。コンピュータシステムは
、一般に、１組の命令に従って動作するプロセッサを備えている。ディジタルコ
ンピュータ、カルキュレータ、オーディオ装置、ビデオ装置および電話システム
のような数多くの電子技術はプロセッサを含み、そのプロセッサは、ビジネス、
科学、教育および娯楽の多くの分野でデータ、観念および傾向を分析し通信する
際に生産性の向上およびコストの低減を容易にしている。多くの場合に、これら
の結果を可能にするように設計されたプロセッサは、命令セットの減少したコン
ピュータアーキテクチャ（ＲＩＳＣ）に従って動作する高度ＲＩＳＣ機械（ＡＲ
Ｍ）である。しかし、ＡＲＭの機械は、一般に、コプロセッサを利用し、そのコ
プロセッサは現在ＡＲＭ動作をサポートしていない時でも大きな電力を消費する
。
【０００３】 一般に、ＡＲＭプロセッサは、非常に強力な命令セットによって比較的高い性
能を発揮し、さらに大きな柔軟性を示す。一般的なＡＲＭプロセッサは比較的簡
単なので、小型でコスト効果のある装置で高い命令スループットおよび効率的な
時間割込み応答が容易になる。パイプライン方式が利用されて、処理システムお
よびメモリシステムの多数の構成要素が同時に動作することができるようになる
。例えば、１つの命令が実行されている間に、次の命令がデコードされており、
第３の命令がメモリから取り出される。
【０００４】 通常、ＡＲＭプロセッサは２つの状態または命令セットを利用する。一方の状
態または命令セットは、３２ビットのＡＲＭセットを含み、他方の状態または命
令セットは１６ビットのＴＨＵＭＢセットを含む。ＴＨＵＭＢセットの命令は、
ＡＲＭセットの命令と同じ３２ビットレジスタで動作し、ＡＲＭセットの性能の
有利さの大部分を維持しながら、ＡＲＭセットの密度をほぼ２倍にする。しかし
、もっと多くの機能性およびもっと高い性能が要求される場合がある。これらの
状況では、通常コプロセッサがシステムに含まれている。
【０００５】 ＡＲＭコプロセッサは、ＡＲＭ状態で追加の処理電力を与える。多くの場合に
、主ＡＲＭプロセッサが他の機能を実行している間に、特定の命令を実行するコ
プロセッサを持つことが有利である。例えば、コプロセッサは浮動小数点演算、
グラフィックス変換、および画像圧縮のような機能を実行することが多い。しか
し、コプロセッサを有する一般的なＡＲＭシステムでは、たとえコプロセッサが
命令または情報を処理するために利用されていなくても、コプロセッサ機能のい
くつかは常に維持されている。
【０００６】 コプロセッサが主要なシステム動作に寄与していなくても、コプロセッサは、
通常、かなりの量のシステム電力を消費する。特に、コプロセッサは１６ビット
トランザクションを行うために使用されないので、コプロセッサは、１６ビット
ＴＨＵＭＢトランザクション中は主要なシステム動作に貢献していない。ＴＨＵ
ＭＢ命令セットはＡＲＭ命令セットよりも小さく、その上、ＴＨＵＭＢ状態で動
作している間は、ＡＲＭシステムのコプロセッサは利用されていない。コプロセ
ッサが命令または情報を処理していない時でも、通常コプロセッサは電力を消費
し続ける。例えば、コプロセッサ中のクロックは動作し続け、コプロセッサのレ
ジスタは状態を切り換え続け、それで電力を消費する。
【０００７】 ＡＲＭシステムの機能性に貢献していない構成要素による電力消費を低減する
ことは、多くの便宜をもたらす。例えば、ＡＲＭシステムを利用して処理機能を
提供する無線通信システムでは、電力状況はクリティカルになることが多い。無
線通信システムは電源としてバッテリーに依拠することが多く、電力消費を低減
することでバッテリー寿命が長くなる。また、電力消費を低減することで、バッ
テリーのサイズを小さくすることができるようになり、それによって、より小型
の無線通信装置を製造することができるようになる。小型無線通信装置により、
通常実際の応用の有益性はより大きくなる。
【０００８】 必要なものは、ＡＲＭシステムのコプロセッサによる電力消費を低減するシス
テムおよび方法である。そのシステムおよび方法はＡＲＭシステムの動作機能性
を妨害してはならない。ＴＨＵＭＢ状態で動作中のコプロセッサレジスタの切換
わりを少なくしなけれならない。また、そのシステムおよび方法は電力供給の要
求条件軽減を容易にしなければならない。
【０００９】 （発明の概要） 本発明のシステムおよび方法は、ＡＲＭシステムのコプロセッサによる電力消
費を低減する。本システムおよび方法は、ＡＲＭシステムの動作機能性を妨げな
い。ＴＨＵＭＢ状態で動作中のコプロセッサレジスタの切換りは本発明によって
減少し、また、本発明は電力供給の要求条件軽減を容易にする。
【００１０】 本発明の一実施例では、ＡＲＭコプロセッサ電力低減システムおよび方法は、
ＡＲＭシステムがＡＲＭコプロセッサを利用しない活動状態にある時を検出し、
ＡＲＭコプロセッサのクロックをオフにする。本発明のＡＲＭコプロセッサ電力
低減システムおよび方法は、ＡＲＭコアがＡＲＭ状態で動作しているかまたはＴ
ＨＵＭＢ状態で動作しているかを追跡する。例えば、ＡＲＭコプロセッサ電力低
減システムおよび方法は、ＡＲＭコアがＡＲＭ状態で動作しているかまたはＴＨ
ＵＭＢ状態で動作しているかを表示するＴＨＵＭＢビット（ＴＢＩＴ）信号を解
析する。ＡＲＭコアがＴＨＵＭＢ状態で動作している場合、本発明のＡＲＭコプ
ロセッサ電力低減システムおよび方法は、コプロセッサのクロックにオフするよ
うに命令する。ＡＲＭコアがＡＲＭ状態で動作している場合、本発明のＡＲＭコ
プロセッサ電力低減システムおよび方法は、コプロセッサのクロックにオンする
ように命令する。
【００１１】 （発明の詳細な説明） 高度ＲＩＳＣ機械（ａｒｍ）をベースにしたシステムにおける電力消費を低減
するシステムおよび方法である、本発明の好ましい実施形態を詳細に参照し、そ
の例を添付の図面で示す。本発明は好ましい実施形態に関連して説明するが、そ
れは本発明をこれらの実施形態に限定する意図でないことは理解されるであろう
。それとは逆に、本発明は、添付の特許請求の範囲で定義されるような本発明の
精神および範囲内に含まれる可能性のある代替物、修正物および均等物を含む意
図である。さらに、本発明の次の詳細な説明で、本発明を完全に理解できるよう
にするために、数多くの具体的な詳細を示す。しかし、当業者には明らかになる
であろうが、本発明はこれらの具体的な詳細なしで実施することができる。他の
例では、公知の方法、手順、構成要素、および回路は、本発明の態様を不必要に
不明瞭にしないために詳細に説明されていない。
【００１２】 本発明は、ＡＲＭコプロセッサ電力低減システムおよび方法であり、ＡＲＭシ
ステムがＡＲＭコプロセッサを利用しない活動状態にある時を検出し、ＡＲＭコ
プロセッサのクロックをオフにする。例えば、本発明のＡＲＭコプロセッサ電力
低減システムおよび方法は、ＡＲＭコア周辺からの信号を追跡して、ＡＲＭコア
がＡＲＭ状態の動作を容易にしようとしているかまたはＴＨＵＭＢ状態の動作を
容易にしようとしているかを決定する。本発明のＡＲＭコプロセッサ電力低減シ
ステムおよび方法が、ＡＲＭコアがＴＨＵＭＢ状態の動作を容易にしようとして
いることを検出した場合、ＡＲＭコプロセッサ電力低減システムおよび方法は、
ＡＲＭコプロセッサと関連したクロックにオフするように信号を送る。ＡＲＭコ
プロセッサのクロックがオフになるので、ＡＲＭコプロセッサのレジスタは切り
換わらないし、電力を消費しない。本発明のＡＲＭコプロセッサ電力低減システ
ムおよび方法は、ＡＲＭコアがＡＲＭ状態の動作を容易にしようとしていること
を感知した場合、ＡＲＭコプロセッサ電力低減システムおよび方法は、ＡＲＭコ
プロセッサと関連したクロックにオンするように信号を送る。
【００１３】 ＡＲＭコアで命令が処理されるときに、命令はまた、３段を含むＡＲＭパイプ
ラインで取り込まれる。ＡＲＭパイプラインは、取出し段、デコード段および実
行段を含む。本発明のＡＲＭコプロセッサ電力低減システムは、特定の命令がＡ
ＲＭコアのどの段にあるか追跡する（命令が取出し段、デコード段、または実行
段にあるかどうかを追跡する）。動作状態に変化がある時はいつでも（例えば、
ＡＲＭ状態からＴＨＵＭＢ状態に、またはその逆に）、その変化を表示する命令
がＡＲＭパイプラインを流れる。命令は取り出され、デコードされ、それから実
行段で、ＡＲＭコアは、その命令がＡＲＭコアに１６ビットＴＨＵＭＢ命令セッ
トに切り換わるように指示しているかまたは３２ビットＡＲＭ命令セットに切り
換わるように指示しているかを決定する。状態変化の命令が実行される時に、Ｔ
ＢＩＴ（ＴＨＵＭＢ Ｂｉｔ）信号は変化する。例えば、ＴＢＩＴは、命令がＴ
ＨＵＭＢ状態の命令である時には、論理０から論理１に変化し、または、命令が
ＡＲＭ状態の命令である時に、論理１から論理０に変化する。
【００１４】 状態変化の命令が実行されても、場合によって、パイプラインに保留状態の実
行されるべき動作がもう２つある。すなわち、取出し段の１つの動作とデコード
段の１つの動作である。動作状態がＡＲＭ状態からＴＨＵＭＢ状態に変化する場
合、ＡＲＭコプロセッサ電力低減システムおよび方法は、デコード段と実行段に
残っている２つの動作が完全に実行されるまで、ＡＲＭコプロセッサのクロック
の電源を遮断しない。このようにして、デコード段と実行段に残っている２つの
動作がＡＲＭ状態の動作を含む場合、コプロセッサは、走っている使用可能なク
ロックを有し、３２ビットのＡＲＭ状態の動作を処理し続ける。
【００１５】 図１は、本発明のＡＲＭコプロセッサ電力低減システムおよび方法の一実施形
態と関連したコプロセッサクロック停止波形テーブル１００の一例である。コプ
ロセッサクロック停止波形テーブル１００は、第１のＡＲＭ命令１１０、第２の
ＡＲＭ命令１１１、第３のＡＲＭ命令１１２、およびそれらの対応する第１のＡ
ＲＭデータ転送１２０、第２のＡＲＭデータ転送１２１、および第３のＡＲＭデ
ータ転送１２３が取り出される時に、ＣＰＳＴＯＰＣレジスタの値がＨＩＧＨで
あり、コプロセッサのクロックが走っていることを図示している。第１のＴＨＵ
ＭＢ命令１１３が取り出される時に、信号ＡＣ＿ＴＢＩＴは論理０（ＬＯＷ）か
ら論理１（ＨＩＧＨ）に遷移する。しかし、信号ＣＰ＿ＳＴＯＰＣは論理０（コ
プロセッサのクロックに走り続けるように命令する）を論理１（コプロセッサの
クロックに走るのを停止するように命令する）に切り換えない。信号ＣＰ＿ＳＴ
ＯＰＣは、第２のＴＨＵＭＢ命令１１４および第３のＴＨＵＭＢ命令１１６およ
びそれらに関連した第２のＴＨＵＭＢデータ転送１２４およぶ第３のＴＨＵＭＢ
データ転送１２６が完了するまで、遷移しない。信号ＣＰ＿ＳＴＯＰＣは、コプ
ロセッサ不在命令１１５と、第２のＴＨＵＭＢデータ転送１２４と第３のＴＨＵ
ＭＢデータ転送１２６の間のコプロセッサ不在命令に関連したコプロセッサ不在
データトランザクション１２５とで示される延長された処理持続時間までも感知
する。ＡＣ＿ＴＢＩＴ信号は、第４のＴＨＵＭＢ命令１１７、第５のＴＨＵＭＢ
命令１１８および第４のＴＨＵＭＢデータ転送１２７の間ずっと論理１（ＨＩＧ
Ｈ）のままである。
【００１６】 ＡＲＭシステムがＴＨＵＭＢ状態を終了しＡＲＭ状態になる時に、ＴＢＩＴ信
号は、それがＡＲＭ状態の動作を処理していることを表示する（例えば、ＬＯＷ
になる）。コプロセッサのクロックは、ＡＲＭシステムがＴＨＵＭＢ状態を終了
しＡＲＭ状態になる時の同じサイクルの間に始動する。このようにして、実行さ
れる次の命令が３２ビットＡＲＭ状態動作である場合、コプロセッサは３２ビッ
トＡＲＭ状態動作を処理し続けるために使用可能である。
【００１７】 図２は、本発明のＡＲＭコプロセッサ電力低減システムおよび方法の一実施形
態と関連したコプロセッサクロック始動波形テーブル２００の一例である。コプ
ロセッサクロック始動波形テーブル２００は、第１のＴＨＵＭＢ命令２１０、第
２のＴＨＵＭＢ命令２１１および第３のＴＨＵＭＢ命令２１２、およびそれらの
対応する第１のＴＨＵＭＢデータ転送２２０、第２のＴＨＵＭＢデータ転送２２
１および第３のＴＨＵＭＢデータ転送２２３が取り出される時に、ＣＰＳＴＯＰ
Ｃレジスタの値がＬＯＷでコプロセッサクロックが走っていないことを図示する
。第１のＡＲＭ命令２１３が取り出される時に、信号ＡＣ＿ＴＢＩＴは論理１か
ら論理０に遷移する。信号ＣＰ＿ＳＴＯＰＣは論理１から論理０に遷移し、コプ
ロセッサクロックに走り始めるように命令する。ＣＰＳＴＯＰＣレジスタの値は
、論理０から論理１に遷移し、クロックが走り始めたことを表示する。ＣＰＳＴ
ＯＰＣレジスタの値は、第２のＡＲＭ命令２１４、第３のＡＲＭ命令２１５、第
１のＡＲＭデータ転送２２３、第２のＡＲＭデータ転送２２４、および第３のＡ
ＲＭデータ転送２２５の間ずっと論理１のままである。
【００１８】 ＡＲＭコアはいくつかの信号を利用して、ＡＲＭコプロセッサパイプラインの
後続の段を介した進度および前送りを表示する。否定メモリ要求信号（ＭＲＥＱ
＿ＮまたはｎＭＲＥＱ）は、次のサイクルでメモリアクセスが要求されているか
どうかを表示する。ＮＭＲＥＱがＬＯＷである場合、ＡＲＭコアプロセッサは次
のサイクルでメモリアクセスを要求する。否定演算コード取出し信号（ＯＰＣ＿
ＮまたはｎＯＰＣ）は、ＡＲＭコアプロセッサがメモリから命令を取り出してい
るかどうかを表示する。ＯＰＣ＿ＮがＬＯＷである場合、ＡＲＭコアプロセッサ
はメモリから命令を取り出しており、ＯＰＣ＿ＮがＨＩＧＨである場合、データ
が転送されている（データがある場合）。ＡＲＭコアに整数の数のメモリクロッ
ク入力（ＭＣＬＫ）サイクルを待たせるかまたは機能停止にさせるために、否定
待ち（ＷＡＩＴ＿ＮまたはｎＷＡＩＴ）信号が利用される。ＭＣＬＫはＡＲＭコ
アメモリアクセスと内部動作のタイミングを合せるクロックである。ＷＡＩＴ＿
ＮがＬＯＷである時に、ＡＲＭコアは待つか機能停止する。
【００１９】 図３は、本発明の一実施形態であるＡＲＭコプロセッサ電力低減システム３０
０の図である。ＡＲＭコプロセッサ電力低減システム３００は、ＴＨＵＭＢビッ
トレジスタＴＢＩＴ＿ＲＦ３１０、待ちレジスタＷＡＩＴ＿Ｎ＿ＰＦ３２１、第
１の論理ＯＲ構成要素３２５、否定演算コード取出しレジスタＯＰＣ＿Ｎ＿ＰＦ
３２７、第３の論理ＡＮＤ構成要素３２８、第２の論理ＡＮＤ構成要素３２９、
データ保持レジスタＤＡＴＡ＿ＨＯＬＤ＿ＮＦ３３１、マルチプレクサＭＵＸ３
３２、デコードレジスタＤＥＣＯＤＥ＿ＮＦ３３３、実行レジスタＥＸＥＣＵＴ
Ｅ＿ＮＦ３３４、第１の論理ＡＮＤ構成要素３４０および停止クロックレジスタ
ＳＴＯＰＣＬＫ＿ＮＦ３４５を備える。識別にＰＦを含むレジスタは、信号が正
に向かうエッジでトリガされるフリップフロップを含む。識別にＮＦを含むレジ
スタは信号の負に向かうエッジでトリガされるフリップフロップを含む。ＴＢＩ
Ｔ＿ＰＦ３１０は、第１の論理ＡＮＤ構成要素３４０に結合されている。第３の
論理ＡＮＤ構成要素３２８は、ＷＡＩＴ＿Ｎ＿ＰＦ３２１、第１の論理ＯＲ構成
要素３２５、ＯＰＣ＿Ｎ＿ＰＦ３２７、およびＤＡＴＡ＿ＨＯＬＤ＿ＮＦ３３１
に結合されている。第２の論理ＡＮＤ構成要素３２９は、ＷＡＩＴ＿Ｎ＿ＰＦ３
２１、第１の論理ＯＲ構成要素３２５、ＯＰＣ＿Ｎ＿ＰＦ３２７、ＤＥＣＯＤＥ
＿ＮＦ３３３、およびＥＸＥＣＵＴＥ＿ＮＦ３３４に結合されている。ＭＵＸ３
３２は、ＤＡＴＡ＿ＨＯＬＤ＿ＮＦ３３１と、およびＥＸＥＣＵＴＥ＿ＮＦ３３
４に結合されているＤＥＣＯＤＥ＿ＮＦ３３３とに結合されている。ＥＸＥＣＵ
ＴＥ＿ＮＦ３３４は、ＳＴＯＰＣＬＫ＿ＮＦ３４５に結合されている第１の論理
ＡＮＤ構成要素３４０に結合されている。
【００２０】 ＡＲＭコプロセッサ電力低減システム３００の構成要素は、協働して動作して
ＡＲＭ命令をＡＲＭパイプラインを通して転送し、ＡＲＭパイプラインがＴＨＵ
ＭＢ状態の命令を処理している場合、コプロセッサのクロックをオフにする信号
を起動するように動作する。第１の論理ＡＮＤ構成要素３４０は、論理的に入力
信号を解析し、ＡＲＭパイプラインの命令の状態に基づいてコプロセッサのクロ
ックをオンまたはオフにする信号を供給するように構成されている。例えば、第
１の論理ＡＮＤ構成要素３４０は、ＡＲＭパイプライン命令がＴＨＵＭＢ状態の
命令である場合、コプロセッサのクロックをオフにし、ＡＲＭパイプライン命令
がＡＲＭ状態の命令である場合、コプロセッサのクロックをオンにする信号を供
給する。ＴＨＵＭＢビットレジスタＴＢＩＴ＿ＰＦ３１０は、ＴＨＵＭＢビット
（ＴＢＩＴ）信号の論理値を格納し、そのＴＨＵＭＢビット（ＴＢＩＴ）信号は
、ＡＲＭパイプラインの命令がＴＨＵＭＢ状態で動作しているかＡＲＭ状態で動
作しているかを表示する。実行レジスタＥＸＥＣＵＴＥ＿ＮＦ３３４は、前記Ａ
ＲＭパイプラインの実行段と関連した情報を格納する。
【００２１】 第２のＡＮＤ構成要素３２９は、ＡＲＭパイプラインにより命令およびデータ
の前送りを制御する。論理ＯＲ構成要素３２５は、論理ＯＲ構成要素３２５の入
力（例えば、否定メモリ要求信号（ＭＲＥＱ＿Ｎ）および否定演算コード取出し
信号（ＯＰＣ＿Ｎ））が論理１である場合、論理１の値を伝送し、また、論理Ｏ
Ｒ構成要素３２５の前記入力が論理０である場合、論理０を伝送する。待ちレジ
スタＷＡＩＴ＿Ｎ＿ＰＦ３２１は否定待ち信号（例えば、ＷＡＩＴ＿Ｎ）の値を
取り込む。
【００２２】 第３の論理ＡＮＤ構成要素３２８は、格納されたデータをＡＲＭパイプライン
で転送するように指示する信号を伝送する。データ保持レジスタＤＡＴＡ＿ＨＯ
ＬＤ＿ＮＦ３３１はＡＲＭパイプラインで処理されるのを待つデータを格納する
。否定演算コード取出しレジスタＯＰＣ＿Ｎ＿ＰＦ３２７は、ＡＲＭコアプロセ
ッサがメモリから命令を取り出すかどうかを表示する否定演算取出し信号の状態
を格納する。デコードレジスタＤＥＣＯＤＥ＿ＮＦ３３３は、ＡＲＭパイプライ
ンのデコード段と関連した情報を格納する。マルチプレクサＭＵＸ３３２は、デ
ータ保持レジスタまたは信号中のデータからの信号のような前記デコードレジス
タに伝送する信号を選択する。
【００２３】 ＡＲＭ命令パイプライン論理は、ＷＡＩＴ＿Ｎ＿ＰＦ３２１の情報および信号
ＯＰＣ＿ＮおよびＭＲＥＱ＿Ｎの論理状態を調べて、様々なＡＲＭコアレジスタ
によりＡＲＭシステムデータからの命令をラッチするときを決定する。前の立上
がりエッジからＴＢＩＴ値はサンプリングされ、デコード段および実行段に向け
て移動しているデータとともに送り出される。これによって、ＡＲＭコプロセッ
サ電力低減システム３００はコプロセッサクロックを適切に始動／停止すること
ができるようになる。
【００２４】 図４は、ＡＲＭコプロセッサ電力低減真理値表４００の図である。ＡＲＭコプ
ロセッサ電力低減真理値表４００は、ＡＲＭコプロセッサ電力低減システム３０
０の真理値表である。本発明の一実施形態では、クロックの立上りエッジでＷＡ
ＩＴ＿Ｎ＿ＰＦの出力が論理１であり、かつＯＰＣ＿Ｎ信号は論理０であり、か
つＭＲＥＱ＿Ｎ信号は論理０である場合、ＡＲＭコアは命令を取り出している。
命令それ自体は、クロックの次の立ち下がりエッジでＡＲＭコアデータバス上に
置かれる。ＷＡＩＴ＿Ｎ＿ＰＦに格納された値が論理０である場合、命令はＡＲ
Ｍコアのデータバスにとどまったままであり、ＤＡＴＡ＿ＨＯＬＤ＿ＮＦ３３１
、マルチプレクサＭＵＸ３３２、デコードレジスタＤＥＣＯＤＥ＿ＮＦ３３３、
または実行レジスタＥＸＥＣＵＴＥ＿ＮＦ３３４の間で、命令は移されない。レ
ジスタＯＰＣ＿Ｎ＿ＰＦ３２７に格納された値が論理１であり、かつ信号ＯＰＣ
＿Ｎか信号ＭＲＥＱ＿Ｎが論理１である場合は、ＤＡＴＡ＿ＨＯＬＤ＿ＮＦ３３
１、マルチプレクサＭＵＸ３３２、デコードレジスタＤＥＣＯＤＥ＿ＮＦ３３３
、または実行レジスタＥＸＥＣＵＴＥ＿ＮＦ３３４の間で、命令は移されない。
クロックの立ち下がりエッジで、ＷＡＩＴ＿Ｎ＿ＰＦ３２１の値が論理１であり
、かつＯＰＣ＿Ｎ信号が論理１であるかＭＲＥＱ＿Ｎ信号が論理１であるかいず
れかの場合、ＡＲＭコアは現在命令をデコード段および実行段を通して移さない
。しかし、データが存在すれば、ＡＲＭコアはデータ処理を続ける。ＯＰＣ＿Ｎ
＿ＰＦの情報が論理０である場合、ＡＲＭデータバス上の命令はＤＡＴＡ＿ＨＯ
ＬＤ＿ＮＦ３３１に入れられ、「オンホールド」状態になる。
【００２５】 ＡＲＭコプロセッサ電力低減真理値表４００の残りの段の間に、命令はパイプ
ラインの段を通って移動する。クロックの立ち下がりエッジで、ＷＡＩＴ＿Ｎ＿
ＰＦ３２１の情報が論理１であり、かつＯＰＣ＿Ｎ信号が論理０であり、かつＭ
ＲＥＱ＿Ｎ信号が論理０である場合、ＡＲＭコアは現在命令をデコード段に移す
。ＯＰＣ＿ＮＰＦ３２７の情報の状態によって、どちらの命令がデコード段に移
されるかが決まる。ＯＰＣ＿Ｎ＿ＰＦ３２７の情報が論理１である場合、ＤＡＴ
Ａ＿ＨＯＬＤ＿ＮＦ３３１の命令はまだデコード段を通過していないので、ＤＡ
ＴＡ＿ＨＯＬＤ＿ＮＦ３３１の命令がデコード段に移される。ＯＰＣ＿Ｎ＿ＰＦ
３２７の情報が論理１である場合、ＡＲＭデータバス上の命令は、デコーディン
グのために、ＲＥＧＩＳＴＥＲ ＤＥＣＯＤＥ＿ＮＦ３３３に入れられる。クロ
ックの立ち下がりエッジで、ＷＡＩＴ＿Ｎ＿ＰＦ３２１の値が論理１であり、か
つ信号ＯＰＣ＿Ｎが論理０であり、かつ信号ＭＲＥＱ＿Ｎが論理０である場合、
レジスタＤＥＣＯＤＥ＿ＮＦ３３３の内容は、実行のためにレジスタＥＸＥＣＵ
ＴＥ＿ＮＦ３３４に移動する。
【００２６】 第１の論理ＡＮＤ構成要素３４０は、その入力すなわち、ＴＢＩＴ＿ＰＦ３１
０に格納された値と、ＥＸＥＣＵＴＥ＿ＮＦ３４３に格納された値のＴＢＩＴと
が論理１である場合、論理１の値を伝送する。また、その入力のいずれかが論理
０の値である場合、論理０の値を伝送する。第１の論理ＡＮＤ構成要素３４０で
伝送された論理値は一時的にＳＴＯＰＣＬＫ＿ＮＦ３４５に格納され、それから
、信号ＣＬＫＳＴＯＰとしてコプロセッサのクロックに転送される。ＣＬＫＳＴ
ＯＰが論理１である場合、コプロセッサのクロックは停止され、ＣＬＫＳＴＯＰ
が論理０である場合、コプロセッサは始動される。
【００２７】 図５は、本発明の一実施形態であるＡＲＭコプロセッサ電力低減方法５００の
流れ図である。ＡＲＭコプロセッサ電力低減方法５００は、ＡＲＭシステムがＡ
ＲＭコプロセッサを利用しない活動状態にあるかどうか、さらにＡＲＭコプロセ
ッサ分だけ電力消費を低減するかどうかを確定する。一実施形態では、ＡＲＭコ
プロセッサ電力低減方法５００はＡＲＭコア周辺からの信号を検査して、ＡＲＭ
コアがＡＲＭ状態の動作を容易にしようとしているかＴＨＵＭＢ状態の動作を容
易にしようとしているかを決定する。ＡＲＭコプロセッサ電力低減方法５００が
、ＡＲＭコアがＴＨＵＭＢ状態の動作を容易にしようとしているのを検出した場
合、ＡＲＭコプロセッサ電力低減方法５００は、ＡＲＭコプロセッサと関連した
クロックにオフするように信号を送る。例えば、ＡＲＭコプロセッサ電力低減方
法５００は、ＡＲＭパイプラインの一連の命令が全てＴＨＵＭＢ状態の動作であ
ると確定した場合、ＡＲＭコプロセッサ電力低減方法５００は、コプロセッサの
クロックがオフになるようにする。ＡＲＭコプロセッサのクロックがオフになる
ので、ＡＲＭコプロセッサのレジスタは切り換わらないし、電力を消費しない。
【００２８】 ステップ５１０で、ＡＲＭコプロセッサ電力低減方法５００は、ＡＲＭコアが
ＴＨＵＭＢ状態の命令を取り出しているかどうかを決定する。一実施形態では、
ＡＲＭコプロセッサ電力低減方法５００は、ＡＲＭプロセッサが命令を取り出し
ているかどうかを検査する。命令が取り出されている場合、ＡＲＭコプロセッサ
電力低減方法５００は、取り出されている命令と関連したＴＢＩＴ信号の論理状
態を取り込む。例えば、ＡＲＭコプロセッサ電力低減方法５００は、否定メモリ
要求信号（ＭＲＥＱ＿ＮまたはｎＭＲＥＱ）、否定演算コード取出し信号（ＯＰ
Ｃ＿ＮまたはｎＯＰＣ）および否定待ち信号（ＷＡＩＴ＿ＮまたはｎＷＡＩＴ）
を走査して、ＡＲＭコアが命令を取り出しているかどうかを決定する。１つの例
では、論理０（ＬＯＷ）のＴＢＩＴ信号はＡＲＭ状態の命令を表示し、論理１（
ＨＩＧＨ）のＴＢＩＴ信号はＴＨＵＭＢ状態の命令を表示する。ＡＲＭコプロセ
ッサ電力低減方法５００が、ＡＲＭコアがＴＨＵＭＢ状態の命令を取り出してい
るかどうかを決定した後で、ＡＲＭコプロセッサ電力低減方法５００はステップ
５２０に進む。
【００２９】 ＡＲＭコプロセッサ電力低減方法５００は、ステップ５２０ＡＲＭで、通常の
ＡＲＭコア手順およびコプロセッシング手順を継続する。１つの例では、ＡＲＭ
コプロセッサ電力低減方法５００は、命令を取出し段からのデコード段に移し、
さらにその命令を実行段に進めて、通常のＡＲＭコア手順およびコプロセッシン
グ手順を継続する。
【００３０】 ステップ５３０で、ＡＲＭコプロセッサ電力低減方法５００は、ＡＲＭパイプ
ラインで処理されている次の命令の状態を追跡する。一実施形態では、ＡＲＭコ
プロセッサ電力低減方法５００は、ＴＢＩＴレジスタ（例えば、ＴＢＩＴ＿ＰＦ
２１０）のＴＢＩＴ信号の論理値を格納する。１つの例では、命令がパイプライ
ンの取出し段からデコード段に移される時に、ＴＢＩＴ値は格納される。
【００３１】 ステップ５４０で、ＡＲＭコプロセッサ電力低減方法５００は、コプロセッサ
のクロックをオフにするのが適切かどうかを解析する。ＡＲＭコプロセッサ電力
低減方法５００の一実施形態では、ＡＲＭコプロセッサ電力低減方法５００が、
ＡＲＭパイプラインで処理している命令がＴＨＵＭＢ状態の命令かまたはＴＨＵ
ＭＢ状態の命令と関連したデータであると確定した場合、コプロセッサのクロッ
クをオフにするのが適切である。例えば、ＴＨＵＭＢ状態の命令またはＴＨＵＭ
Ｂ状態の命令と関連したデータがＡＲＭパイプラインの段を占めている場合は、
コプロセッサのクロックをオフにするのが適切である。コプロセッサのクロック
をオフにするのが適切でない場合、ＡＲＭコプロセッサ電力低減方法５００は、
ステップ５２０に輪を描いて戻る。コプロセッサのクロックをオフにするのが適
切な場合、ＡＲＭコプロセッサ電力低減方法５００は、ステップ５５０に進む。
【００３２】 ステップ５５０で、ＡＲＭコプロセッサ電力低減方法５００は、コプロセッサ
クロックをオフにする。本発明の一実施形態では、ＡＲＭコプロセッサ電力低減
方法５００は、コプロセッサのクロックに停止させる信号を送る。
【００３３】 ステップ５６０で、ＡＲＭコプロセッサ電力低減方法５００は、コプロセッサ
のクロックをオンにするのが適切かどうかを調べる。ＡＲＭコプロセッサ電力低
減方法５００の一実施形態では、ＡＲＭコプロセッサ電力低減方法５００が、Ａ
ＲＭパイプラインの命令がＡＲＭ状態の命令かＡＲＭ状態の命令と関連したデー
タかであることを確認した場合は、コプロセッサのクロックをオンにするのが適
切である。例えば、ＡＲＭ状態の命令またはＡＲＭ状態の命令と関連したデータ
がＡＲＭパイプラインレジスタを占めている場合は、コプロセッサのクロックを
オンにするのが適切である。一実施形態では、ＡＲＭコプロセッサ電力低減方法
５００は、コプロセッサのクロックがオフになった後で、命令取出しと関連した
ＴＢＩＴ信号を監視し続ける。例えば、ＡＲＭコプロセッサ電力低減方法５００
は、論理０のＴＢＩＴ値を解釈して、関連した命令取出しがＡＲＭ状態の命令取
出しであると表示する。次の取出しがＡＲＭ状態の命令である場合は、コプロセ
ッサのクロックをオンにするのが適切である。コプロセッサのクロックをオンに
するのが適切でない場合、ＡＲＭコプロセッサ電力低減方法５００は、ステップ
５５０に輪を描いて戻る。コプロセッサのクロックをオンにするのが適切である
場合、ＡＲＭコプロセッサ電力低減方法５００は、ステップ５７０に進む。
【００３４】 ステップ５７０で、ＡＲＭコプロセッサ電力低減方法５００は、コプロセッサ
クロックをオンに切り換え、ステップ５１０に輪を描いて戻る。
【００３５】 上で示したように、ＡＲＭコプロセッサ電力低減方法５００は、ステップ５４
０で、ＡＲＭパイプラインで処理している命令がＴＨＵＭＢ状態の命令であるか
またはＴＨＵＭＢ状態の命令と関連したデータであるかを確定する。ＡＲＭコプ
ロセッサ電力低減方法５００の一実施形態では、格納された待ちの値（例えば、
ＷＡＩＴ＿Ｎ＿ＰＦ２２１）が論理１であり、かつＯＰＣ＿Ｎ信号とＭＲＥＱ＿
Ｎ信号の両方が論理０である場合、ＡＲＭコプロセッサ電力低減方法５００は、
パイプラインの実行レジスタ（例えば、ＥＸＥＣＵＴＥ＿ＮＦ２３４）の命令と
関連したＴＢＩＴとＴＢＩＴレジスタ（例えば、ＴＢＩＴ＿ＰＦ２１０）の格納
されたＴＢＩＴ値を比較する。パイプラインの実行レジスタ（例えば、ＥＸＥＣ
ＵＴＥ＿ＮＦ２３４）の命令と関連したＴＢＩＴと、ＴＢＩＴレジスタ（例えば
、ＴＢＩＴ＿ＰＦ２１０）の格納されたＴＢＩＴ値との両方が論理１である場合
、ＡＲＭコプロセッサ電力低減方法５００は、コプロセッサのクロックを停止す
る。パイプラインの実行レジスタ（例えば、ＥＸＥＣＵＴＥ＿ＮＦ２３４）の命
令と関連したＴＢＩＴか、またはＴＢＩＴレジスタ（例えば、ＴＢＩＴ＿ＰＦ２
１０）の格納されたＴＢＩＴ値かいずれかが論理０である場合、ＡＲＭコプロセ
ッサ電力低減方法５００は、コプロセッサのクロックを停止しない。
【００３６】 このようにして、本発明のシステムおよび方法によって、ＡＲＭシステムのコ
プロセッサによる電力消費は減少する。本システムおよび方法は、ＡＲＭシステ
ムの動作機能性を妨害しない。本発明によってＴＨＵＭＢ状態の動作中に切り換
わるコプロセッサのレジスタは減少し、また、本発明により、電力供給の要求条
件軽減が容易になる。
【００３７】 本発明の特定の実施形態についての上記の記述は、例証と説明のために示した
。それらは、網羅的であることを意図しないし、または本発明を開示された明確
な形態に限定する意図ではない。上記の教示の観点から、明らかに、多くの修正
物および変更物が可能である。実施形態は、本発明の原理およびその実際の応用
を最も適切に説明するために選び説明した。これによって、当業者は、特定の意
図する使用に適するような様々な修正物で、本発明および様々な実施形態を最適
に利用することができるようになる。
【図面の簡単な説明】
【図１】 本発明のＡＲＭコプロセッサ電力低減システムおよび方法の一実施形態と関連
したコプロセッサクロック停止波形テーブルの一例である。
【図２】 本発明のＡＲＭコプロセッサ電力低減システムおよび方法の一実施形態と関連
したコプロセッサクロック始動波形テーブルの一例である。
【図３】 本発明の一実施形態である、ＡＲＭコプロセッサ電力低減システムの図である
。
【図４】 本発明のＡＲＭコプロセッサ電力低減システムのＡＲＭコプロセッサ電力低減
真理値表の説明図である。
【図５】 本発明のＡＲＭコプロセッサ電力低減方法の一実施形態の流れ図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スウォループ、アダスミリ アメリカ合衆国アリゾナ州、テンプ、ウェ スト、ベイスライン、ロード、505アパー トメント、ナンバー、2121 Ｆターム(参考） 5B013 DD03 5B033 AA05 AA13 AA14 BA05 5B079 BA12 BB01 BC01

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 入力信号を論理的に解析しコプロセッサのクロックをオンまたはオフにする信
    号を供給するように構成された第１の論理構成要素と、 前記第１の論理構成要素に結合されたＴＨＵＭＢビットレジスタと、ここで前
    記ＴＨＵＭＢビットレジスタが、ＡＲＭパイプラインの命令がＴＨＵＭＢ状態で
    動作しているか、またはＡＲＭ状態で動作しているかを表示するＴＨＵＭＢビッ
    ト（ＴＢＩＴ）信号の論理値を格納するように構成されており、 前記第１の論理構成要素に結合された実行レジスタとを含んでなり、前記実行
    レジスタが前記ＡＲＭパイプラインの実行段と関連した情報を格納するように構
    成されている、ＡＲＭコプロセッサ電力低減システム。
  2. 【請求項２】 前記コプロセッサのクロックが、ＡＲＭパイプラインの命令の状態に基づいて
    オンまたはオフにされる、請求項１に記載のシステム。
  3. 【請求項３】 前記ＡＲＭパイプラインの命令がＴＨＵＭＢ状態の命令である場合、前記第１
    の論理構成要素が、前記コプロセッサのクロックをオフにする前記信号を供給す
    る、請求項１または２に記載のＡＲＭコプロセッサ電力低減システム。
  4. 【請求項４】 前記ＡＲＭパイプラインの命令がＡＲＭ状態の命令である場合、前記第１の論
    理構成要素が、前記コプロセッサのクロックをオンにする前記信号を供給する、
    請求項１または２に記載のＡＲＭコプロセッサ電力低減システム。
  5. 【請求項５】 前記第１の論理構成要素が第１の論理ＡＮＤ構成要素であり、この第１の論理
    ＡＮＤ構成要素は、前記第１の論理ＡＮＤ構成要素の入力が論理１である場合、
    論理１の値を伝送し、前記第１の論理ＡＮＤ構成要素の前記入力のいずれかが論
    理０の値である場合、論理０の値を伝送するように構成されている、請求項１に
    記載のＡＲＭコプロセッサ電力低減システム。
  6. 【請求項６】 前記実行レジスタに結合された第２の論理ＡＮＤ構成要素と、ここで前記第２
    の論理ＡＮＤ構成要素が前記ＡＲＭパイプラインを進めるように構成されており
    、 前記第２の論理ＡＮＤ構成要素に結合された論理ＯＲ構成要素と、ここで前記
    論理ＯＲ構成要素が、前記論理ＯＲ構成要素の入力が論理１である場合、論理１
    の値を伝送し、前記論理ＯＲ構成要素の前記入力が論理０である場合、論理０を
    伝送するように構成されており、 前記第２の論理ＡＮＤ構成要素に結合された待ちレジスタとをさらに含み、こ
    の待ちレジスタが、整数の数のメモリクロック入力サイクルの間、ＡＲＭコアを
    機能停止の待ちにするように構成された否定待ち信号の値を取り込むように構成
    されている、請求項１に記載のＡＲＭコプロセッサ電力低減システム。
  7. 【請求項７】 前記論理ＯＲ構成要素に結合された第３の論理ＡＮＤ構成要素と、ここで前記
    第３の論理構成要素が、格納されたデータが前記ＡＲＭパイプラインで転送され
    るように指示する信号を伝送するように構成されており、 前記第３の論理ＡＮＤ構成要素に結合されたデータ保持レジスタと、ここで前
    記データ保持レジスタが前記ＡＲＭパイプラインで処理されるのを待っているデ
    ータを格納するように構成され、 前記第３の論理ＡＮＤ構成要素に結合された否定演算コード取出しレジスタと
    をさらに含み、前記否定演算コード取出しレジスタが、ＡＲＭコアプロセッサが
    メモリから命令を取り出しているかどうかを表示する否定演算コード取出し信号
    の状態を格納するように構成されている、請求項６に記載のＡＲＭコプロセッサ
    電力低減システム。
  8. 【請求項８】 前記第２の論理ＡＮＤ構成要素に結合されたデコードレジスタと、ここで前記
    デコードレジスタがＡＲＭパイプラインのデコード段と関連した情報を格納する
    ように構成されており、 前記デコードレジスタに結合されたマルチプレクサとをさらに含み、ここで前
    記マルチプレクサが前記デコードレジスタに伝送すべき信号を選ぶように構成さ
    れている、請求項６に記載のＡＲＭコプロセッサ電力低減システム。
  9. 【請求項９】 前記マルチプレクサが、データ保持レジスタからの信号か信号中のデータから
    の信号かを選ぶ、請求項８に記載のＡＲＭコプロセッサ電力低減システム。
  10. 【請求項１０】 前記第１の論理構成要素がＡＮＤ構成要素であり、ここで前記構成要素が前記
    入力信号の論理レベルに基づいて前記コプロセッサのクロックをオンまたはオフ
    にし、 前記実行レジスタに結合された第２の論理ＡＮＤ構成要素と、ここで前記第２
    の論理ＡＮＤ構成要素が前記ＡＲＭパイプラインを進めるように構成され、 前記第２の論理ＡＮＤ構成要素に結合された論理ＯＲ構成要素とをさらに含み
    、前記論理ＯＲ構成要素が、前記論理ＯＲ構成要素の入力が論理１である場合、
    論理１の値を伝送し、前記論理ＯＲ構成要素の前記入力が論理０である場合、論
    理０を伝送するように構成されている、請求項１に記載のシステム。
  11. 【請求項１１】 前記論理ＯＲ構成要素が、次のサイクルでメモリアクセスが必要となるかどう
    かを表示するように構成された否定メモリ要求信号と、ＡＲＭコアプロセッサ／
    前記ＡＲＭコアプロセッサがメモリから命令を取り出しているかどうかを表示す
    るように構成された否定演算コード取出し信号とに結合されている、請求項６ま
    たは１０に記載のＡＲＭコプロセッサ電力低減システム。
  12. 【請求項１２】 前記論理ＯＲ構成要素に結合された第３の論理ＡＮＤ構成要素と、ここで前記
    第３の論理ＡＮＤ構成要素は、格納されたデータが前記ＡＲＭパイプラインで転
    送されるように指示する信号を伝送するように構成されており、 前記第３の論理ＡＮＤ構成要素に結合されたデータ保持レジスタと、ここで前
    記データ保持レジスタは前記パイプラインで処理されるのを待っているデータを
    格納するように構成されており、 前記第３の論理ＡＮＤ構成要素に結合された否定演算コード取出しレジスタと
    、ここで前記否定演算コード取出しレジスタは、前記ＡＲＭコアプロセッサがメ
    モリから命令を取出しているかどうかを表示する否定演算コード取出し信号を格
    納するように構成されており、 前記第２の論理ＡＮＤ構成要素に結合されたデコードレジスタと、ここで前記
    デコードレジスタは前記ＡＲＭパイプラインの実行段と関連した情報を格納する
    ように構成されており、 前記デコードレジスタに結合されたマルチプレクサとをさらに含み、前記マル
    チプレクサが、前記デコードレジスタに伝送すべき信号を選ぶように構成されて
    いる、請求項１１に記載のＡＲＭコプロセッサ電力低減システム。
  13. 【請求項１３】 前記実行レジスタ中の命令と関連したＴＨＵＭＢビットが論理１であり、かつ
    前記ＴＨＵＭＢビットレジスタの値が論理１である時に、前記第１の論理ＡＮＤ
    構成要素が前記コプロセッサのクロックをオフにする、請求項１２に記載のＡＲ
    Ｍコプロセッサ電力低減システム。
  14. 【請求項１４】 ＡＲＭコアがＴＨＵＭＢ状態の命令を取り出しているかどうかを決定するステ
    ップと、 通常のＡＲＭコア手順およびコプロセッシング手順を継続するステップと、 ＡＲＭパイプラインで処理されている次の命令の状態を追跡するステップと、 コプロセッサのクロックをオフにするのが適切であるかどうかを解析するステ
    ップと、 前記コプロセッサのクロックをオフにするステップと、 前記コプロセッサのクロックをオンにするのが適切であるかどうかを調べるス
    テップと、 前記コプロセッサのクロックをオンに切り換えるステップとを含むＡＲＭコプ
    ロセッサ電力低減方法。
  15. 【請求項１５】 前記ＡＲＭプロセッサが、命令を取り出しているかどうかを検査するステップ
    と、 取り出されている命令と関連したＴＢＩＴ信号の論理状態を取り込むステップ
    とをさらに含み、前記ＴＢＩＴ信号は、前記取り出されている命令がＡＲＭ状態
    の命令か前記ＴＨＵＭＢ状態の命令かを表示する、請求項１４に記載のＡＲＭコ
    プロセッサ電力低減方法。
  16. 【請求項１６】 ＡＲＭコアが命令を取り出しているかどうかを決定するために、否定メモリ要
    求信号、否定演算コード取出し信号、および否定待ち信号を走査するステップを
    さらに含む、請求項１４に記載のＡＲＭコプロセッサ電力低減方法。
  17. 【請求項１７】 取出し段からデコード段に命令を移すステップと、 前記命令を実行段に進めるステップとをさらに含む、請求項１４に記載のＡＲ
    Ｍコプロセッサ電力低減方法。
  18. 【請求項１８】 ＴＢＩＴ信号の論理値をＴＢＩＴレジスタに格納するステップをさらに含む、
    請求項１４に記載のＡＲＭコプロセッサ電力低減方法。
  19. 【請求項１９】 前記ＡＲＭパイプラインで処理している命令がＴＨＵＭＢ状態の命令であるか
    、または前記ＴＨＵＭＢ状態の命令と関連したデータである場合は、前記コプロ
    セッサのクロックをオフにするのが適切である、請求項１４に記載のＡＲＭコプ
    ロセッサ電力低減方法。
  20. 【請求項２０】 前記コプロセッサのクロックに停止させる信号を伝送するステップをさらに含
    む、請求項１４に記載のＡＲＭコプロセッサ電力低減方法。
  21. 【請求項２１】 前記ＡＲＭパイプラインの命令がＡＲＭ状態の命令であるか、または前記ＡＲ
    Ｍ状態の命令と関連したデータであるかを確認するステップをさらに含む、請求
    項１４に記載のＡＲＭコプロセッサ電力低減方法。
  22. 【請求項２２】 ＡＲＭ状態の命令または前記ＡＲＭ状態の命令と関連したデータが前記ＡＲＭ
    パイプラインのレジスタを占めている場合は、コプロセッサのクロックをオンに
    するのが適切である、請求項１４に記載のＡＲＭコプロセッサ電力低減方法。
JP2000618810A 1999-05-18 2000-05-08 電力消費を低減するシステムおよび方法 Expired - Lifetime JP4632279B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/313,933 1999-05-18
US09/313,933 US6438700B1 (en) 1999-05-18 1999-05-18 System and method to reduce power consumption in advanced RISC machine (ARM) based systems
PCT/US2000/012467 WO2000070433A1 (en) 1999-05-18 2000-05-08 A system and a method to reduce power consumption

Publications (3)

Publication Number Publication Date
JP2002544618A true JP2002544618A (ja) 2002-12-24
JP2002544618A5 JP2002544618A5 (ja) 2010-10-14
JP4632279B2 JP4632279B2 (ja) 2011-02-16

Family

ID=23217815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000618810A Expired - Lifetime JP4632279B2 (ja) 1999-05-18 2000-05-08 電力消費を低減するシステムおよび方法

Country Status (6)

Country Link
US (1) US6438700B1 (ja)
EP (1) EP1099151B1 (ja)
JP (1) JP4632279B2 (ja)
CN (1) CN100485584C (ja)
DE (1) DE60034526T2 (ja)
WO (1) WO2000070433A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820189B1 (en) * 1999-05-12 2004-11-16 Analog Devices, Inc. Computation core executing multiple operation DSP instructions and micro-controller instructions of shorter length without performing switch operation
US6629262B1 (en) * 1999-09-30 2003-09-30 Toshiba Tec Kabushiki Kaisha Multiplexed storage controlling device
US6732203B2 (en) * 2000-01-31 2004-05-04 Intel Corporation Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus
US7353368B2 (en) * 2000-02-15 2008-04-01 Intel Corporation Method and apparatus for achieving architectural correctness in a multi-mode processor providing floating-point support
US20030070013A1 (en) * 2000-10-27 2003-04-10 Daniel Hansson Method and apparatus for reducing power consumption in a digital processor
TWI282918B (en) * 2000-11-13 2007-06-21 Intel Corp Method, device, and system for placing a processor in an idle state
US6917608B1 (en) 2000-12-22 2005-07-12 National Semiconductor Corporation Microsequencer microcode bank switched architecture
US6963554B1 (en) 2000-12-27 2005-11-08 National Semiconductor Corporation Microwire dynamic sequencer pipeline stall
US7191350B2 (en) * 2002-01-30 2007-03-13 Matsushita Electric Industrial Co., Ltd. Instruction conversion apparatus and instruction conversion method providing power control information, program and circuit for implementing the instruction conversion, and microprocessor for executing the converted instruction
EP1338956A1 (fr) 2002-02-20 2003-08-27 STMicroelectronics S.A. Dispositif électronique de traitement de données, en particulier processeur audio pour un décodeur audio/vidéo
JP3776058B2 (ja) * 2002-05-30 2006-05-17 Ｎｅｃエレクトロニクス株式会社 システムｌｓｉ、システムｌｓｉの設計方法、及び、記録媒体
JP4412905B2 (ja) * 2003-01-28 2010-02-10 パナソニック株式会社 低電力動作制御装置、およびプログラム最適化装置
US7197628B2 (en) * 2003-12-10 2007-03-27 Intel Corporation Method and apparatus for execution flow synonyms
US8719837B2 (en) 2004-05-19 2014-05-06 Synopsys, Inc. Microprocessor architecture having extendible logic
EP1600845A1 (en) * 2004-05-28 2005-11-30 STMicroelectronics Limited Processor with power saving circuitry
US7769983B2 (en) * 2005-05-18 2010-08-03 Qualcomm Incorporated Caching instructions for a multiple-state processor
US7882380B2 (en) * 2006-04-20 2011-02-01 Nvidia Corporation Work based clock management for display sub-system
US7937606B1 (en) 2006-05-18 2011-05-03 Nvidia Corporation Shadow unit for shadowing circuit status
US7657791B2 (en) * 2006-11-15 2010-02-02 Qualcomm Incorporated Method and system for a digital signal processor debugging during power transitions
US7711927B2 (en) * 2007-03-14 2010-05-04 Qualcomm Incorporated System, method and software to preload instructions from an instruction set other than one currently executing
CN101593287B (zh) * 2008-05-28 2010-12-08 北京中电华大电子设计有限责任公司 一种智能卡功耗平衡方法
US8347132B2 (en) * 2009-01-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reducing processor power consumption
CN110750304B (zh) * 2019-09-30 2022-04-12 百富计算机技术（深圳）有限公司 提升任务切换效率的方法及终端设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391028A (ja) * 1989-09-04 1991-04-16 Mitsubishi Electric Corp パイプライン処理装置
JPH06202754A (ja) * 1992-11-06 1994-07-22 Intel Corp 集積回路の機能単位をパワーダウンする装置及び方法
JPH09212358A (ja) * 1996-01-31 1997-08-15 Hitachi Ltd データ処理装置及びマイクロプロセッサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US5420808A (en) * 1993-05-13 1995-05-30 International Business Machines Corporation Circuitry and method for reducing power consumption within an electronic circuit
US5666537A (en) 1994-08-12 1997-09-09 Intel Corporation Power down scheme for idle processor components
JP3520611B2 (ja) * 1995-07-06 2004-04-19 株式会社日立製作所 プロセッサの制御方法
US5996083A (en) * 1995-08-11 1999-11-30 Hewlett-Packard Company Microprocessor having software controllable power consumption
US5726921A (en) * 1995-12-22 1998-03-10 Intel Corporation Floating point power conservation
US5815724A (en) * 1996-03-29 1998-09-29 Intel Corporation Method and apparatus for controlling power consumption in a microprocessor
US6014751A (en) * 1997-05-05 2000-01-11 Intel Corporation Method and apparatus for maintaining cache coherency in an integrated circuit operating in a low power state
JPH10326129A (ja) * 1997-05-23 1998-12-08 Mitsubishi Electric Corp 半導体装置
US6049882A (en) * 1997-12-23 2000-04-11 Lg Semicon Co., Ltd. Apparatus and method for reducing power consumption in a self-timed system
US6219796B1 (en) * 1997-12-23 2001-04-17 Texas Instruments Incorporated Power reduction for processors by software control of functional units

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391028A (ja) * 1989-09-04 1991-04-16 Mitsubishi Electric Corp パイプライン処理装置
JPH06202754A (ja) * 1992-11-06 1994-07-22 Intel Corp 集積回路の機能単位をパワーダウンする装置及び方法
JPH09212358A (ja) * 1996-01-31 1997-08-15 Hitachi Ltd データ処理装置及びマイクロプロセッサ

Also Published As

Publication number Publication date
CN100485584C (zh) 2009-05-06
DE60034526T2 (de) 2007-11-22
US6438700B1 (en) 2002-08-20
EP1099151A1 (en) 2001-05-16
CN1318165A (zh) 2001-10-17
JP4632279B2 (ja) 2011-02-16
EP1099151B1 (en) 2007-04-25
WO2000070433A1 (en) 2000-11-23
DE60034526D1 (de) 2007-06-06

Similar Documents

Publication Publication Date Title
JP4632279B2 (ja) 電力消費を低減するシステムおよび方法
US7263624B2 (en) Methods and apparatus for power control in a scalable array of processor elements
JP3920994B2 (ja) プロセッサをコプロセッサにインタフェースするための方法および装置
US20020004916A1 (en) Methods and apparatus for power control in a scalable array of processor elements
US8341436B2 (en) Method and system for power-state transition controllers
US20080120494A1 (en) Methods and Apparatus for a Bit Rake Instruction
WO2008023426A1 (fr) Dispositif de traitement de tâche
JP2013541758A (ja) 命令フェッチユニットの電力を落とすことによりプロセッサ内の電力消費を低下させる方法および装置
JP2004171573A (ja) 新規な分割命令トランズアクションモデルを使用して構築したコプロセッサ拡張アーキテクチャ
WO2008023427A1 (fr) Dispositif de traitement de tâche
US5687381A (en) Microprocessor including an interrupt polling unit configured to poll external devices for interrupts using interrupt acknowledge bus transactions
JP4689087B2 (ja) 情報処理装置及び省電力移行制御方法
CN1299199C (zh) 流水线化可编辑处理器及其复位方法
CN110806899B (zh) 一种基于指令扩展的流水线紧耦合加速器接口结构
CA2657168C (en) Efficient interrupt return address save mechanism
US7849466B2 (en) Controlling execution mode of program threads by applying a mask to a control register in a multi-threaded processor
US5948093A (en) Microprocessor including an interrupt polling unit configured to poll external devices for interrupts when said microprocessor is in a task switch state
CN112559048B (zh) 一种指令处理装置、处理器及其处理方法
US6721878B1 (en) Low-latency interrupt handling during memory access delay periods in microprocessors
JP2798121B2 (ja) データ処理装置
JP3158107B2 (ja) 浮動小数点状態および制御レジスタ（ｆｐｓｃｒ）命令を直接実行するための方法および装置
JPH01243167A (ja) データ処理装置
JP4311087B2 (ja) プロセッサおよび例外処理方法
JP3630904B2 (ja) 演算実行方法および演算実行装置
CN116149731A (zh) 基于低功耗协处理器的处理方法及系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090728

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20100824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101111

R150 Certificate of patent or registration of utility model

Ref document number: 4632279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term