JPH0570834B2 - - Google Patents
Info
- Publication number
- JPH0570834B2 JPH0570834B2 JP60072573A JP7257385A JPH0570834B2 JP H0570834 B2 JPH0570834 B2 JP H0570834B2 JP 60072573 A JP60072573 A JP 60072573A JP 7257385 A JP7257385 A JP 7257385A JP H0570834 B2 JPH0570834 B2 JP H0570834B2
- Authority
- JP
- Japan
- Prior art keywords
- crt
- memory
- data
- graph data
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 14
- 238000009125 cardiac resynchronization therapy Methods 0.000 claims 11
- 238000005259 measurement Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Indicating Measured Values (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ラスタスキヤン方式における極座標
表示装置、特に入力してくるデータを極座標で
CRT表示装置に表示する場合、CRT画面に対応
した２個のCRTメモリを設け、測定スキヤンご
とに書き込むべきCRTメモリを交互に切り換え、
一方のCRTメモリに新たなグラフデータを書き
込みながら他方のCRTメモリの前に書き込まれ
たグラフデータを消去するようにして、入力して
くるデータをリアルタイムでCRT表示装置に極
座標表示するとともに、CRT表示装置に表示さ
れるトレースが切れ目なく連続して表示されるラ
スタスキヤン方式における極座標表示装置に関す
るものである。
表示装置、特に入力してくるデータを極座標で
CRT表示装置に表示する場合、CRT画面に対応
した２個のCRTメモリを設け、測定スキヤンご
とに書き込むべきCRTメモリを交互に切り換え、
一方のCRTメモリに新たなグラフデータを書き
込みながら他方のCRTメモリの前に書き込まれ
たグラフデータを消去するようにして、入力して
くるデータをリアルタイムでCRT表示装置に極
座標表示するとともに、CRT表示装置に表示さ
れるトレースが切れ目なく連続して表示されるラ
スタスキヤン方式における極座標表示装置に関す
るものである。
（従来の技術分野）
第４図は従来のラスタスキヤン方式における極
座標表示装置を示しており、例えばネツトワーク
アナライザの様な信号解析装置１内のマイクロプ
ロセツサ２は、信号解析装置１で解析されたデー
タをCRTメモリ４のアドレスとともにデータバ
スを介してグラフイツクデイスプレイコントロー
ラ３に設定する。グラフイツクデイスプレイコン
トローラ３はマイクロプロセツサ２により設定さ
れたCRTメモリ４のアドレスをCRTメモリ４に
設定し、信号解析装置１で解析された振幅及び位
相のデータに基づくグラフデータ（このグラフデ
ータは後に説明する）をCRTメモリ４に書き込
む。CRTメモリ４はCRT画面の表示フオーマツ
トと１対１に対応して配列されている。またグラ
フイツクデイスプレイコントローラ３はタイミン
グ回路７から発生するタイミングパルスにより、
ラスタスキヤン方式でCRTメモリ４のデータを
読み出す。このときグラフイツクデイスプレイコ
ントローラ３がCRTメモリ４をアクセスする書
き込みサイクルと読み出すラスタスキヤンサイク
ルとは時分割で処理が行われる。CRTメモリ４
から読み出されたパラレルビツトのデータは、パ
ラレル−シリアル変換回路５において、タイミン
グ回路７から発生したタイミングパルスによりシ
リアルビツトのデータに変換される。そしてシリ
アルビツトのデータはビデオ回路６によりビデオ
信号に変換され、CRT表示装置に送られて信号
解析装置１で解析され出力されたデータがCRT
画面に表示される。
座標表示装置を示しており、例えばネツトワーク
アナライザの様な信号解析装置１内のマイクロプ
ロセツサ２は、信号解析装置１で解析されたデー
タをCRTメモリ４のアドレスとともにデータバ
スを介してグラフイツクデイスプレイコントロー
ラ３に設定する。グラフイツクデイスプレイコン
トローラ３はマイクロプロセツサ２により設定さ
れたCRTメモリ４のアドレスをCRTメモリ４に
設定し、信号解析装置１で解析された振幅及び位
相のデータに基づくグラフデータ（このグラフデ
ータは後に説明する）をCRTメモリ４に書き込
む。CRTメモリ４はCRT画面の表示フオーマツ
トと１対１に対応して配列されている。またグラ
フイツクデイスプレイコントローラ３はタイミン
グ回路７から発生するタイミングパルスにより、
ラスタスキヤン方式でCRTメモリ４のデータを
読み出す。このときグラフイツクデイスプレイコ
ントローラ３がCRTメモリ４をアクセスする書
き込みサイクルと読み出すラスタスキヤンサイク
ルとは時分割で処理が行われる。CRTメモリ４
から読み出されたパラレルビツトのデータは、パ
ラレル−シリアル変換回路５において、タイミン
グ回路７から発生したタイミングパルスによりシ
リアルビツトのデータに変換される。そしてシリ
アルビツトのデータはビデオ回路６によりビデオ
信号に変換され、CRT表示装置に送られて信号
解析装置１で解析され出力されたデータがCRT
画面に表示される。
（発明が解決しようとする問題点）
ところで、解析装置１で解析され出力されるデ
ータを測定スキヤンに対応してリアルタイムで表
示させるためには、各測定点に対応した座標のグ
ラフ、すなわちCRTメモリ４に書き込まれてい
る前回のグラフデータを消去しながら、その座標
上に新たなグラフを表示させなければならない。
ータを測定スキヤンに対応してリアルタイムで表
示させるためには、各測定点に対応した座標のグ
ラフ、すなわちCRTメモリ４に書き込まれてい
る前回のグラフデータを消去しながら、その座標
上に新たなグラフを表示させなければならない。
第５図に示された直交座標の様に、測定スキヤ
ン方向とグラフの表示方向（以下トレース方向と
いう）とが同一で、グラフの表示（以下トレース
という）の細かさが等間隔で表示される場合には
不都合が生じることはない。何故ならば、例えば
測定スキヤン上の１点Ｐのグラフを新たに表示さ
せるためには、Ｐ上のグラフのデータをCRTメ
モリ４から消去し、新たなデータをCRTメモリ
４に書き込めば、新たなグラフがＰ上に表示され
るからである。
ン方向とグラフの表示方向（以下トレース方向と
いう）とが同一で、グラフの表示（以下トレース
という）の細かさが等間隔で表示される場合には
不都合が生じることはない。何故ならば、例えば
測定スキヤン上の１点Ｐのグラフを新たに表示さ
せるためには、Ｐ上のグラフのデータをCRTメ
モリ４から消去し、新たなデータをCRTメモリ
４に書き込めば、新たなグラフがＰ上に表示され
るからである。
しかしながら、第６図に示す極座標表示におい
ては、水平方向はＸ＝Acosθ、垂直方向Ｙ＝
Asinθで表わされるので、測定スキヤン方向とグ
ラフのトレース方向とが異なるのが一般的であ
る。そしてグラフのトレースの細かさが直交座標
の場合と異なり、等間隔でなくなるので、信号解
析装置１で解析されたデータをCRT表示装置に
ラスタスキヤン方式で表示するとき、第７図に示
される如く表示グラフの一部分が不連続となつた
り、またこの不連続を解消しようとするとリアル
タイムで表示できない欠点があつた。
ては、水平方向はＸ＝Acosθ、垂直方向Ｙ＝
Asinθで表わされるので、測定スキヤン方向とグ
ラフのトレース方向とが異なるのが一般的であ
る。そしてグラフのトレースの細かさが直交座標
の場合と異なり、等間隔でなくなるので、信号解
析装置１で解析されたデータをCRT表示装置に
ラスタスキヤン方式で表示するとき、第７図に示
される如く表示グラフの一部分が不連続となつた
り、またこの不連続を解消しようとするとリアル
タイムで表示できない欠点があつた。
更に判り易く説明すると、第８図は第６図の部
分拡大説明図であり、或る測定スキヤンでP10，
P11，P12，…で表わされるグラフのトレースが表
示されたものとする。P10，P11，P12，…は信号
解析装置１で解析された測定点のデータに対応す
る位置である。P11の対応データをCRTメモリ４
に書き込むとき、P10とP11との間を滑らかに結ぶ
ため、グラフイツクデイスプレイコントローラ３
によつて補間処理がなされ、その補間されたデー
タ、すなわちグラフデータ（P10，P11の対応デー
タも含む）も、CRTメモリ４に書き込まれるよ
うになつている。以下P12，P13，…についても同
様である。従つてCRTメモリ４を読み出したと
き、CRT画面には第６図に示され様に連続した
グラフが表示される。
分拡大説明図であり、或る測定スキヤンでP10，
P11，P12，…で表わされるグラフのトレースが表
示されたものとする。P10，P11，P12，…は信号
解析装置１で解析された測定点のデータに対応す
る位置である。P11の対応データをCRTメモリ４
に書き込むとき、P10とP11との間を滑らかに結ぶ
ため、グラフイツクデイスプレイコントローラ３
によつて補間処理がなされ、その補間されたデー
タ、すなわちグラフデータ（P10，P11の対応デー
タも含む）も、CRTメモリ４に書き込まれるよ
うになつている。以下P12，P13，…についても同
様である。従つてCRTメモリ４を読み出したと
き、CRT画面には第６図に示され様に連続した
グラフが表示される。
次の測定スキヤンにおいて、信号解析装置１で
解析されたデータの各測定点の位置がP20，P21，
P22，…で表示される第６図、第８図に示された
位置であつたとする。
解析されたデータの各測定点の位置がP20，P21，
P22，…で表示される第６図、第８図に示された
位置であつたとする。
グラフイツクデイスプレイコントローラ３は
P20とP21の間のグラフデータをCRTメモリ４に
書き込む際、前の測定スキヤンにおけるP10とP11
の間のグラフデータを前もつて消去した上で、前
記P20とP21の間のグラフデータをCRTメモリ４
に書き込む。次にP21とP22の間のグラフデータを
CRTメモリ４に書き込む際、グラフイツクデイ
スプレイコントローラ３は前の測定スキヤンにお
けるP11とP12の間のグラフデータを消去した後
に、前記P21とP22の間のグラフデータをCRTメ
モリ４に書き込む。従つてP11とP21との間のグラ
フデータが消去されることとなり、P11とP21の間
が不連続となつてCRT画面に表示される。以下
同様にP12とP22の間が不連続となる。このように
従来の回路構成ではCRT画面に表示されるグラ
フが第７図のように不連続となる欠点があつた。
P20とP21の間のグラフデータをCRTメモリ４に
書き込む際、前の測定スキヤンにおけるP10とP11
の間のグラフデータを前もつて消去した上で、前
記P20とP21の間のグラフデータをCRTメモリ４
に書き込む。次にP21とP22の間のグラフデータを
CRTメモリ４に書き込む際、グラフイツクデイ
スプレイコントローラ３は前の測定スキヤンにお
けるP11とP12の間のグラフデータを消去した後
に、前記P21とP22の間のグラフデータをCRTメ
モリ４に書き込む。従つてP11とP21との間のグラ
フデータが消去されることとなり、P11とP21の間
が不連続となつてCRT画面に表示される。以下
同様にP12とP22の間が不連続となる。このように
従来の回路構成ではCRT画面に表示されるグラ
フが第７図のように不連続となる欠点があつた。
また従来の回路構成で上記の不連続部を生じな
いように表示しようとすると、測定スキヤン終了
後、CRTメモリ４に書き込まれた当該測定スキ
ヤンにおけるグラフデータをすべて消去してか
ら、新たに次の測定スキヤンにおけるグラフデー
タを書き込まなけれなならず、測定スキヤンごと
に前のグラフがCRT画面から消え、信号解析装
置１が解析し出力するデータをリアルタイムで表
示することが望まれる測定器に使用できない欠点
があつた。
いように表示しようとすると、測定スキヤン終了
後、CRTメモリ４に書き込まれた当該測定スキ
ヤンにおけるグラフデータをすべて消去してか
ら、新たに次の測定スキヤンにおけるグラフデー
タを書き込まなけれなならず、測定スキヤンごと
に前のグラフがCRT画面から消え、信号解析装
置１が解析し出力するデータをリアルタイムで表
示することが望まれる測定器に使用できない欠点
があつた。
本発明は上記の欠点を解決することを目的とし
ており、CRT画面に１対１に対応した２個の
CRTメモリを設け、一方のCRTメモリに新たな
グラフデータを書き込みながら他方のCRTメモ
リの前に書き込まれたグラフデータを消去し、
CRT表示装置への表示に当つては２個のCRTメ
モリを同時に読み出すことにより、CRT画面に
表示されるグラフが連続して表示されるととも
に、信号解析装置で解析されたデータをリアルタ
イムで表示できるラスタスキヤン方式における極
座標表示装置を提供することを目的としている。
ており、CRT画面に１対１に対応した２個の
CRTメモリを設け、一方のCRTメモリに新たな
グラフデータを書き込みながら他方のCRTメモ
リの前に書き込まれたグラフデータを消去し、
CRT表示装置への表示に当つては２個のCRTメ
モリを同時に読み出すことにより、CRT画面に
表示されるグラフが連続して表示されるととも
に、信号解析装置で解析されたデータをリアルタ
イムで表示できるラスタスキヤン方式における極
座標表示装置を提供することを目的としている。
（問題を解決するための手段）
そのため本発明のラスタスキヤン方式における
極座標表示装置は、信号解析装置でCRT表示装
置に極座標で表示するラスタスキヤン方式におけ
る極座標表示装置において、信号解析装置で解析
されたデータに基づきグラフデータを書き込む２
個のCRTメモリと、これらのCRTメモリに該グ
ラフデータを書き込むに当り、１測定スキヤンご
とに書き込まれるべきCRTメモリを交互に切換
えるメモリ切換回路と、CRTメモリへの書き込
みの際には一方のCRTメモリに新たなグラフデ
ータを書き込みながら他方のCRTメモリの前に
書き込まれたグラフデータを消去し、CRTメモ
リの読み出しの際には両者のCRTメモリを同時
に読み出す制御を行うグラフイツクデイスプレイ
コントローラと、各CRTメモリから読み出され
たデータのパラレルビツトをシリアルビツトに変
換するパラレル−シリアル変換回路と、前記２個
のCRTメモリから同時に読み出されたデータを
合成するOR回路と、OR回路で合成されたデー
タをビデオ信号に変換するビデオ回路と、各回路
の動作の同期を採らせるタイミング回路とを備
え、信号解析装置で解析されたデータをリアルタ
イムで極座標表示するようにしたことを特徴とし
ている。以下図面を参照しながら本発明の一実施
例を説明する。
極座標表示装置は、信号解析装置でCRT表示装
置に極座標で表示するラスタスキヤン方式におけ
る極座標表示装置において、信号解析装置で解析
されたデータに基づきグラフデータを書き込む２
個のCRTメモリと、これらのCRTメモリに該グ
ラフデータを書き込むに当り、１測定スキヤンご
とに書き込まれるべきCRTメモリを交互に切換
えるメモリ切換回路と、CRTメモリへの書き込
みの際には一方のCRTメモリに新たなグラフデ
ータを書き込みながら他方のCRTメモリの前に
書き込まれたグラフデータを消去し、CRTメモ
リの読み出しの際には両者のCRTメモリを同時
に読み出す制御を行うグラフイツクデイスプレイ
コントローラと、各CRTメモリから読み出され
たデータのパラレルビツトをシリアルビツトに変
換するパラレル−シリアル変換回路と、前記２個
のCRTメモリから同時に読み出されたデータを
合成するOR回路と、OR回路で合成されたデー
タをビデオ信号に変換するビデオ回路と、各回路
の動作の同期を採らせるタイミング回路とを備
え、信号解析装置で解析されたデータをリアルタ
イムで極座標表示するようにしたことを特徴とし
ている。以下図面を参照しながら本発明の一実施
例を説明する。
（実施例）
第１図は本発明に係るラスタスキヤン方式にお
ける極座標表示装置の一実施例構成、第２図は
CRT画面に表示されるグラフに不連続部が生じ
ないことを説明する拡大画面の説明図、第３図は
新たな書き込みと消去との仕方を説明している説
明図である。
ける極座標表示装置の一実施例構成、第２図は
CRT画面に表示されるグラフに不連続部が生じ
ないことを説明する拡大画面の説明図、第３図は
新たな書き込みと消去との仕方を説明している説
明図である。
第１図において、１，２，３，６，７は既に説
明した第４図のものに対応しており、４−１，４
−２はCRTメモリ、５−１，５−２はパラレル
−シリアル変換回路で第４図のCRTメモリ４、
パラレル−シリアル変換回路５にそれぞれ対応し
ている。８はメモリ切換回路、９はOR回路であ
る。
明した第４図のものに対応しており、４−１，４
−２はCRTメモリ、５−１，５−２はパラレル
−シリアル変換回路で第４図のCRTメモリ４、
パラレル−シリアル変換回路５にそれぞれ対応し
ている。８はメモリ切換回路、９はOR回路であ
る。
本発明は、第１図から明らかな様に、CRT画
面に１対１に対応したCRTメモリを２個備え、
一方のCRTメモリ４−１を書き込み用に、また
他方のCRTメモリ４−２を消去用に割り当て、
次の測定スキヤンではCRTメモリ４−１を消去
用に、CRTメモリ４−２を書き込み用にそれぞ
れ割り当て、測定スキヤンごとにCRTメモリの
書き込み用と消去用とが切り換えられる。なお
CRTメモリ４−１，４−２の書き込み、読み出
しのアクセスは、第４図に示された従来の回路構
成のときと同様時分割で行われる。
面に１対１に対応したCRTメモリを２個備え、
一方のCRTメモリ４−１を書き込み用に、また
他方のCRTメモリ４−２を消去用に割り当て、
次の測定スキヤンではCRTメモリ４−１を消去
用に、CRTメモリ４−２を書き込み用にそれぞ
れ割り当て、測定スキヤンごとにCRTメモリの
書き込み用と消去用とが切り換えられる。なお
CRTメモリ４−１，４−２の書き込み、読み出
しのアクセスは、第４図に示された従来の回路構
成のときと同様時分割で行われる。
信号解析装置１で解析されたデータはそのアド
レスとともにグラフイツクデイスプレイコントロ
ーラ３に設定される。グラフイツクデイスプレイ
コントローラ３は信号解析装置１で解析されたデ
ータに基づき補間処理を行い、そのグラフデータ
を例えばCRTメモリ４−１に順次書き込んで行
く。次の測定スキヤンのとき、信号解析装置１で
解析されたデータに基づくグラフデータを順次
CRTメモリ４−２に書き込み、このCRTメモリ
４−２への書き込みに対応してCRTメモリ４−
１に書き込まれている前の測定スキヤンのグラフ
データを順次消去するようにグラフイツクデイス
プレイコントローラ３が制御する。このとき
CRTメモリ４−１，４−２の切り換えはメモリ
切換回路８によつて行われる。
レスとともにグラフイツクデイスプレイコントロ
ーラ３に設定される。グラフイツクデイスプレイ
コントローラ３は信号解析装置１で解析されたデ
ータに基づき補間処理を行い、そのグラフデータ
を例えばCRTメモリ４−１に順次書き込んで行
く。次の測定スキヤンのとき、信号解析装置１で
解析されたデータに基づくグラフデータを順次
CRTメモリ４−２に書き込み、このCRTメモリ
４−２への書き込みに対応してCRTメモリ４−
１に書き込まれている前の測定スキヤンのグラフ
データを順次消去するようにグラフイツクデイス
プレイコントローラ３が制御する。このとき
CRTメモリ４−１，４−２の切り換えはメモリ
切換回路８によつて行われる。
グラフイツクデイスプレイコントローラ３が
CRT表示装置へのラスタスキヤンを行うとき、
グラフイツクデイスプレイコントローラ３は
CRTメモリ４−１，４−２に同時にアクセスし
て、各CRTメモリ４−１，４−２に書き込まれ
ているデータを読み出す。
CRT表示装置へのラスタスキヤンを行うとき、
グラフイツクデイスプレイコントローラ３は
CRTメモリ４−１，４−２に同時にアクセスし
て、各CRTメモリ４−１，４−２に書き込まれ
ているデータを読み出す。
今、仮り第３図に示す如く、信号解析装置１で
解析され出力されたデータが或る測定スキヤンの
第ｉ番目の測定点Miであり、測定点M0から測定
点MiまでのグラフデータがCRTメモリ４−２に
書き込まれているものとする。このときCRTメ
モリ４−１に書き込まれていた前回の測定スキヤ
ンにおける第０番目から第ｉ番目までの、すなわ
ち測定点M0からMiまでのグラフデータは、上記
説明から明らから様にすべて消去され、測定点
MiからMNまでのグラフデータがまだ消去されず
に書き込まれた状態になつている。一方、CRT
メモリ４−２の測定点MiからMNまでのCRTメモ
リ４−２に書き込まれていたグラフデータは、
前々回の測定スキヤンの時に消去されている。従
つて測定点MiのデータがCRTメモリ４−２に書
き込まれた時点で、グラフイツクデイスプレイコ
ントローラ３が前記説明のラスタスキヤンを行う
と、CRTメモリ４−２からは測定点M0からMiの
新たに書き込まれたグラフデータが読み出され、
CRTメモリ４−１からは測定点MiからMNまでの
前回の測定スキヤンで書き込まれたグラフデータ
が読み出される。
解析され出力されたデータが或る測定スキヤンの
第ｉ番目の測定点Miであり、測定点M0から測定
点MiまでのグラフデータがCRTメモリ４−２に
書き込まれているものとする。このときCRTメ
モリ４−１に書き込まれていた前回の測定スキヤ
ンにおける第０番目から第ｉ番目までの、すなわ
ち測定点M0からMiまでのグラフデータは、上記
説明から明らから様にすべて消去され、測定点
MiからMNまでのグラフデータがまだ消去されず
に書き込まれた状態になつている。一方、CRT
メモリ４−２の測定点MiからMNまでのCRTメモ
リ４−２に書き込まれていたグラフデータは、
前々回の測定スキヤンの時に消去されている。従
つて測定点MiのデータがCRTメモリ４−２に書
き込まれた時点で、グラフイツクデイスプレイコ
ントローラ３が前記説明のラスタスキヤンを行う
と、CRTメモリ４−２からは測定点M0からMiの
新たに書き込まれたグラフデータが読み出され、
CRTメモリ４−１からは測定点MiからMNまでの
前回の測定スキヤンで書き込まれたグラフデータ
が読み出される。
CRTメモリ４−１，４−２から読み出された
各データは対応して設けられているパラレル−シ
リアル変換回路５−１，５−２でそれぞれパラレ
ルビツトからシリアルビツトに変換され、OR回
路９で同一画面のグラフとして合成される。この
合成された信号はビデオ回路６によりビデオ信号
に変換され、CRT表示装置へ送られる。
各データは対応して設けられているパラレル−シ
リアル変換回路５−１，５−２でそれぞれパラレ
ルビツトからシリアルビツトに変換され、OR回
路９で同一画面のグラフとして合成される。この
合成された信号はビデオ回路６によりビデオ信号
に変換され、CRT表示装置へ送られる。
このように２個のCRTメモリ４−１，４−２
のうち書き込み用のCRTメモリが設けられてい
るので、信号解析装置１で解析され出力されるデ
ータが逐次該CRTメモリに書き込まれる。また
CRTメモリ４−１，４−２のいずれかに消去さ
れた測定点に対応するグラフデータが書き込まれ
ているため、極座標で表示されるグラフがCRT
画面で不連続となることはない。次に第２図を用
いてその説明をする。
のうち書き込み用のCRTメモリが設けられてい
るので、信号解析装置１で解析され出力されるデ
ータが逐次該CRTメモリに書き込まれる。また
CRTメモリ４−１，４−２のいずれかに消去さ
れた測定点に対応するグラフデータが書き込まれ
ているため、極座標で表示されるグラフがCRT
画面で不連続となることはない。次に第２図を用
いてその説明をする。
まず、１測定スキヤンでP10，P11，P12，…で
表わされるグラフのトレースが表示されたものと
する。これらのP10，P11，P12，…を補間するグ
ラフデータは、例えばCRTメモリ４−１に書き
込まれる。次の測定スキヤンにおいて、信号解析
装置１で解析されたデータの各測定点の位置が
P20，P21，P22，…の位置で表示されるものとす
ると、これらP20，P21，P22，…を補間するグラ
フデータはCRTメモリ４−２に書き込まれる。
このCRTメモリ４−２にP20からP21の新たなグ
ラフデータを書き込む際、グラフイツクデイスプ
レイコントローラ３はP20からP21の新たなグラフ
データをCRTメモリ４−２に書き込んでから、
CRTメモリ４−１に書き込まれている前回の測
定スキヤンにおけるP10からP11のグラフデータを
消去する。以下同様に、グラフイツクデイスプレ
イコントローラ３はP21からP22の新たなグラフデ
ータをCRTメモリ４−２に書き込んでから、
CRTメモリ４−１に書き込まれている前回の測
定スキヤンにおけるP11からP12のグラフデータを
消して行く。このように新たなグラフデータが書
き込まれるCRTメモリ４−２は、P20からP21，
P21からP22，…と新たなグラフデータが書き込ま
れ、連続性を保持するので、グラフイツクデイス
プレイコントローラ３がラスタスキヤンをしたと
き、CRT画面に表示されるグラフが不連続とな
ることはない。
表わされるグラフのトレースが表示されたものと
する。これらのP10，P11，P12，…を補間するグ
ラフデータは、例えばCRTメモリ４−１に書き
込まれる。次の測定スキヤンにおいて、信号解析
装置１で解析されたデータの各測定点の位置が
P20，P21，P22，…の位置で表示されるものとす
ると、これらP20，P21，P22，…を補間するグラ
フデータはCRTメモリ４−２に書き込まれる。
このCRTメモリ４−２にP20からP21の新たなグ
ラフデータを書き込む際、グラフイツクデイスプ
レイコントローラ３はP20からP21の新たなグラフ
データをCRTメモリ４−２に書き込んでから、
CRTメモリ４−１に書き込まれている前回の測
定スキヤンにおけるP10からP11のグラフデータを
消去する。以下同様に、グラフイツクデイスプレ
イコントローラ３はP21からP22の新たなグラフデ
ータをCRTメモリ４−２に書き込んでから、
CRTメモリ４−１に書き込まれている前回の測
定スキヤンにおけるP11からP12のグラフデータを
消して行く。このように新たなグラフデータが書
き込まれるCRTメモリ４−２は、P20からP21，
P21からP22，…と新たなグラフデータが書き込ま
れ、連続性を保持するので、グラフイツクデイス
プレイコントローラ３がラスタスキヤンをしたと
き、CRT画面に表示されるグラフが不連続とな
ることはない。
（発明の効果）
以上説明した如く、本発明によれば、CRT画
面と対応したCRTメモリを２個設け、該２個の
CRTメモリを新たなグラフデータの書き込み用
と消去用とに割り当て、測定スキヤンごとにこれ
らのCRTメモリを切換え、新たなグラフデータ
を書き込みながら前回の測定スキヤンにおけるグ
ラフデータを消去するようにしたので、リアルタ
イムで極座標のグラフが表示できるとともに、表
示されたグラフが不連続となることはない。従つ
てリアルタイムで表示が望まれる測定器等に利用
することができる。またテレビジヨン、ビデオプ
ロツタ等にも簡単に接続することができる効果が
ある。
面と対応したCRTメモリを２個設け、該２個の
CRTメモリを新たなグラフデータの書き込み用
と消去用とに割り当て、測定スキヤンごとにこれ
らのCRTメモリを切換え、新たなグラフデータ
を書き込みながら前回の測定スキヤンにおけるグ
ラフデータを消去するようにしたので、リアルタ
イムで極座標のグラフが表示できるとともに、表
示されたグラフが不連続となることはない。従つ
てリアルタイムで表示が望まれる測定器等に利用
することができる。またテレビジヨン、ビデオプ
ロツタ等にも簡単に接続することができる効果が
ある。
第１図は本発明に係るラスタスキヤン方式にお
ける極座標表示装置の一実施例構成、第２図は
CRT画面に表示されるグラフに不連続部が生じ
ないことを説明する拡大画面の説明図、第３図は
新たな書き込みと消去との仕方を説明している説
明図、第４図は従来のラスタスキヤン方式におけ
る極座標表示装置の構成例、第５図は直交座標の
グラフ表示を説明しているCRT画面説明図、第
６図は極座標のグラフ表示を説明しているCRT
画面説明図、第７図は従来の回路構成で極座標表
示をしたときのCRT画面の例、第８図は第６図
の部分拡大説明図である。 図中、１は信号解析装置、２はマイクロプロセ
ツサ、３はグラフイツクデイスプレイコントロー
ラ、４，４−１，４−２はCRTメモリ、５，５
−１，５−２はパラレル−シリアル変換回路、６
はビデオ回路、７はタイミング回路、８はメモリ
切換回路、９はOR回路である。
ける極座標表示装置の一実施例構成、第２図は
CRT画面に表示されるグラフに不連続部が生じ
ないことを説明する拡大画面の説明図、第３図は
新たな書き込みと消去との仕方を説明している説
明図、第４図は従来のラスタスキヤン方式におけ
る極座標表示装置の構成例、第５図は直交座標の
グラフ表示を説明しているCRT画面説明図、第
６図は極座標のグラフ表示を説明しているCRT
画面説明図、第７図は従来の回路構成で極座標表
示をしたときのCRT画面の例、第８図は第６図
の部分拡大説明図である。 図中、１は信号解析装置、２はマイクロプロセ
ツサ、３はグラフイツクデイスプレイコントロー
ラ、４，４−１，４−２はCRTメモリ、５，５
−１，５−２はパラレル−シリアル変換回路、６
はビデオ回路、７はタイミング回路、８はメモリ
切換回路、９はOR回路である。
Claims (1)
- １ 信号解析装置で解析されたグラフデータをラ
スタスキヤン方式でCRT表示装置に極座標表示
するラスタスキヤン方式における極座標表示装置
において；前記信号解析装置で解析されたグラフ
データを１スキヤン毎に交互に記憶する２個の
CRTメモリと；該２個のCRTメモリに該グラフ
データを交互に記憶させるために、記憶すべき
CRTメモリを１スキヤン毎に交互に切り換える
メモリ切換回路と；該CRTメモリへの書き込み
の際には一方のCRTメモリに新たなグラフデー
タを順次記憶しながら他方のCRTメモリに記憶
された１スキヤン前のグラフデータを順次消去
し、CRTメモリの読み出しの際には両者のCRT
メモリを同時に読み出す制御を行うグラフイツク
デイスプレイコントローラと；前記２個のCRT
メモリから同時に読み出されたデータを合成する
OR回路とを備え、信号解析装置で解析されたグ
ラフデータをリアルタイムで極座標表示するよう
にしたことを特徴とするラスタスキヤン方式にお
ける極座標表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072573A JPS61231595A (ja) | 1985-04-08 | 1985-04-08 | ラスタスキヤン方式における極座標表示装置 |
| EP86902480A EP0219552B1 (en) | 1985-04-08 | 1986-04-08 | Device for displaying polar coordinates in raster scanning system |
| PCT/JP1986/000169 WO1986006196A1 (en) | 1985-04-08 | 1986-04-08 | Device for displaying polar coordinates in raster scanning system |
| DE8686902480T DE3683439D1 (de) | 1985-04-08 | 1986-04-08 | Vorrichtung zur anzeige von polarkoordinaten bei einem rasterabtastsystem. |
| US06/946,574 US4780712A (en) | 1985-04-08 | 1986-04-08 | Polar coordinate display device employing raster scan scheme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60072573A JPS61231595A (ja) | 1985-04-08 | 1985-04-08 | ラスタスキヤン方式における極座標表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61231595A JPS61231595A (ja) | 1986-10-15 |
| JPH0570834B2 true JPH0570834B2 (ja) | 1993-10-05 |
Family
ID=13493251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60072573A Granted JPS61231595A (ja) | 1985-04-08 | 1985-04-08 | ラスタスキヤン方式における極座標表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4780712A (ja) |
| EP (1) | EP0219552B1 (ja) |
| JP (1) | JPS61231595A (ja) |
| DE (1) | DE3683439D1 (ja) |
| WO (1) | WO1986006196A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4958304A (en) * | 1987-03-02 | 1990-09-18 | Apple Computer, Inc. | Computer with interface for fast and slow memory circuits |
| EP0312720A3 (en) * | 1987-10-20 | 1990-06-13 | Tektronix Inc. | Double buffered graphics design system |
| JP3568555B2 (ja) * | 1993-06-28 | 2004-09-22 | 富士通株式会社 | ディスプレイ装置 |
| US5933154A (en) * | 1994-09-30 | 1999-08-03 | Apple Computer, Inc. | Multi-panel video display control addressing of interleaved frame buffers via CPU address conversion |
| US5563810A (en) * | 1995-05-03 | 1996-10-08 | Acuson Corporation | Device and method for performing acoustic scan conversion |
| US6264295B1 (en) | 1998-04-17 | 2001-07-24 | Elesys, Inc. | Radial printing system and methods |
| US7085017B1 (en) * | 2001-08-03 | 2006-08-01 | Elesys, Inc. | Polar halftone methods for radial printing |
| US7176870B2 (en) * | 2001-12-27 | 2007-02-13 | Renesas Technology Corp. | Display drive control circuit |
| US7593141B2 (en) * | 2001-11-23 | 2009-09-22 | Chui-Kuei Chiu | Image apparatus with batch scan and real time display and method of the same |
| US7516950B2 (en) | 2005-05-31 | 2009-04-14 | Pitney Bowes Inc. | Cut sheet feeder |
| US7738320B2 (en) * | 2007-12-03 | 2010-06-15 | General Electric Co. | Method and system for enhanced display of temporal data on portable devices |
| US10442355B2 (en) * | 2014-09-17 | 2019-10-15 | Intel Corporation | Object visualization in bowl-shaped imaging systems |
| JP7183597B2 (ja) * | 2018-07-12 | 2022-12-06 | 京セラドキュメントソリューションズ株式会社 | プレビュー画像表示装置及びプレビュー画像表示プログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3765018A (en) * | 1972-06-02 | 1973-10-09 | Hughes Aircraft Co | Digital scan converter |
| JPS5399826A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Controller for data display |
| JPS55143485A (en) * | 1979-04-26 | 1980-11-08 | Hitachi Ltd | Method of making nuclear fuel cladding tube |
| JPS6042942B2 (ja) * | 1979-04-27 | 1985-09-25 | 株式会社島津製作所 | 映像表示装置 |
| JPS5636104A (en) * | 1979-08-31 | 1981-04-09 | Matsushita Electric Works Ltd | Variable resistor |
| JPS56143485A (en) * | 1980-04-11 | 1981-11-09 | Tokyo Shibaura Electric Co | Moving picture display unit |
| JPS5876997A (ja) * | 1981-10-22 | 1983-05-10 | テクトロニクス・インコ−ポレイテツド | 信号測定装置 |
| DE3308995A1 (de) * | 1983-03-14 | 1984-09-20 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und vorrichtung zur darstellung von in polarkoordinaten anfallenden signalinformationen |
-
1985
- 1985-04-08 JP JP60072573A patent/JPS61231595A/ja active Granted
-
1986
- 1986-04-08 US US06/946,574 patent/US4780712A/en not_active Expired - Fee Related
- 1986-04-08 DE DE8686902480T patent/DE3683439D1/de not_active Expired - Fee Related
- 1986-04-08 EP EP86902480A patent/EP0219552B1/en not_active Expired - Lifetime
- 1986-04-08 WO PCT/JP1986/000169 patent/WO1986006196A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE3683439D1 (de) | 1992-02-27 |
| EP0219552A1 (en) | 1987-04-29 |
| WO1986006196A1 (en) | 1986-10-23 |
| EP0219552A4 (en) | 1988-08-23 |
| US4780712A (en) | 1988-10-25 |
| EP0219552B1 (en) | 1992-01-15 |
| JPS61231595A (ja) | 1986-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0570834B2 (ja) | ||
| JPH0315196B2 (ja) | ||
| JP2833024B2 (ja) | 表示画面合成装置 | |
| JPH06324083A (ja) | 波形蓄積表示装置 | |
| JP2506960B2 (ja) | ディスプレイ制御装置 | |
| JP3102804B2 (ja) | 波形記録計における波形表示方法 | |
| KR960006881B1 (ko) | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 | |
| JP2747135B2 (ja) | 信号トレース回路 | |
| SU1718265A1 (ru) | Устройство дл отображени информации на экране цветного телевизионного индикатора | |
| JPH0623790B2 (ja) | スクロール機能付波形表示装置 | |
| JPH0717011Y2 (ja) | 波形表示装置 | |
| JPS60212148A (ja) | 表示回路 | |
| JPS61190390A (ja) | 表示装置のカ−ソル表示方式 | |
| JPS63111839A (ja) | ラインメモリ制御方法 | |
| JPH0570833B2 (ja) | ||
| JPH04317115A (ja) | アナログ信号入力ユニット | |
| JPH05130504A (ja) | 画像表示制御装置 | |
| JPH0679207B2 (ja) | 輝度スケ−ル表示装置 | |
| JPS62147380A (ja) | デジタルレ−ダシステムのメモリ制御装置 | |
| JPH04282482A (ja) | レーダ信号表示装置 | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPH0623792B2 (ja) | 輝度補間式波形表示装置 | |
| JPS6173190A (ja) | カ−ソル表示装置 | |
| JPH0528398B2 (ja) | ||
| JPS6371887A (ja) | カ−ソル表示装置 |