JPH04317115A - アナログ信号入力ユニット - Google Patents

アナログ信号入力ユニット

Info

Publication number
JPH04317115A
JPH04317115A JP8490791A JP8490791A JPH04317115A JP H04317115 A JPH04317115 A JP H04317115A JP 8490791 A JP8490791 A JP 8490791A JP 8490791 A JP8490791 A JP 8490791A JP H04317115 A JPH04317115 A JP H04317115A
Authority
JP
Japan
Prior art keywords
input
coordinate
signal
waveform
personal computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8490791A
Other languages
English (en)
Inventor
Haruo Yano
矢野 治雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8490791A priority Critical patent/JPH04317115A/ja
Publication of JPH04317115A publication Critical patent/JPH04317115A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアナログ信号入力ユニッ
トに関し、特にパーソナルコンピュータ又はワークステ
ーションユニットの拡張インタフェースに接続される増
設ユニットにおいて、特に多数のアナログ入力信号の時
間的変化を画面の水平方向を時間軸とし多チャネル表示
する波形表示処理機能を含むアナログ信号入力ユニット
に関する。
【0002】
【従来の技術】従来、この種のA/D変換付きのアナロ
グ信号入力ユニットとしては、複数のアナログ入力信号
夫々をサンプルホールド回路で一旦受け、これをまとめ
てあるいは数グループに分けてマルチプレクサー回路で
時分割選択し、これをA/D変換しサンプルデータメモ
リに一時記憶し、このメモリの値をパーソナルコンピュ
ータ本体のCPUが読出すものがある。(例えば「トラ
ンジスタ技術」1989年3月号「絶縁型A−Dコンバ
ータボードの製作」参照)
【発明が解決しようとする課題】ところで、この従来方
式のA/D変換入力ボードをパソコンの拡張ケージに実
装し、これを脳波のモニタ装置として使用する場合、1
6〜24チャネルの入力信号夫々を5〜2msec周期
でA/D変換し、このサンプルデータの時間変化をCR
Tの水平方向を時間軸とし、CRT画面の上の方からチ
ャネル1,チャネル2,…,チャネル16というように
波形表示する。更に4〜8チャネルの入力信号が数se
cを1区切りとしFFT変換し、各チャネル毎に周波数
成分表示を4帯域に分けてグラフ表示する必要がある。
【0003】ここでパソコン本体のCPUは先づ入力ボ
ードのサンプルホールド回路のホールド指示,A/D変
換開始指示,変換後のデータのバッファメモリへの書込
,該メモリからの読出しと主メモリへのストア,読出し
データの波形表示のためのCRT上ドット座標位置への
変換計算,前の時刻のドット座標位置と、今の時刻のド
ット座標位置をペアにして、グラフィックディスプレイ
コントローラ(以下「GDC」という)への直線描画指
示を時分割で行なうことになる。
【0004】更にCPUは、FFT変換のための演算を
演算プロセッサに行なわせるための演算プロセッサへの
データの送出,該演算結果に基いた、周波数成分表示の
ための前記GDCへの描画指示等を時分割で行なうこと
になる。
【0005】ここで、上記波形表示、及び4〜8チャネ
ル入力の周波数成分表示をリアルタイムで行いたいが、
上述の如くパーソナルコンピュータ本体のCPUの処理
能力がネックとなりリアルタイム表示ができないという
欠点がある。
【0006】
【課題を解決するための手段】本発明のアナログ信号入
力ユニットは、パーソナルコンピュータ又はワークステ
ーションユニットの拡張インタフェースに接続されるユ
ニットであって、複数のアナログ信号入力に対応したサ
ンプルホールド回路と、該サンプルホールド回路出力を
時分割で順次選択するマルチプレクサ回路と、該マルチ
プレクサ回路の出力レベルをディジタル値に変換するA
/D変換回路と、該A/D変換回路で変換された後の入
力信号を随時入力信号毎に波形表示するために各チャネ
ルの基線位置としての画面上のY座標と全チャネルの表
示開始X座標とのA/D変換された信号値をY座標偏位
に変換する際の倍率と、各チャネルの時系列データをX
座標に対応させる時間軸倍率とを保持する座標変換パラ
メータ保持手段と、該座標生成のための演算手段と、該
座標変換された値を保持する映像メモリと、パーソナル
コンピュータ又はワークステーションユニットから水平
同期及び垂直同期信号を受け、これに同期して該映像メ
モリのクリア・書換え・読出を行なう描画表示制御手段
とを含み、該映像メモリから読出した波形の映像信号を
パーソナルコンピュータ又はワークステーション本体の
映像出力に論理和されるインポーズ入力に接続し、複数
のアナログ入力信号の波形イメージの処理を入力側で行
なって構成される。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
【0008】図1〜図4は本発明の一実施例の構成を示
すブロック図である。
【0009】図1および図2では、入力信号をA/D変
換しこれをサンプルデータメモリにストアしつつ該変換
値と、これに対応するサンプル時刻を夫々画面上のY,
X座標に変換する部分が示され、図2では、この座標値
を受け映像メモリ波形イメージを作成する部分が示され
る。
【0010】図2において、入力信号#1〜#8はバッ
ファ1〜2に入力されサンプルホールド回路3〜4を通
してアナログマルチプレクサ5で例えば2msecの周
期でサンプルされ、AD変換回路(以下「ADC」とい
う)6は−1V〜+1Vの入力レベルを8ビットのディ
ジタル値に変換する。ここで最上位ビットは符号で、負
の場合は“1”で表わされ残りの7ビットは2Sコンプ
リメント形式である。データメモリ9は8ビット×25
6ワードの容量のメモリで、入力チャネルあたり32ワ
ードを指定して使う。波形表示の帰線期間内に、このメ
モリ上の値はパーソナルコンピュータ本体の主記憶に転
送される。書込カウンタ13は、上記ワードを指定する
上位5ビットと、チャネルを指定する下位3ビットの合
計8ビットのアップカウンタである。読出しカウンタ1
7も同様の構成である。ブロックカウンタ16は8ビッ
トのカウンタで通常は読出カウンタ17のキャリイアウ
ト信号にてカウントアップされ、読出しカウンタ17の
上位5ビットと合せてサンプルデータのサンプル時刻を
示し、データの表示上のX座標作成入力となる。
【0011】パラメータメモリ10は10ビット×12
ワードの構成で第0〜7ワードにはチャネル対応の基線
のY座標が書込まれ、第8ワードには表示開始のX座標
が書込まれ、第9ワードにはサンプル時刻カウンタ対X
座標偏位の縮小率が書込まれている。第10ワードには
画面表示を行なう際のデータの間引き間隔,間引き後の
データの平均のとり方が書込まれている。シフトレジス
タ21は信号線59上のサンプルデータ値をY座標偏位
に変換する際の右シフトに、上記時刻をX座標偏位に変
換する際のシフトを行なう。全加算器22は、基線のY
座標と上記Y座標偏位からデータ対応のY座標を作成す
るため、また開始X座標と上記X座標偏位とからX座標
を生成するためさらにある時刻と次の時刻とのデータを
平均して一つのデータにするために使う。ワークレジス
タ23は10ビットのレジスタでGDC26へのX座標
を一時記憶するためのものである。
【0012】サブコントローラ25はパーソナルコンピ
ュータ(以下「PC」という)の拡張インタフェース上
のコマンド及びアドレスを受ける。コマンドの種類は、
データ入力開始・データ入力及び表示開始・表示開始・
データメモリ読出し・データメモリ書込み・パラメータ
メモリ書込・パラメータメモリ読出しの7種で、I/O
リード・I/Oライトのコマンドライン2本とアドレス
ライン下2ビットにより指定される。データメモリ,パ
ラメータメモリへの読出・書込時のアドレスはアドレス
バス63にて指定され、読出カウンタ17にセットされ
る。又書込データはデータバス62にて指定され、読出
しデータはこのデータバス62に送出する。従ってサブ
コントローラ25は上記コマンドをデコードし、書込カ
ウンタ13,読出しカウンタ17,ブロックカウンタ1
6のリセット,カウントアップ用クロックのオン・オフ
を制御し、また切換回路8,18,24の選択信号を上
記コマンドの種類及び動作タイミングに応じて生成する
。又バスドライバ/レシーバ7・11・12の方向及び
ドライブイネーブル信号を制御する。更にGDC26か
らのレディ信号112をチェックしつつコマンド信号1
13を通して描画コマンドを送出する。
【0013】次に図1及び図2を参照し、データ入力及
び表示コマンドを受けた場合の動作説明をする。
【0014】サブコントローラ26は書込カウンタ13
,ブロックカウンタ16,読出しカウンタ17を0にク
リアし、256μsec周期でカウンタ13,17をカ
ウントアップさせる。カウンタ13の下位3ビットから
のキャリイアウト信号(2msec周期)により、入力
#1〜#8のバッファアンプ信号53〜54がサンプル
ホールド(S/H)回路3〜4により、同時に0.1μ
sec間サンプルされた後、約1.9msec間ホール
ドされる。サンプル開始と同時にアナログマルチプレク
サ(MPX)5では入力#1〜#8が順次選択される。 MPX5の出力は10μsec程度でAD変換される。 入力#1のAD変換時にカウンタ17も#1を指定して
おりパラメータメモリ10から#1のベースラインのY
座標が読み出されている切換回路(SEC)19はこの
値を選択して、切換回路(SEC)18は入力#1の変
換された値が送出されているライン59を選択している
。これらの値はそれぞれシフトレジスタ20,21に同
時にセットされる。レジスタ21のデータ値は50ns
サイクルで右シフトし全加算器22にて両者の値が加算
される。
【0015】ここでシフト数は、本コマンドの開始1μ
sec間にパラメータメモリ10から読出されて、サブ
コントローラ25内のラッチにセットされている。又、
同様の1μsec間に開始X座標の値もパラメータメモ
リ10から読み出され、レジスタ20にセットされカウ
ンタ17の上位5ビットとカウンタ16の8ビットがレ
ジスタ21にセットされ、この加算にてX座標が生成さ
れ、ワークレジスタ23にセットされているものとする
【0016】入力#1のY座標が作成されるタイミング
で、サブコントローラ25はGDC26にドット描画コ
マンドをライン113に送出し、ライン76にてX座標
・Y座標を順次送出する。GDC26は該情報を受けと
ると、映像メモリ28より対応するワードを読出し、ド
ットに対応するビットをモディファイし映像メモリ28
に書き戻す。入力#2〜#8のデータについてもこれと
同様に処理され、AD変換から座標生成まで、さらに映
像メモリ更新はオーバラップしてパイプライン処理され
る。映像メモリ28の情報は8ビット単位でシフトレジ
スタ29にプリセットされパラレル・シリアル変換され
50ns周期でR,G,Bドライバーに送出される。こ
こで、レジスタ30は3ビットの色指定レジスタで対応
するドライバーを有効化する。
【0017】映像メモリ28からの読出およびパラレル
・シリアル変換はPC本体映像ユニット48の水平同期
(HSYNC)信号と垂直同期(VSYNC)信号に同
期して行なわれる。ドライバ31〜33からの波形イメ
ージ映像出力はPC本体の映像出力とゲート42・43
を通過してCRTへ送出される。
【0018】
【発明の効果】以上説明したように本発明は、従来のア
ナログ信号入力ボードに入力対応でこれを波形表示する
ための開始X座標とベースラインのY座標値を保持する
手段、及びこれらの座標とデータ値とデータのサンプル
時刻とから波形のXY座標を生成する演算手段、並びに
これを受け描画するグラフィック・ディスプレイコント
ローラ(GDC)の最低1面分の映像メモリを設け、該
映像メモリをパーソナルコンピュータ(PC)本体の水
平同期(HSYNC)信号に同期して読出し、これをP
C本体の映像出力にインポーズすることにより、入力ボ
ード側で表示処理まで行なうので、PC本体で入力の波
形表示データの記憶ファイリング以外の解析処理を同時
に行なう場合にも、多数の入力のリアルタイム波形表示
が可能となるという効果がある。又、波形表示を専用の
ハードウェアにて実現しているので、ソフトウェアのプ
ログラミングが簡略化されるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図
【図
2】本発明の一実施例の構成を示すブロック図(図1の
右側)
【図3】本発明の一実施例の構成を示すブロック図(図
2の右側)
【図4】本発明の一実施例の構成を示すブロック図(図
3の右側)
【符号の説明】
1・2    バッファアンプ 3・4    サンプルホールド回路 5    アナログマルチプレクサ 6    A/D変換回路 7・11・12    バスドライバレシーバ8・18
・19・24    切換回路9    データメモリ 10    パラメータメモリ 13・16・17    カウンタ 14・15    ワンショット回路 20・23・30    レジスタ 21    シフトレジスタ 22    全加算器 25    サブコントローラ 26・34    GDC(グラフィックディスプレイ
コントローラ) 27・35    アドレス用ラッチ 28・36・37    映像メモリ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  パーソナルコンピュータ又はワークス
    テーションユニットの拡張インタフェースに接続される
    ユニットであって、複数のアナログ信号入力に対応した
    サンプルホールド回路と、該サンプルホールド回路出力
    を時分割で順次選択するマルチプレクサ回路と、該マル
    チプレクサ回路の出力レベルをディジタル値に変換する
    A/D変換回路と、該A/D変換回路で変換された後の
    入力信号を随時入力信号毎に波形表示するために各チャ
    ネルの基線位置としての画面上のY座標と全チャネルの
    表示開始のX座標とのA/D変換された信号値をY座標
    偏位に変換する際の倍率と、各チャネルの時系列データ
    をX座標に対応させる時間軸倍率とを保持する座標変換
    パラメータ保持手段と、該座標生成のための演算手段と
    、該座標変換された値を保持する映像メモリと、パーソ
    ナルコンピュータ又はワークステーションユニットから
    水平同期及び垂直同期信号を受け、これに同期して該映
    像メモリのクリア・書換え・読出を行なう描画表示制御
    手段とを含み、該映像メモリから読出した波形の映像信
    号をパーソナルコンピュータ又はワークステーション本
    体の映像出力に論理和されるインポーズ入力に接続し、
    複数のアナログ入力信号の波形イメージの処理を入力側
    で行なって成ることを特徴とするアナログ信号入力ユニ
    ット。
JP8490791A 1991-04-17 1991-04-17 アナログ信号入力ユニット Pending JPH04317115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8490791A JPH04317115A (ja) 1991-04-17 1991-04-17 アナログ信号入力ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8490791A JPH04317115A (ja) 1991-04-17 1991-04-17 アナログ信号入力ユニット

Publications (1)

Publication Number Publication Date
JPH04317115A true JPH04317115A (ja) 1992-11-09

Family

ID=13843809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8490791A Pending JPH04317115A (ja) 1991-04-17 1991-04-17 アナログ信号入力ユニット

Country Status (1)

Country Link
JP (1) JPH04317115A (ja)

Similar Documents

Publication Publication Date Title
KR900006288B1 (ko) 디스플레이 콘트롤러
JPH0570834B2 (ja)
JPH04317115A (ja) アナログ信号入力ユニット
JPH0812208B2 (ja) 波形表示装置
JPS62239672A (ja) 表示方法
JP2609628B2 (ja) メモリアドレス制御装置
JP2833024B2 (ja) 表示画面合成装置
JPS61243492A (ja) ビツトマツプ・デイスプレイ装置
JPH05312837A (ja) 波形表示方法及びその装置
JPH02307065A (ja) 波形表示装置
JP2506959B2 (ja) 表示デ―タ処理装置
JPH11184450A (ja) 画像処理装置
JPS58192082A (ja) キヤラクタデイスプレイにおける画面の2分割表示方式
JPS6323191A (ja) グラフイツク表示装置
JPH0479418A (ja) アナログ信号入力ボード
JPS61212892A (ja) 文字表示装置の制御方法
JPS61190390A (ja) 表示装置のカ−ソル表示方式
JPH0443595B2 (ja)
JPS62166475A (ja) 画面の重ね合せ方式
JPS6329837A (ja) マルチウインドウ表示システム
JPS6172293A (ja) カラ−図形表示装置
JPS63313229A (ja) 表示装置
JPH0318895A (ja) デイスプレイ装置
JPH0251068A (ja) 波形表示装置
JPH0763469B2 (ja) 超音波診断装置