JPH0479418A - アナログ信号入力ボード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ信号入力ボードに関し、特にパーソナ
ルコンピュータ若しくはワークステーションの増設回路
ボードとして使用する複数のアナログ信号の入力ボード
に関する。

〔従来の技術〕

従来、パーソナルコンピュータ（以下パソコンと略称）
の増設回路ボードで、複数のアナログ波信号入力を一定
周期でサンプリングし、該レベルをディジタル信号に逐
次変換しこれを専用のバッファメモリに一時記憶してお
き、パソコン本体のプロセッサが随時バッファメモリか
らそのサンプリング値を読出す方式のＡＤ変換付き人力
ボードが使用されていた。

〔発明が解決しようとする課題〕

ここで、上に述べた従来方式の入力ボードをパソコンの
増設バスに接続し、多数チャネルのアナログ信号を入力
し、これを一定周期でサンプルし、ＡＤ変換し、パソコ
ンの主メモリをバッファとして外部記憶装置に収録する
と同時に、多チャネルのアナログ信号を、デイスプレィ
装置に水平方向を時間軸として波形出力し、又サンプル
値を一定時間単位で高速フーリエ変換等により周波数分
析をリアルタイムで行なう場合、パソコンの主プロセツ
サは、入力ボード上バッファメモリからのサンプルデー
タ読出と、主メモリへのストアと、該データを画面上の
ドツト座標に変換するための処理と、該座標値の表示用
プロセッサへの引渡し、時系列上のサンプルデータより
周波数分析する処理と、所定時間間隔での画面表示の更
新と、主メモリバッファが満杯時の外部記憶装置への転
送等の処理とを、ソフトウェア上のプロセスを切換えて
時分割で行なうことになる。

従って、多数チャネルの信号を、短周期でサンプリング
すると、入力ボードによるバッファメモリへのデータ書
込速度に較べて主プロセツサのバッファメモリ読出しが
追随できなくなる。よって、バッファメモリの効果によ
り、−時的な読出し遅れは許容されるものの定常的には
リアルタイム表示、解析が出来なくなるという欠点があ
る。

特に上述の様な処理を必要とする場合は、バッファメモ
リから読出したサンプル値を画面上の座標に変換する処
理も、主プロセツサが他の処理からプロセスを切り換え
て行ない更に別の処理に移るので、変換に必要な定数即
ち各チャネルの基線の位置、開始位置、サンプル値と画
面上の垂直方向への偏位間の乗率等を、毎回主プロセツ
サと主メモリ間でロード・セーブすることになるので効
率的でないという欠点もある。

〔課題を解決するための手段〕

本発明のアナログ信号入力ボードは、汎用処理装置の付
加増設ユニット用の汎用バスに接続されるデータ処理ボ
ードであって、複数チャネルのアナログ信号を受け、該
信号を所定周期でサンプリングした値を保持するサンプ
ルホールド回路と、該保持されたアナログ信号のレベル
をディジタル化する変換回路と、変換された信号をその
都度台チャネルに対応するバンクに一時記録するバッフ
ァメモリと、各チャネルの波形を汎用処理装置の表示装
置の画面に表示する際のチャネル対応の基線位置即ち基
線の垂直方向ドツト座標と各チャネルの波形を画面上の
水平方向のどのドツト位置から表示を開始するかを示す
開始位置とを保持する手段と、前記バッファメモリから
読出した又は汎用処理装置からデータバスにより与えら
れたサンプルデータ値から画面上の対応する基線からの
偏位置に変換し、該出力値と対応するチャネルの前記基
線位置とからドツトの垂直座標を合成する回路と、汎用
処理装置本体のプロセッサからバッファメモリ読出し要
求に応答してインクリメントする読出しアドレスカウン
タの値を同様の水平方向の偏位置に変換し、該出力と前
記開始位置からドツトの水平座標を合成する回路とを含
み、前記プロセッサからのバッファメモリ読出し要求時
に付随する指定に従って変換された画面上のドツト座標
値を汎用処理装置本体のプロセッサに送出して構成され
る。

〔実施例〕

次に、本発明について図面を参照して説明する。

第２図は本実施例をパソコン本体に接続した時のブロッ
ク図である。

パーソナルコンピュータ本体１は、主プロセツサ３と、
主メモリ５と、テキストグラフィックコントローラ６と
、画像メモリ７と、ＣＲＴ表示器−〇− ８と、これらを接続するバス１２とを含む。バス１２は
データバス１６ビツト、アドレスバス２４ビツト、主メ
モリリード、主メモリライト、Ｉ１０リード、Ｉ１０ラ
イトなどのコマンドバスから成る。南設ケージ２にはバ
ス１２への接続［１があり、アナログ信号入力ボード１
１が接続されている。アナログ信号入力ボード１１には
８チヤネルのアナログ信号人力１４を持つ。

第１図は本発明の一実施例によるアナログ信号入力ボー
ド１１のブロック図である。バッファアンプ１５．１８
は夫々チャネル０．チャネル７のアナログ信号入力レベ
ルを受け、一般には最大振幅±２．５Ｖのレベルまで増
幅する。１７−１８はサンプルホールド回路で、増幅さ
れたアナログ信号レベルを２ｍ５ｅｃ周期でサンプルし
これをホールドする。

１９はアナログ信号用マルチプレクサ−回路で、３ｂｉ
ｔのＳＥＬ信号を受は該信号により指示される入力を２
５６μｓ周期で順次選択する。

２０はＡＤ変換回路（以下、ｒＡＤｃＪと略す）で、入
力されるアナログ信号のレベルを８ビツトのディジタル
値に変換する。リファレンス入力は、ＧＮＤ　（接地）
に接続され、＋２．６Ｖが入力されたとき“０１１１１
１１１’が出力され−２，５■が入力された１１４Ｊは
’　１０００００００’が２の補数形式で出力される。

２１・２２はＡＤ変換された値を一時記憶するためのバ
ッファメモリで、チャネルＯに対応するバンクが２１で
チャネル７に対応するバンクが２２である。２３は８ｂ
ｌｔＸ２にワードのスタティックＲＡＭで、２４〜２７
はトライステートドライバである。２４．２６はバンク
Ｏへの書込時に駆動され２５．２７はバンク０からの読
出し時に駆動される。

３５は１４ｂｌｔのアップカウンタで、」―位３ビット
はマルチプレクサ１９の選択信号として、下位１１ビツ
トはバッファメモリ書込時のワードアドレスとして使用
する。３４は１４ｂｉｔのアップカウンタで、バッファ
メモリ読出時−に１位３ビツトをバンク選択、下位１１
ビツトをバンク内ワードアドレスとして使用する。尚、
これらのカウンタ３４．３５は共にパソコンからのアド
レスバス１２−１の下位８ビツトをプリセット出来る。

３４Ａは８ビツト×６４ワードのＳＲＡＭで、第Ｏワー
ドにはチャネル０苅応のノ、（線位置の才位８ビットが
、第１ワードには同様下位２ビツトが夫々記憶されてい
る。又第１７ワードにはディジタル化されたレベルを画
面上の垂直方向の偏位に変換するためのシフトカウント
価が記憶されている。チャネル１〜７についても同様に
対応するエリアに基線位置やシフトカウントがセットさ
れている。更に第３２ワードには各チャネル共通の開始
位置の」二位８ビットが、第３３ワードには下位２ビツ
トがそれぞれセットされている。

ＣＲＴ８は、水平方向に１１２０ドツト、垂直方向に７
５０ドツトの解像度を持っており、ここで基線位置とは
、各チャネルのＯ■レベルの画面上の垂直座標で、開始
位置とは、画面上の波形の左端の水平座標である。３６
は、スタティックＲＡＭ３４の読出し山男の基線位置を
保持後、開始位置を保持するラッチで、４０はシフトカ
ウント値を保持するためのラッチである。３９は８ビツ
ト×２ウエイのセレクターで、３７は８ビツトのバレル
シフタで、３８は８ビツトのフルアダーである。ボード
制御回路４０はパソコン本体からの指示を受け、サンプ
ルホールド回路のサンプルタイミングパルス５１、カウ
ンタ３５．３４のカウントアツプ信号５３，５４、ＡＤ
Ｃ２０の変換スタート信号５２、デコーダ３２φ３３の
イネーブル信号６４−６５、スタティックＲＡＭ３４の
書込イネーブル信号５６、ドライバ２８，２９゜３１の
イネーブル信号６１，６２，６３、セレクター３９の選
択信号５９、ラッチ３ｅ、４０のラッチ信号５８．６６
を発生する。

次に、第１〜２図を参照してアナログ信号入力ボード１
１の動作説明をする。

主プロセツサ３は、アナログ信号入力ボード１１に制御
情報を設定する場合には、本ボード１１にアサインされ
たＩ１０ボートアドレスをアドレスバス１２−２に送出
し、制御情報をデータバス１２−１に送出し、Ｉ１０ラ
イトコマンド信号をＯＮにする。ボード制御部４０はこ
れを検知し、制御情報をボード制御部４０の内部の動作
指示レジスタに取込み、これを解読して上述のボード内
機能回路の制御信号を発生する。

先ず、本ボード１１のリセット、ポインタメモリ３４へ
の基線位置、シフトカウント値、開始位置の書込等の動
作指示を主プロセツサ３より受けこれを順次実行する。

尚アナログ信号入力ボード１１のリセットによりカウン
タ３４．３５は全て０にリセットされる。次に制御部４
０がサンプリング開始指示を受けると、２ｍ５ｅｃ周期
のサンプルホールド、２５６μｓｅｃ単位のＡＤＣへの
取込スキャンを開始する。ＡＤＣは１０μｓｅｃ程度で
変換され、その後の２００　ｎ５ｅｃ間で対応するバッ
ファメモリのバンクに順次書込む。この書込動作と並行
して、主プロセツサ３からバッファメモリ読出し要求を
受けると、その詳細指定が座標変換を指定していれば、
バッファメモリからカウンタ３４の指定するワードを読
出し、セレクタ３９を介してシフタ３７に入力する。同
時にポインタメモリ３４より対応するチャネルの基線位
置情報を読み出しラッチ３６にセットする。更に数マシ
ンサイクル後にシフトカウントをラッチ４０にセットす
る。

本実施例ではＣＲＴの垂直方向が７５０ドツトで８チャ
ネル分を横に並列に表示するので、チャネルあたり９０
ドツト程度が割り当てられ、チャネル間の間隔を考慮し
て波形の最大偏位は片側３２ドツト程度になる。サンプ
ル値の絶対値は最大１２８であるので、サンプル値を２
ビツト右にシフトすればよい。

ラッチ３８にセットされている基線位置とシフタ３７の
値とを加算した結果を、ドツトの垂直座標としてドライ
バ２９を介してパソコン本体に送出する。後続の数マシ
ンサイクルではポインタメモリ３４より開始位置を読出
しラッチ３６にセットする。その数マシンサイクル後に
は、カウンタ３４の下位１１ｂｌｔと画面」二のドツト
数との変換に使用するシフトカウントをラッチ４０にセ
ットする。開始位置と該シフト出力とを加算し、ドツト
の水平座標としてドライバ２９を介してデータバス１２
−１上に送出する。このドツト座標の送出後、カウンタ
３４をカウントアツプし読出し要求に応答した動作は完
了する。

主プロセツサ３は、この応答データを内部レジスタに受
は取り、改めてテキスト・グラフィクプロセッサ６にド
ツト描画指示と、この座標とを渡す。又、主プロセツサ
からのバッファメモリ読出し要求１回で、サンプルデー
タ送出し、引続いてドツト座標を送出するモードもある
。

本実施例では、サンプルデータ値を画面上の垂！１１偏
位に変換する手段と、読出しカウンタ値を水平方向偏位
に変換する手段として、バレルシフタと称するシフタ３
７を設けているが時間的余裕がある場合には、これをシ
フトレジスタに置換えることもできる。又上記変換の倍
率を任意に指定する場合には、シックの替りに整数乗算
器を用いればよい。

さらに、本実施例では、基線位置、開始位置、変換時の
倍率等をポインタメモリを設けて保持していルカ、バッ
ファメモリのハードウェア実現上空ビットが生じる場合
、あるいはハードウェア構成をシンプルにする場合には
、バッファメモリとポインタメモリとを同一メモリブロ
ックで構成してもよい。

〔発明の効果〕

以上説明したように本発明によるアナログ信号入力ボー
ドをパソコンあるいはワークステーション等の増設イン
タフェースに接続すれば、多数のアナログ波を収録しつ
つ、これを波形表示する際に、バッファメモリからサン
プルデータを読み出す時に、サンプルデータとサンプル
データの画面上のドツト座標が同時に受は取れるので、
パソコン側の主プロセツサの処理時間が大幅に短縮され
、多チャネル・短周期サンプリングの波形表示が高速化
できるという効果がある。従って、多チヤネル高速サン
プリングデータの収録におけるリアルタイム波形表示が
ある程度まで可能になるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるアナログ信号入力ボー
ドのブロック図、第２図は本実施例をパソコンに接続し
た時のブロック図である。 １・・・パーソナルコンピュータ本体、２・・・増設ケ
ージ、３・・・主プロセツサ、５・・・主メモリ、６・
・・テキストグラフィクコントローラ、７・・・画像メ
モリ、８・・・ＣＦ’、　Ｔ表示器、１１・・・アナロ
グ信号入力ボード、１２・・・バス、１５．１６・・・
バッファアンプ、１７．１８・・・サンプルホールド回
路、１９・・・マルチプレクサ、２０・・・ＡＤＣ，２
１，２２・・・バッファメモリのバンク、２３，３４Ａ
・・・ＳＲＡＭ、３４．３５・・・カウンタ、３６．４
０・・・ラッチ、３７・・・シフタ、３８・・・フルア
ダー　４０・・・ボード制御部、３２．３３・・・デコ
ーダ。

Claims (1)

【特許請求の範囲】
1. 汎用処理装置の付加増設ユニット用の汎用バスに接続さ
   れるデータ処理ボードであって、複数チャネルのアナロ
   グ信号を受け、該信号を所定周期でサンプリングした値
   を保持するサンプルホールド回路と、該保持されたアナ
   ログ信号のレベルをディジタル化する変換回路と、変換
   された信号をその都度各チャネルに対応するバンクに一
   時記録するバッファメモリと、各チャネルの波形を汎用
   処理装置の表示装置の画面に表示する際のチャネル対応
   の基線位置即ち基線の垂直方向ドット座標と各チャネル
   の波形を画面上の水平方向のどのドット位置から表示を
   開始するかを示す開始位置とを保持する手段と、前記バ
   ッファメモリから読出した又は汎用処理装置からデータ
   バスにより与えられたサンプルデータ値から画面上の対
   応する基線からの偏位置に変換し、該出力値と対応する
   チャネルの前記基線位置とからドットの垂直座標を合成
   する回路と、汎用処理装置本体のプロセッサからバッフ
   ァメモリ読出し要求に応答してインクリメントする読出
   しアドレスカウンタの値を同様の水平方向の偏位置に変
   換し、該出力と前記開始位置からドットの水平座標を合
   成する回路とを含み、前記プロセッサからのバッファメ
   モリ読出し要求時に付随する指定に従って変換された画
   面上のドット座標値を汎用処理装置本体のプロセッサに
   送出して成ることを特徴とするアナログ信号入力ボード
   。