SU1718265A1 - Устройство дл отображени информации на экране цветного телевизионного индикатора - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к синтезу динамиче- ских перспективных телевизионных изображений трехмерных объектов с помощью ЭВМ и специализированных вычислителей , и может быть использовано при машинном проектировании и в системах визуализации различного рода тренажеров. Целью изобретени   вл етс  расширение области применени  устройства за счет возможности отображени  информации о трехмерных объектах. Цель достигаетс  тем, что в устройство, содержащее блок 1 буферных регистров, вычислитель 2 адреса линейных координат, четыре коммутатора 3, 4, 8, 9, триггер 5, два блока 6, 7 кадровой пам ти, блок 10 элементов И, цифроаналоговый преобразователь 11, блок 12 усилителей, цветной телевизионный индикатор 13, синхрогенера- тор14, блок 15 пам ти данных с их св з ми введены блок 16 сравнени , блок 17 пам ти графических элементов изображени , формирователь 18 адреса, вычислитель 19 адреса угловых координат и второй блок 20 буферных регистров с их св з ми. Изобретение позвол ет формировать цветное трехмерное изображение. 1ил. СО с

Description

Изобретение относитс  к вычислительной технике, а именно к синтезу динамиче- ских перспективных телевизионных изображений трехмерных объектов с помощью ЭВМ или специализированных ры- числителей, и может быть использовано при машинном проектировании и в системах визуализации различного рода тренажеров.

Целью изобретени   вл етс  расширение области применени  устройства за счет возможности отображени  информации о трехмерных объектах.

Сущность изобретени  по сн етс  функциональной схемой, представленной на чертеже.

Устройство содержит первый блок 1 буферных регистров, вычислитель 2 адреса линейных координат, первый коммутатор 3, второй коммутатор 4, триггер 5, первый блок 6 пам ти кадров, второй блок 7 пам ти кадров , третий коммутатор 8, четвертый коммутатор 9, блок 10 элементов И, цифроаналоговый преобразователь 11, блок 12 усилителей, цветной телевизионный индикатор 13, син- хрогенератор 14, блок 15 пам ти данных, блок 16 сравнени , блок 17 пам ти графических элементов изображени , формирователь 18 адреса, вычислитель 19 адреса угловых координат, второй блок 20 буферных регистров. Вычислитель 19 адреса угло00

ю

Os

ел

вых координат содержит первый 21 и второй 22 цифровые коммутаторы, первый 23 и второй 24 сумматоры. Второй блок 20 буферных регистров содержит регистры 25-28.

Вход каждого из четырех буферных регистров 25-28 соединен с выходами задатчика входных параметров, а выход-с соответствующим , с первого по четвертый, входами вы- числител  19, выход которого соединен с вторым входом формировател  18 адреса. Первый вход формировател  18 адреса соединен с третьим выходом вычислител  2 адреса линейных координат, а выход - с адресным входом блока 17 пам ти графических элементов изображени . Информационный выход блока пам ти графических элементов изображени  соединен с адресным входом блока 15 пам ти данных и с вторым входом блока 16 сравнени , первый вход которого соединен с информационным выходом блока 15 пам ти данных. Выход блока 16 сравнени  соединен с входом третьего коммутатора 8.

Вычислитель19 адресов угловых координат содержит первый вычислитель 19-1 адреса угловых координат и второй вычислитель 19-2 адреса угловых координат, каждый из которых содержит цифровой коммутатор21,22 и сумматор 23,24. Первые входы цифрового коммутатора 21 и сумматора 23 первого вычислител  19-1  вл ютс  первым и вторым входами вычислител  19, а цифрового коммутатора 22 и сумматора 24 второго вычислител  19-2 -соответственно третьим и четвертым входами вычислител  19. Выход цифрового коммутатора 21 первого вычислител  19-1 соединен с вторым входом сумматора 23, выход которого подключен к второму входу цифрового коммутатора 21. Выход цифрового коммутатора 22 второго вычислител  19-2 соединен с вторым входом сумматора 24, выход которого подключен к второму входу цифрового коммутатора 22. Объединенные выходы сумматоров 23,24 первого и второго вычислителей  вл ютс  выходом вычислител  19. Управл ющие входы цифровых коммутаторов 21, 22 объединены и  вл ютс  п тым входом вычислител  19, а соединенные между собой управл ющие входы сумматоров 23,24 - шестым входом вычислител  19. При этом первый управл ющий вход вычислител  19 соединен с первым входом синх- регенератора 14, а второй управл ющий вход вычислител  19 - с четвертым выходом синхрогенератора 14.

Устройство работает следующим образом .

За врем  обратного хода луча телевизионной развертки по строке задатчик входных параметров -. записывает в блок 1 буферных регистров, а также в буферные регистры 25-28 исходные значени  и единичные приращени  адресов того блока 6 или 7 пам ти, в который осуществл етс  запись информации, а также линейных и угловых координат луча визировани . Данные в буферные регистры поступают 16-битным параллельным кодом. Высокий уровень сигнала с первого выхода синхрогенератора 14, поступающий в период обратного хода луча на вход вычислител  19, ведет к установке на выходах цифровых коммутаторов 21 и 22, а следовательно, и на вторых входах сумматоров 23 и 24 сигналов с первых входов цифровых коммутаторов 21 и 22. С началом активного участка телевизионной строки сигнал с первого выхода синхрогенератора 14 имеет низкий уровень, что ведет к по влению на выходах цифровых коммутаторов 21 и 22 кодовой информации с их вторых входов. Этим обеспечиваетс  сложение сумматорами 23 и 24 предшествующих значений угловых координат луча визировани  с их единичными приращени ми. Тактовые импульсы, поступающие в период активного участка телевизионной строки с четвертого выхода синхрогенератора 14 на вход вычислител  19 и на вход вычислител  2 адреса линейных координат, инициализируют , с одной стороны, сложение сумматорами 23 и 24 кодов, установленных на их входах, что приводит к по влению на выходе вычислител  19 текущих значений угловых координат луча визировани , а с другой стороны, вычисление вычислителем адресов линейных координат текущих значений адресов записи, считывани  и линейных координат луча визировани , устанавливаемых соответственно на первом, втором и третьем выходах вычислител  2. Коды линейных и угловых координат луча визировани  с третьего выхода вычислител  2 адреса линейных координат и выхода вычислител  19 поступают соответственно на первый и второй входы формировател  18 адреса, где из них формируетс  32-разр дный адрес в соответствии с нижеприводимым алгоритмом:

( 0, при Координата О

АДРЕС j

32-разр дный код

Вычисленный адрес поступает на адресный вход блока 17 пам ти, с выхода которого синхронно с тактовыми импульсами, поступающими на управл ющий входе четвертого выхода синхрогенератора 14, считываетс  16-битный адрес и 4-битный код

цвета, которые подаютс  соответственно на адресные шины блока 15 пам ти и второй вход блока 16 сравнени  кодов. С выхода блока 15 пам ти синхронно с тактовыми импульсами , приход щими на управл ющий вход с четвертого выхода синхрогенератора 14, считываетс  4-битный код цвета, который поступает на первый вход блока 16 сравнени  кодов. Код на выходе блока 16 равен либо нулю, если коды на входах блока не равны, либо коду на входах блока 16 в случае их равенства. Выход блока 16 соединен с входом третьего цифрового коммутатора 8. Адрес записи с первого выхода вычислител  2 поступает на вход коммутатора 3, а адрес считывани  с второго выхода вычислител  2 - на вход коммутатора 4. На вход триггера 5 поступают с второго выхода синхрогенератора 14 синхроимпульсы, следующие с частотой телевизионных полей, Пусть в данный момент на пр мом выходе, триггера 5 установлена логическа  1. Вследствие этого первый выход коммутатора 3 оказываетс  подключенным к адресному входу блока 6 пам ти, а первый выход коммутатора 4 - к адресному входу блока 7 пам ти. Сигналы, установленные на втором и третьем входах блока 10, соединенных соответственно с инверсным и пр мым выходами триггера 5,ведут к по влению тактовых импульсов с первого входа блока 10 на первом и четвертом выходах блока 10, которые соединены соответственно с входом управлени  записью блока 6 и входом управлени  считыванием блока 7. При этом блок 6 пам ти осуществл ет запись кодов, поступающих на его информационные шины с первого выхода коммутатора 8, а блок 7 пам ти передает коды по информационной шине на второй вход коммутатора 9. С приходом следующего импульса на вход триггера 5 состо ние его выходов мен етс  на противоположное, что ведет к подключению к адресным шинам блока 6 второго выхода коммутатора 4, а блока 7 пам ти второго выхода коммутатора 3. Тактовые импульсы с первого входа блока 10 элементов И в этом случае приход т на вход считывани  блока 6 пам ти и вход записи блока 7, чем и определ ютс  режимы их работы, Информаци  с выхода коммутатора 9, содержаща  4-битный код цвета, видимого в текущий момент телевизионной развертки точки объекта, поступает на вход цифроаналогового преобразовател  11. Синхронизаци  работы цифроаналогового преобразовател  осуществл етс  тактовыми импульсами, поступающими с четвертого выхода синхрогенератора 14. С выходов цифроаналогового преобразовател  11 снимаютс  R-, G-и В-сигналы, соответствующие интенсивности красного, зеленого и синего лучей. Данные сигналы усиливаютс  блоком 12 усилителей до уровн , требуемого цветным телевизионным индикатором 13, и поступают на его R-, С--и В-входы. Синхронизаци  развертки цветного телевизионного индикатора 13 происходит импульсами, поступающими с первого выхода синхрогенератора 14 на синхровход цветного телевизионного индикатора 13.

В отличие от прототипа,который содержит только один блок пам ти базы графических данных, что позвол ет формировать лишь двумерные объекты, в предлагаемое устройство включены блок пам ти графических элементов изображени  и вычислитель

углов. Это позвол ет формировать телевизионное изображение моделей трехмерной обстановки, что существенно расшир ет область применени  устройства. Вместе с тем удал етс  избежать существенного усложнени  устройства, необходимости применени  в нем быстродействующей вычислительной техники.

Claims (1)

1. Формула изобретени  Устройство дл  отображени  информации на экране цветного телевизионного индикатора , содержащее первый блок буферных регистров, информационные входы которого  вл ютс  первыми информационными входами устройства, а выходы

   подключены к информационным входам вычислител  адреса линейных координат, первый и второй выходы которого подключены к информационным входам первого и второго коммутаторов, управл ющие входы которых подключены соответственно к пр мому и инверсному выходам триггера, при этом первые выходы первого и второго коммутаторов подключены к адресному входу первого блока пам ти кадров, вторые выходы к адресному входу второго блока пам ти кадров,информационные входы- выходы первого и второго блоков пам ти кадров подключены соответственно к первому и второму выходам третьего коммутатора, соединенным соответственно с первым и вторым информационными входами четвертого коммутатора, управл ющий вход которого подключен к пр мому выходу триггера, соединенному с первым информационным входом блока элементов И, первый и второй выходы которого подключены к входам управлени  записью и считыванием первого блока пам ти кадров, входы управлени  записью и считыванием второго блока пам ти кадров подключены соответственно к

   третьему и четвертому выходам блока элементов И, второй информационный вход которого подключен к инверсному выходу триггера, соединенному с управл ющим входом третьего коммутатора, выход четвертого коммутатора подключен к информационному входу цифроаналогового преобразовател , выходы которого подключены к информационным входам блока усилителей , выходы которого подключены к R-, G-, В-входам цветного телевизионного индикатора , синхровход которого подключен к первому выходу синхрогенератора, второй выход которого подключен к первому управл ющему входу вычислител  адреса линейных координат и к управл ющему входу триггера, третий выход- к второму управл ющему входу вычислител  адреса линейных координат, третий управл ющий вход которого подключен к четвертому выходу синхрогенератора , соединенному с управл ющими входами блока элементов И, блока пам ти данных и цифроаналогового преобразовател , отличающеес  тем, что, с целью расширени  области применени  за счет возможности отображени  информации о трехмерных объектах, в него введены блок сравнени , блок пам ти графических эле0

   5

   0

   5

   ментов изображени , формирователь адреса , вычислитель адреса угловых координат и второй блок буферных регистров, информационные входы которого  вл ютс  вторыми информационными входами устройства, а выходы подключены к информационным входам вычислител  адреса угловых координат , первый управл ющий вход которого подключен к первому выходу синхрогенератора , четвертый выход которого подключен к управл ющим входам блока сравнени , блока пам ти графических элементов изображени  и к второму управл ющему входу вычислител  адреса угловых координат, выход которого подключен к первому информационному входу формировател  адреса, второй информационный вход которого подключен к третьему выходу вычислител  адреса линейных координат, а выход формировател  - к адресному входу блока пам ти графических элементов изображени , выход которого подключен к адресному входу блока пам ти данных и к первому информационному входу блока сравнени , второй информационный вход которого подключен к выходу блока пам ти данных, выход блока сравнени  подключен к информационному входу третьего коммутатора.