JPH0553832A - 集積回路における割込み制御方式 - Google Patents
集積回路における割込み制御方式Info
- Publication number
- JPH0553832A JPH0553832A JP3218188A JP21818891A JPH0553832A JP H0553832 A JPH0553832 A JP H0553832A JP 3218188 A JP3218188 A JP 3218188A JP 21818891 A JP21818891 A JP 21818891A JP H0553832 A JPH0553832 A JP H0553832A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- level
- interrupt request
- request
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 時間の経過とともに、割込み要求の割込み優
先順位レベルを動的に変化させる。 【構成】 割込み入力制御手段１に保存された前回の割
込み要求と、同じく割込み入力制御手段１に保存される
今回の割込み要求とをレベル制御手段１０で比較し、前
回と今回の割込み要求の優先順位が共に低い場合は今回
の割込み要求の優先順位レベルを上げ、その優先順位が
共に最も高い場合は今回の割込み要求の優先順位レベル
を下げるようにレベル変換手段２に指示する。そして、
時間の経過とともに、割込み要求の割込み優先順位レベ
ルを変化させる。 【効果】 優先順位レベルの低い割込み要求もＣＰＵに
受け付けられる。
先順位レベルを動的に変化させる。 【構成】 割込み入力制御手段１に保存された前回の割
込み要求と、同じく割込み入力制御手段１に保存される
今回の割込み要求とをレベル制御手段１０で比較し、前
回と今回の割込み要求の優先順位が共に低い場合は今回
の割込み要求の優先順位レベルを上げ、その優先順位が
共に最も高い場合は今回の割込み要求の優先順位レベル
を下げるようにレベル変換手段２に指示する。そして、
時間の経過とともに、割込み要求の割込み優先順位レベ
ルを変化させる。 【効果】 優先順位レベルの低い割込み要求もＣＰＵに
受け付けられる。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路に関し、特
に時間制御で割込み要求の優先順位レベルを変化させる
ことのできる集積回路における割込み制御方式に関する
ものである。
に時間制御で割込み要求の優先順位レベルを変化させる
ことのできる集積回路における割込み制御方式に関する
ものである。
【０００２】
【従来の技術】従来の半導体集積回路等における集積回
路の割込み制御方式では、図４で示すような回路で構成
されていた。図４において、１は割込み入力制御手段、
２はレベル変換手段、３は優先順位判定手段、４は割込
み出力制御手段、５は割込み要求入力信号、６は割込み
要求保持後手段、７は割込み要求レベル変換後信号、８
は割込み要求優先順位判定後信号、９は割込み出力信
号、１４は割込み出力手段、４０は割込み制御回路であ
る。
路の割込み制御方式では、図４で示すような回路で構成
されていた。図４において、１は割込み入力制御手段、
２はレベル変換手段、３は優先順位判定手段、４は割込
み出力制御手段、５は割込み要求入力信号、６は割込み
要求保持後手段、７は割込み要求レベル変換後信号、８
は割込み要求優先順位判定後信号、９は割込み出力信
号、１４は割込み出力手段、４０は割込み制御回路であ
る。
【０００３】次に、動作について説明する。割込み要求
入力信号５による複数の割込み要求は、割込み出力制御
手段１によって、保持される。レベル変換手段２は、割
込み入力制御手段１から保持されている複数の割込み要
求である割込み要求保持後信号６を入力すると、割込み
要求に優先順位レベルを付ける。例えば、最も重要な割
込み要求に１０、重要でない割込み要求に１を重み付け
して優先順位レベルを付ける、割込み出力手段１４の優
先順位判定手段３は、優先順位レベルが付けられた割込
み要求レベル変換後信号７を入力し、最も優先順位レベ
ルの高い割込み要求の判定を行う。例えば、優先順位レ
ベルが１０と１の割込み要求がある場合は、１０のもの
を選択する。割込み出力制御手段４は、判定後の割込み
要求の割込み要求優先順位判定後信号８を入力すると、
優先順位判定手段３で判定した最も優先順位レベルの高
い割込み要求を、ＣＰＵに対して割込み出力信号９で行
う。
入力信号５による複数の割込み要求は、割込み出力制御
手段１によって、保持される。レベル変換手段２は、割
込み入力制御手段１から保持されている複数の割込み要
求である割込み要求保持後信号６を入力すると、割込み
要求に優先順位レベルを付ける。例えば、最も重要な割
込み要求に１０、重要でない割込み要求に１を重み付け
して優先順位レベルを付ける、割込み出力手段１４の優
先順位判定手段３は、優先順位レベルが付けられた割込
み要求レベル変換後信号７を入力し、最も優先順位レベ
ルの高い割込み要求の判定を行う。例えば、優先順位レ
ベルが１０と１の割込み要求がある場合は、１０のもの
を選択する。割込み出力制御手段４は、判定後の割込み
要求の割込み要求優先順位判定後信号８を入力すると、
優先順位判定手段３で判定した最も優先順位レベルの高
い割込み要求を、ＣＰＵに対して割込み出力信号９で行
う。
【０００４】
【発明が解決しようとする課題】従来の集積回路の割込
み制御回路では、以上のように構成されているので、優
先順位レベルの低い割込み要求は、その優先順位レベル
より高い割込み要求が続くかぎり、ＣＰＵに受け付けら
れないという課題があった。
み制御回路では、以上のように構成されているので、優
先順位レベルの低い割込み要求は、その優先順位レベル
より高い割込み要求が続くかぎり、ＣＰＵに受け付けら
れないという課題があった。
【０００５】この発明は上記のような課題を解消するた
めになされたもので、優先順位レベルの低い割込み要求
および高い割込み要求のその優先順位レベルを時間とと
もに変更させることのできる集積回路における割込み制
御方式を提供することを目的としている。
めになされたもので、優先順位レベルの低い割込み要求
および高い割込み要求のその優先順位レベルを時間とと
もに変更させることのできる集積回路における割込み制
御方式を提供することを目的としている。
【０００６】
【課題を解決するための手段】この第１の発明に係る集
積回路における割込み制御方式は、図１で示すように、
所定同期で割込み入力制御手段１から入力した前回と今
回の割込み要求を比較し、前回と今回の割込み要求が共
に同じ優先順位である場合に、レベル変換手段２に対し
て今回の割込み要求の優先順位レベルを上げるように指
示するレベル制御手段１０を備えた。この第２の発明に
係る集積回路における割込み制御方式は、図１で示すよ
うに、所定同期で割込み入力制御手段１から入力した前
回と今回の割込み要求を比較し、前回と今回の割込み要
求が共に最も高い優先順位である場合に、レベル変換手
段２に対して今回の割込み要求の優先順位レベルを下げ
るように指示するレベル制御手段１０を備えた。
積回路における割込み制御方式は、図１で示すように、
所定同期で割込み入力制御手段１から入力した前回と今
回の割込み要求を比較し、前回と今回の割込み要求が共
に同じ優先順位である場合に、レベル変換手段２に対し
て今回の割込み要求の優先順位レベルを上げるように指
示するレベル制御手段１０を備えた。この第２の発明に
係る集積回路における割込み制御方式は、図１で示すよ
うに、所定同期で割込み入力制御手段１から入力した前
回と今回の割込み要求を比較し、前回と今回の割込み要
求が共に最も高い優先順位である場合に、レベル変換手
段２に対して今回の割込み要求の優先順位レベルを下げ
るように指示するレベル制御手段１０を備えた。
【０００７】
【作用】この第１の発明における集積回路における割込
み制御方式は、外部からの割込み要求を割込み入力制御
手段で保持する。レベル制御手段は、今回外部から所定
同期で上記割込み入力制御手段に入力され保持された割
込み要求を前回の割込み要求と比較し、前回と今回の割
込み要求が共に同じ優先順位である場合に、上記レベル
変換手段に対して今回の割込み要求の優先順位レベルを
上げるように指示する。この第２の発明における集積回
路における割込み制御方式は、外部から割込み要求を割
込み入力制御手段で保持する。レベル制御手段は、今回
外部から所定同期で上記割込み入力制御手段から入力さ
れ保持された割込み要求と前回の割込み要求とを比較
し、前回と今回の割込み要求が共に最も高い優先順位で
ある場合に、上記レベル変換手段に対して今回の割込み
要求の優先順位レベルを下げるように指示する。以上の
ように、この第１，第２の発明における集積回路におけ
る割込み制御方式は、システムで定められた割込み優先
順位を時間とともに動的に変化させることができ、優先
順位レベルの低い割込み要求でも受け付けることができ
る。
み制御方式は、外部からの割込み要求を割込み入力制御
手段で保持する。レベル制御手段は、今回外部から所定
同期で上記割込み入力制御手段に入力され保持された割
込み要求を前回の割込み要求と比較し、前回と今回の割
込み要求が共に同じ優先順位である場合に、上記レベル
変換手段に対して今回の割込み要求の優先順位レベルを
上げるように指示する。この第２の発明における集積回
路における割込み制御方式は、外部から割込み要求を割
込み入力制御手段で保持する。レベル制御手段は、今回
外部から所定同期で上記割込み入力制御手段から入力さ
れ保持された割込み要求と前回の割込み要求とを比較
し、前回と今回の割込み要求が共に最も高い優先順位で
ある場合に、上記レベル変換手段に対して今回の割込み
要求の優先順位レベルを下げるように指示する。以上の
ように、この第１，第２の発明における集積回路におけ
る割込み制御方式は、システムで定められた割込み優先
順位を時間とともに動的に変化させることができ、優先
順位レベルの低い割込み要求でも受け付けることができ
る。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１は第１および第２の発明の一実施例による割
込み制御回路のブロック図である。図１において、１は
割込み入力制御手段、２はレベル変換手段、３は優先順
位判定手段、４は割込み出力制御手段、５は割込み要求
入力信号、６は割込み要求保持後信号、７は割込み要求
レベル変換後信号、８は割込み要求優先順位判定後信号
８、９は割込み出力信号、１０はレベル変換手段、１１
はクロック入力信号、１２は割込み要求比較信号、１３
はレベル監視制御信号、１４は割込み出力手段、１５は
割込み制御回路である。なお、従来例と同じ機能の部分
には同符号を付しており、以下の構成の説明については
省略する。
する。図１は第１および第２の発明の一実施例による割
込み制御回路のブロック図である。図１において、１は
割込み入力制御手段、２はレベル変換手段、３は優先順
位判定手段、４は割込み出力制御手段、５は割込み要求
入力信号、６は割込み要求保持後信号、７は割込み要求
レベル変換後信号、８は割込み要求優先順位判定後信号
８、９は割込み出力信号、１０はレベル変換手段、１１
はクロック入力信号、１２は割込み要求比較信号、１３
はレベル監視制御信号、１４は割込み出力手段、１５は
割込み制御回路である。なお、従来例と同じ機能の部分
には同符号を付しており、以下の構成の説明については
省略する。
【０００９】この第１の発明の実施例では、レベル制御
手段１０は割込み制御回路１５の外部からクロック入力
信号を分周して入力し、このクロック入力信号の所定同
期で生成されたターミナル信号で割込み入力手段１に起
動をかける。そして、割込み要求比較信号１２により、
割込み入力手段１に保持されている割込み要求を入力す
るとともに、レベル監視制御信号１３によって前回の割
込み要求における優先順位レベルの値と、今回の割込み
要求における優先順位レベルの値とを比較する。そして
前回と今回の割込み要求における優先順位レベルが共に
同じである場合に、今回の割込み要求の優先順位レベル
を上げるようレベル変換手段２に対してレベル監視制御
信号１３で指示する。
手段１０は割込み制御回路１５の外部からクロック入力
信号を分周して入力し、このクロック入力信号の所定同
期で生成されたターミナル信号で割込み入力手段１に起
動をかける。そして、割込み要求比較信号１２により、
割込み入力手段１に保持されている割込み要求を入力す
るとともに、レベル監視制御信号１３によって前回の割
込み要求における優先順位レベルの値と、今回の割込み
要求における優先順位レベルの値とを比較する。そして
前回と今回の割込み要求における優先順位レベルが共に
同じである場合に、今回の割込み要求の優先順位レベル
を上げるようレベル変換手段２に対してレベル監視制御
信号１３で指示する。
【００１０】次に、この第１の発明の実施例の動作を説
明する。複数の割込み要求は、割込み要求入力信号５に
よって割込み入力制御手段１に入力され、保持される。
次に、割込み要求保持後信号６によってレベル変換手段
２に入力され、レベル変換手段２で優先順位レベルが付
けられる。優先順位判定手段３は、割込み要求レベル変
換後信号７から割込み要求の最も高いものを判定し、判
定結果を割込み要求優先順位判定後信号８で割込み出力
制御手段４に伝え、割込み出力制御手段４が割込み出力
信号９によって図示しないＣＰＵに割込みを要求し、図
示しないＣＰＵがその割込み要求を受け付ける。レベル
変換手段１０は、割込み入力制御手段１に保持されてい
る前回のＡ〜Ｅの割込み要求の優先順位レベルの値をレ
ベル監視制御信号１３によって知ることができる。次の
割込み要求入力信号５が割込み入力制御手段１に保持さ
れると、レベル変換手段１０は、クロック入力信号１１
の所定の同期信号で生成されたターミナル信号で割込み
入力制御手段１に起動をかけ、割込み要求比較信号１２
によって、今回の割込み要求Ｅを入力し、前回と今回の
割込み要求が共に同じ優先順位であるので、レベル監視
制御信号１３によってレベル変換手段２を制御して、優
先順位レベルを４→８に変更させる。このことによっ
て、優先順位レベルの低い割込み要求Ｅの優先順位レベ
ルの値を高めることができる。なお、上記実施例では優
先順位レベルの数が大きいものを、優先順位レベルの高
いものとしている。
明する。複数の割込み要求は、割込み要求入力信号５に
よって割込み入力制御手段１に入力され、保持される。
次に、割込み要求保持後信号６によってレベル変換手段
２に入力され、レベル変換手段２で優先順位レベルが付
けられる。優先順位判定手段３は、割込み要求レベル変
換後信号７から割込み要求の最も高いものを判定し、判
定結果を割込み要求優先順位判定後信号８で割込み出力
制御手段４に伝え、割込み出力制御手段４が割込み出力
信号９によって図示しないＣＰＵに割込みを要求し、図
示しないＣＰＵがその割込み要求を受け付ける。レベル
変換手段１０は、割込み入力制御手段１に保持されてい
る前回のＡ〜Ｅの割込み要求の優先順位レベルの値をレ
ベル監視制御信号１３によって知ることができる。次の
割込み要求入力信号５が割込み入力制御手段１に保持さ
れると、レベル変換手段１０は、クロック入力信号１１
の所定の同期信号で生成されたターミナル信号で割込み
入力制御手段１に起動をかけ、割込み要求比較信号１２
によって、今回の割込み要求Ｅを入力し、前回と今回の
割込み要求が共に同じ優先順位であるので、レベル監視
制御信号１３によってレベル変換手段２を制御して、優
先順位レベルを４→８に変更させる。このことによっ
て、優先順位レベルの低い割込み要求Ｅの優先順位レベ
ルの値を高めることができる。なお、上記実施例では優
先順位レベルの数が大きいものを、優先順位レベルの高
いものとしている。
【００１１】この第２の発明の実施例では、第１の発明
の実施例と構成は同じであるが、レベル制御手段１０の
機能が異なる。レベル制御手段１０は、割込み要求比較
信号１２により、割込み入力制御手段１に保持されてい
る割込み要求を入力するとともに、前回の割込み要求に
おける優先順位レベルの値と、今回の割込み要求におけ
る優先順位レベルの値とを比較し、前回と今回の割込み
要求における優先順位レベルが共に最も高い優先順位で
ある場合に、今回の割込み要求の優先順位レベルを下げ
るようレベル変換手段２に対してレベル監視制御信号１
３で指示する。すなわち、図３で示すように、前回の割
込み要求Ａ〜Ｅの優先順位レベルが９〜５である場合
に、今回の割込み要求Ａがあると、レベル制御手段１０
は、今回の割込み要求Ａの優先順位レベルの値を９から
４に変更して、今回の割込み要求の優先順位レベルを下
げる。割込み要求の優先順位レベルが下がることによ
り、低い優先順位レベルの割込み要求があっても、充分
ＣＰＵに受け付けられることになる。
の実施例と構成は同じであるが、レベル制御手段１０の
機能が異なる。レベル制御手段１０は、割込み要求比較
信号１２により、割込み入力制御手段１に保持されてい
る割込み要求を入力するとともに、前回の割込み要求に
おける優先順位レベルの値と、今回の割込み要求におけ
る優先順位レベルの値とを比較し、前回と今回の割込み
要求における優先順位レベルが共に最も高い優先順位で
ある場合に、今回の割込み要求の優先順位レベルを下げ
るようレベル変換手段２に対してレベル監視制御信号１
３で指示する。すなわち、図３で示すように、前回の割
込み要求Ａ〜Ｅの優先順位レベルが９〜５である場合
に、今回の割込み要求Ａがあると、レベル制御手段１０
は、今回の割込み要求Ａの優先順位レベルの値を９から
４に変更して、今回の割込み要求の優先順位レベルを下
げる。割込み要求の優先順位レベルが下がることによ
り、低い優先順位レベルの割込み要求があっても、充分
ＣＰＵに受け付けられることになる。
【００１２】
【発明の効果】以上のように、この第１の発明によれ
ば、所定同期で割込み入力制御手段から入力した前回と
今回の割込み要求を比較し、前回と今回の割込み要求が
共に同じ優先順位である場合に、レベル変換手段に対し
て今回の割込み要求の優先順位レベルを上げるように指
示するレベル制御手段を備えたため、今回の優先順位レ
ベルの低い割込み要求が時間の経過とともに、優先順位
レベルを上げるため、優先順位レベルの低い割込み要求
でもＣＰＵに割込み要求が受け付けられる効果がある。
この第２の発明によれば、所定同期で割込み入力制御手
段から入力した前回と今回の割込み要求を比較し、前回
と今回の割込み要求が共に最も高い優先順位である場合
に、レベル変換手段に対して今回の割込み要求の優先順
位レベルを下げるように指示するレベル制御手段を備え
たため、優先順位レベルの高い割込みが、時間の経過と
ともに、優先順位レベルを下げるため、優先順位レベル
の低い割込み要求でも割込み要求がＣＰＵに受け付けら
れる効果がある。
ば、所定同期で割込み入力制御手段から入力した前回と
今回の割込み要求を比較し、前回と今回の割込み要求が
共に同じ優先順位である場合に、レベル変換手段に対し
て今回の割込み要求の優先順位レベルを上げるように指
示するレベル制御手段を備えたため、今回の優先順位レ
ベルの低い割込み要求が時間の経過とともに、優先順位
レベルを上げるため、優先順位レベルの低い割込み要求
でもＣＰＵに割込み要求が受け付けられる効果がある。
この第２の発明によれば、所定同期で割込み入力制御手
段から入力した前回と今回の割込み要求を比較し、前回
と今回の割込み要求が共に最も高い優先順位である場合
に、レベル変換手段に対して今回の割込み要求の優先順
位レベルを下げるように指示するレベル制御手段を備え
たため、優先順位レベルの高い割込みが、時間の経過と
ともに、優先順位レベルを下げるため、優先順位レベル
の低い割込み要求でも割込み要求がＣＰＵに受け付けら
れる効果がある。
【図１】この第１，第２の発明の一実施例による割込み
制御回路のブロック図である。
制御回路のブロック図である。
【図２】図１の第１の発明の割込み制御回路の動作を説
明する図である。
明する図である。
【図３】図２の第２の発明の割込み制御回路の動作を説
明する図である。
明する図である。
【図４】従来の技術の一例である割込み制御回路のブロ
ック図である。
ック図である。
１ 割込み入力制御手段 ２ レベル変換手段 ３ 優先順位判定手段 ４ 割込み出力制御手段 １０ レベル制御手段 １４ 割込み出力手段 １５ 割込み制御回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】この第２の発明の実施例では、第１の発明
の実施例と構成は同じであるが、レベル制御手段１０の
機能が異なる。レベル制御手段１０は、割込み要求比較
信号１２により、割込み入力制御手段１に保持されてい
る割込み要求を入力するとともに、前回の割込み要求に
おける優先順位レベルの値と、今回の割込み要求におけ
る優先順位レベルの値とを比較し、前回と今回の割込み
要求における優先順位レベルが共に最も高い優先順位で
ある場合に、今回の割込み要求の優先順位レベルを下げ
るようレベル変換手段２に対してレベル監視制御信号１
３で指示する。すなわち、図３で示すように、前回の割
込み要求Ａ〜Ｅの優先順位レベルが９〜５である場合
に、今回の割込み要求Ａがあると、レベル制御手段１０
は、今回の割込み要求Ａの優先順位レベルの値を９→４
に変更して、今回の割込み要求の優先順位レベルを下げ
る。割込み要求の優先順位レベルが下がることにより、
低い優先順位レベルの割込み要求があっても、充分ＣＰ
Ｕに受け付けられることになる。
の実施例と構成は同じであるが、レベル制御手段１０の
機能が異なる。レベル制御手段１０は、割込み要求比較
信号１２により、割込み入力制御手段１に保持されてい
る割込み要求を入力するとともに、前回の割込み要求に
おける優先順位レベルの値と、今回の割込み要求におけ
る優先順位レベルの値とを比較し、前回と今回の割込み
要求における優先順位レベルが共に最も高い優先順位で
ある場合に、今回の割込み要求の優先順位レベルを下げ
るようレベル変換手段２に対してレベル監視制御信号１
３で指示する。すなわち、図３で示すように、前回の割
込み要求Ａ〜Ｅの優先順位レベルが９〜５である場合
に、今回の割込み要求Ａがあると、レベル制御手段１０
は、今回の割込み要求Ａの優先順位レベルの値を９→４
に変更して、今回の割込み要求の優先順位レベルを下げ
る。割込み要求の優先順位レベルが下がることにより、
低い優先順位レベルの割込み要求があっても、充分ＣＰ
Ｕに受け付けられることになる。
Claims (2)
- 【請求項１】 集積回路への外部からの割込み要求を保
持する割込み入力制御手段と、上記割込み要求における
優先順位レベルを設定するレベル変換手段と、上記割込
み要求の内、最も優先順位レベルの高い割込みをＣＰＵ
に対して要求する割込み出力手段とを有する集積回路に
おける割込み制御方式において、所定同期で上記割込み
入力制御手段から入力した前回と今回の割込み要求を比
較し、前回と今回の割込み要求が共に同じ優先順位であ
る場合に、上記レベル変換手段に対して今回の割込み要
求の優先順位レベルを上げるように指示するレベル制御
手段を備えたことを特徴とする集積回路における割込み
制御方式。 - 【請求項２】 集積回路への外部からの割込み要求を保
持する割込み入力制御手段と、上記割込み要求における
優先順位レベルを設定するレベル変換手段と、上記割込
み要求の内、最も優先順位レベルの高い割込みをＣＰＵ
に対して要求する割込み出力手段とを有する集積回路に
おける割込み制御方式において、所定同期で上記割込み
入力制御手段から入力した前回と今回の割込み要求を比
較し、前回と今回の割込み要求が共に最も高い優先順位
である場合に、上記レベル変換手段に対して今回の割込
み要求の優先順位レベルを下げるように指示するレベル
制御手段を備えたことを特徴とする集積回路における割
込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218188A JPH0553832A (ja) | 1991-08-29 | 1991-08-29 | 集積回路における割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218188A JPH0553832A (ja) | 1991-08-29 | 1991-08-29 | 集積回路における割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553832A true JPH0553832A (ja) | 1993-03-05 |
Family
ID=16715995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218188A Pending JPH0553832A (ja) | 1991-08-29 | 1991-08-29 | 集積回路における割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08286956A (ja) * | 1995-04-12 | 1996-11-01 | Nec Corp | 障害ロギングシステム |
-
1991
- 1991-08-29 JP JP3218188A patent/JPH0553832A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08286956A (ja) * | 1995-04-12 | 1996-11-01 | Nec Corp | 障害ロギングシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0553832A (ja) | 集積回路における割込み制御方式 | |
| JPH08139575A (ja) | パルス出力回路 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPH11161378A (ja) | Ｃｐｕ温度制御回路 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH0675765A (ja) | 処理速度制御装置 | |
| JPH0322142A (ja) | マイクロプロセッサの割込み制御装置 | |
| JPH05189248A (ja) | マイコン装置 | |
| JPS63200220A (ja) | 電子機器の動作速度切換方式 | |
| JPH05307422A (ja) | クロック切り換え回路 | |
| JPS59195729A (ja) | 入出力装置制御方式 | |
| JPS6380619A (ja) | 信号優先順位決定回路 | |
| JPH08249082A (ja) | マイクロプロセッサ周辺回路およびマイクロプロセッサ周辺回路の動作クロックモード設定方法 | |
| JPH04349392A (ja) | 照明制御装置 | |
| JPS6123451A (ja) | 通信制御装置 | |
| JPH0322034A (ja) | 割込制御方式 | |
| JPS60205620A (ja) | 出力端子削減方式 | |
| JPH036649A (ja) | データ処理装置 | |
| JPS63229530A (ja) | 割込み制御方式 | |
| JPS6197777A (ja) | 割込処理回路 | |
| JPH04222046A (ja) | Ｄｍａコントローラ | |
| JPH01124047A (ja) | タイムシェアリングシステム | |
| JPH076156A (ja) | マイクロコンピュータ | |
| JPS63226759A (ja) | メツセ−ジ出力選択方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |