JPH06110819A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH06110819A JPH06110819A JP25659392A JP25659392A JPH06110819A JP H06110819 A JPH06110819 A JP H06110819A JP 25659392 A JP25659392 A JP 25659392A JP 25659392 A JP25659392 A JP 25659392A JP H06110819 A JPH06110819 A JP H06110819A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- request signal
- interrupt request
- factor
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】データ処理装置に関し、ハードウエアを変更す
ることなく、割込み要因のレベルを変更することができ
るようにし、多様なアプリケーションにおける割込み処
理の最適化を図り、割込み処理のオーバヘッドを減少し
て処理速度の向上を図ることができるようにする。 【構成】割込みコントローラ９に出力すべき割込み要求
信号ＩＲ１、ＩＲ２を割込み要因Ａ〜Ｄごとに選択でき
る割込み要求信号選択回路１１を設けて周辺装置部１０
を構成する。
ることなく、割込み要因のレベルを変更することができ
るようにし、多様なアプリケーションにおける割込み処
理の最適化を図り、割込み処理のオーバヘッドを減少し
て処理速度の向上を図ることができるようにする。 【構成】割込みコントローラ９に出力すべき割込み要求
信号ＩＲ１、ＩＲ２を割込み要因Ａ〜Ｄごとに選択でき
る割込み要求信号選択回路１１を設けて周辺装置部１０
を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、データ処理装置に関す
る。
る。
【０００２】データ処理装置において、割込み処理は必
須の機能であり、割込み処理の効率はシステムの信頼性
や処理能力に大きな影響がある。特に、リアルタイム処
理が要求される分野では、割込み処理のオーバヘッドを
小さくして処理速度の向上を図ることが必要とされる。
そこで、割込み処理をハードウエア面でサポートする必
要性が生じる。
須の機能であり、割込み処理の効率はシステムの信頼性
や処理能力に大きな影響がある。特に、リアルタイム処
理が要求される分野では、割込み処理のオーバヘッドを
小さくして処理速度の向上を図ることが必要とされる。
そこで、割込み処理をハードウエア面でサポートする必
要性が生じる。
【０００３】
【従来の技術】従来、データ処理装置として、図４にそ
の要部を示すようなものが知られており、図中、１はＣ
ＰＵ（central processing unit）、２は割込みコント
ローラ、３は周辺装置部である。
の要部を示すようなものが知られており、図中、１はＣ
ＰＵ（central processing unit）、２は割込みコント
ローラ、３は周辺装置部である。
【０００４】ここに、周辺装置部３においては、割込み
要因ごとの割込み要求信号の割り当ては、ハードウエア
で固定とされていた。図５は、この様子を示す図であ
り、４、５はＯＲ回路、６、７は割込み要求信号出力ノ
ードである。
要因ごとの割込み要求信号の割り当ては、ハードウエア
で固定とされていた。図５は、この様子を示す図であ
り、４、５はＯＲ回路、６、７は割込み要求信号出力ノ
ードである。
【０００５】この例では、割込み要因Ａ又は割込み要因
Ｂが発生した場合、割込み要求信号出力ノード６に割込
み要求信号ＩＲ１が出力され、割込み要因Ｃ又は割込み
要因Ｄが発生した場合、割込み要求信号出力ノード７に
割込み要求信号ＩＲ２が出力される。
Ｂが発生した場合、割込み要求信号出力ノード６に割込
み要求信号ＩＲ１が出力され、割込み要因Ｃ又は割込み
要因Ｄが発生した場合、割込み要求信号出力ノード７に
割込み要求信号ＩＲ２が出力される。
【０００６】
【発明が解決しようとする課題】このように、従来のデ
ータ処理装置においては、割込み要因ごとの割込み要求
信号ＩＲ１、ＩＲ２の割り当ては、ハードウエアで固定
とされていた。このため、割込み要求信号ＩＲ１、ＩＲ
２に割込みレベルを割り当てる場合、割込み要求信号Ｉ
Ｒ１に割り当てられている割込み要因Ａ、Ｂ及び割込み
要求信号ＩＲ２に割り当てられている割込み要因Ｃ、Ｄ
は、それぞれ、同一の割込みレベルに設定されてしま
う。
ータ処理装置においては、割込み要因ごとの割込み要求
信号ＩＲ１、ＩＲ２の割り当ては、ハードウエアで固定
とされていた。このため、割込み要求信号ＩＲ１、ＩＲ
２に割込みレベルを割り当てる場合、割込み要求信号Ｉ
Ｒ１に割り当てられている割込み要因Ａ、Ｂ及び割込み
要求信号ＩＲ２に割り当てられている割込み要因Ｃ、Ｄ
は、それぞれ、同一の割込みレベルに設定されてしま
う。
【０００７】これが、割込み処理プログラムの柔軟性を
妨げる原因となっており、例えば、或るアプリケーショ
ンについて、最適な割込みルーチンが組めたとしても、
この割込みルーチンが他のアプリケーションにおいて
は、最適ではないという事態が起こる場合があり、この
場合には、ハードウエアを変更しなければならないとい
う問題点があった。
妨げる原因となっており、例えば、或るアプリケーショ
ンについて、最適な割込みルーチンが組めたとしても、
この割込みルーチンが他のアプリケーションにおいて
は、最適ではないという事態が起こる場合があり、この
場合には、ハードウエアを変更しなければならないとい
う問題点があった。
【０００８】本発明は、かかる点に鑑み、ハードウエア
を変更することなく、割込み要因のレベルを変更するこ
とができるようにし、多様なアプリケーションにおける
割込み処理の最適化を図り、割込み処理のオーバヘッド
を減少して処理速度の向上を図ることができるようにし
たデータ処理装置を提供することを目的とする。
を変更することなく、割込み要因のレベルを変更するこ
とができるようにし、多様なアプリケーションにおける
割込み処理の最適化を図り、割込み処理のオーバヘッド
を減少して処理速度の向上を図ることができるようにし
たデータ処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によるデータ処理
装置は、割込みコントローラに出力すべき割込み要求信
号を割込み要因ごとに選択できる割込み要求信号選択回
路を備えて構成される。
装置は、割込みコントローラに出力すべき割込み要求信
号を割込み要因ごとに選択できる割込み要求信号選択回
路を備えて構成される。
【００１０】
【作用】本発明においては、割込みコントローラに出力
すべき割込み要求信号を割込み要因ごとに選択できる割
込み要求信号選択回路を備えて構成されるので、割込み
要因ごとに割込み要求信号を変更することにより、ハー
ドウエアを変更することなく、割込み要因のレベルを変
更することができる。
すべき割込み要求信号を割込み要因ごとに選択できる割
込み要求信号選択回路を備えて構成されるので、割込み
要因ごとに割込み要求信号を変更することにより、ハー
ドウエアを変更することなく、割込み要因のレベルを変
更することができる。
【００１１】
【実施例】図１は本発明の一実施例の要部を示す図であ
る。図中、８はＣＰＵ、９は割込みコントローラ、１０
は周辺装置部である。
る。図中、８はＣＰＵ、９は割込みコントローラ、１０
は周辺装置部である。
【００１２】ここに、周辺装置部１０は、割込みコント
ローラ９に出力すべき割込み要求信号ＩＲ１、ＩＲ２を
割込み要因ごとに選択できる割込み要求信号選択回路１
１を備えて構成される。
ローラ９に出力すべき割込み要求信号ＩＲ１、ＩＲ２を
割込み要因ごとに選択できる割込み要求信号選択回路１
１を備えて構成される。
【００１３】この割込み要求信号選択回路１１は、例え
ば、図２に示すように構成することができる。図中、１
２は割込み要求信号ＩＲ１が出力される割込み要求信号
出力ノード、１３は割込み要求信号ＩＲ２が出力される
割込み要求信号出力ノードである。
ば、図２に示すように構成することができる。図中、１
２は割込み要求信号ＩＲ１が出力される割込み要求信号
出力ノード、１３は割込み要求信号ＩＲ２が出力される
割込み要求信号出力ノードである。
【００１４】また、１４は割込み要因が発生した場合に
発生される割込み要因信号を保持することにより割込み
要因の発生の有無を表示する４ビットの割込み要因レジ
スタである。
発生される割込み要因信号を保持することにより割込み
要因の発生の有無を表示する４ビットの割込み要因レジ
スタである。
【００１５】ここに、１４Ａは割込み要因Ａの発生の有
無を表示する部分であり、割込み要因Ａが発生すると、
論理「１」が保持される。また、１４Ｂは割込み要因Ｂ
の発生の有無を表示する部分であり、割込み要因Ｂが発
生すると、論理「１」が保持される。
無を表示する部分であり、割込み要因Ａが発生すると、
論理「１」が保持される。また、１４Ｂは割込み要因Ｂ
の発生の有無を表示する部分であり、割込み要因Ｂが発
生すると、論理「１」が保持される。
【００１６】また、１４Ｃは割込み要因Ｃの発生の有無
を表示する部分であり、割込み要因Ｃが発生すると、論
理「１」が保持される。また、１４Ｄは割込み要因Ｄの
発生の有無を表示する部分であり、割込み要因Ｄが発生
すると、論理「１」が保持される。
を表示する部分であり、割込み要因Ｃが発生すると、論
理「１」が保持される。また、１４Ｄは割込み要因Ｄの
発生の有無を表示する部分であり、割込み要因Ｄが発生
すると、論理「１」が保持される。
【００１７】また、１５は割込み要求信号ＩＲ１、ＩＲ
２を割込み要因ごとに選択するための割込み要求信号選
択信号を保持する４ビットの割込み要求信号選択レジス
タである。
２を割込み要因ごとに選択するための割込み要求信号選
択信号を保持する４ビットの割込み要求信号選択レジス
タである。
【００１８】ここに、１５Ａは割込み要因Ａによる割込
み要求信号を選択するための１ビットの割込み要求信号
選択信号を保持する部分であり、論理「１」が保持され
る場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
み要求信号を選択するための１ビットの割込み要求信号
選択信号を保持する部分であり、論理「１」が保持され
る場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
【００１９】また、１５Ｂは割込み要因Ｂによる割込み
要求信号を選択するための１ビットの割込み要求信号選
択信号を保持する部分であり、論理「１」が保持される
場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
要求信号を選択するための１ビットの割込み要求信号選
択信号を保持する部分であり、論理「１」が保持される
場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
【００２０】また、１５Ｃは割込み要因Ｃによる割込み
要求信号を選択するための１ビットの割込み要求信号選
択信号を保持する部分であり、論理「１」が保持される
場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
要求信号を選択するための１ビットの割込み要求信号選
択信号を保持する部分であり、論理「１」が保持される
場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
【００２１】また、１５Ｄは割込み要因Ｄによる割込み
要求信号を選択するための１ビットの割込み要求信号選
択信号を保持する部分であり、論理「１」が保持される
場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
要求信号を選択するための１ビットの割込み要求信号選
択信号を保持する部分であり、論理「１」が保持される
場合には、割込み要求信号ＩＲ１が選択され、論理
「０」が保持される場合には、割込み要求信号ＩＲ２が
選択される。
【００２２】また、１６は割込み要因レジスタ１４の保
持値と割込み要求信号選択レジスタ１５の保持値との論
理を取ることにより割込み要求信号ＩＲ１又は割込み要
求信号ＩＲ２を出力する論理回路であり、１７Ａ〜１７
Ｄ、１８Ａ〜１８ＤはＡＮＤ回路、１９、２０はＯＲ回
路である。
持値と割込み要求信号選択レジスタ１５の保持値との論
理を取ることにより割込み要求信号ＩＲ１又は割込み要
求信号ＩＲ２を出力する論理回路であり、１７Ａ〜１７
Ｄ、１８Ａ〜１８ＤはＡＮＤ回路、１９、２０はＯＲ回
路である。
【００２３】ここに、本実施例では、割込み要因１個に
対して２種類の割込み要求信号ＩＲ１、ＩＲ２が割り当
てられているので、割込み要求信号選択レジスタ１５に
保持させる割込み要求信号選択信号の値を変更すること
により、割込み要因Ａ〜Ｄに対する割込み要求信号の割
り当てパターンとして、２4＝１６種類のパターンを選
択することができる。
対して２種類の割込み要求信号ＩＲ１、ＩＲ２が割り当
てられているので、割込み要求信号選択レジスタ１５に
保持させる割込み要求信号選択信号の値を変更すること
により、割込み要因Ａ〜Ｄに対する割込み要求信号の割
り当てパターンとして、２4＝１６種類のパターンを選
択することができる。
【００２４】したがって、本実施例によれば、ハードウ
エアを変更することなく、割込み要因Ａ〜Ｄのレベルを
変更することができるので、多様なアプリケーションに
おける割込み処理の最適化を図り、割込み処理のオーバ
ヘッドを減少して処理速度の向上を図ることができる。
エアを変更することなく、割込み要因Ａ〜Ｄのレベルを
変更することができるので、多様なアプリケーションに
おける割込み処理の最適化を図り、割込み処理のオーバ
ヘッドを減少して処理速度の向上を図ることができる。
【００２５】なお、上述の実施例においては、割込み要
因Ａ〜Ｄについて２種類の割込み要求信号ＩＲ１、ＩＲ
２を割り当てた場合について説明したが、３種類の割込
み要求信号ＩＲ１、ＩＲ２、ＩＲ３を割り当てる場合に
は、割込み要求信号選択回路は、例えば、図３に示すよ
うに構成すれば良い。
因Ａ〜Ｄについて２種類の割込み要求信号ＩＲ１、ＩＲ
２を割り当てた場合について説明したが、３種類の割込
み要求信号ＩＲ１、ＩＲ２、ＩＲ３を割り当てる場合に
は、割込み要求信号選択回路は、例えば、図３に示すよ
うに構成すれば良い。
【００２６】図中、２１は割込み要求信号ＩＲ１が出力
される割込み要求信号出力ノード、２２は割込み要求信
号ＩＲ２が出力される割込み要求信号出力ノード、２３
は割込み要求信号ＩＲ３が出力される割込み要求信号出
力ノードである。
される割込み要求信号出力ノード、２２は割込み要求信
号ＩＲ２が出力される割込み要求信号出力ノード、２３
は割込み要求信号ＩＲ３が出力される割込み要求信号出
力ノードである。
【００２７】また、２４は割込み要因が発生した場合に
発生される割込み要因信号を保持することにより割込み
要因の発生の有無を表示する４ビットの割込み要因レジ
スタである。
発生される割込み要因信号を保持することにより割込み
要因の発生の有無を表示する４ビットの割込み要因レジ
スタである。
【００２８】ここに、２４Ａは割込み要因Ａの発生の有
無を表示する部分であり、割込み要因Ａが発生すると、
論理「１」が保持される。また、２４Ｂは割込み要因Ｂ
の発生の有無を表示する部分であり、割込み要因Ｂが発
生すると、論理「１」が保持される。
無を表示する部分であり、割込み要因Ａが発生すると、
論理「１」が保持される。また、２４Ｂは割込み要因Ｂ
の発生の有無を表示する部分であり、割込み要因Ｂが発
生すると、論理「１」が保持される。
【００２９】また、２４Ｃは割込み要因Ｃの発生の有無
を表示する部分であり、割込み要因Ｃが発生すると、論
理「１」が保持される。また、２４Ｄは割込み要因Ｄの
発生の有無を表示する部分であり、割込み要因Ｄが発生
すると、論理「１」が保持される。
を表示する部分であり、割込み要因Ｃが発生すると、論
理「１」が保持される。また、２４Ｄは割込み要因Ｄの
発生の有無を表示する部分であり、割込み要因Ｄが発生
すると、論理「１」が保持される。
【００３０】また、２５は割込み要求信号ＩＲ１、ＩＲ
２、ＩＲ３を割込み要因ごとに選択するための割込み要
求信号選択信号を保持する８ビットの割込み要求信号選
択レジスタである。
２、ＩＲ３を割込み要因ごとに選択するための割込み要
求信号選択信号を保持する８ビットの割込み要求信号選
択レジスタである。
【００３１】ここに、２５Ａは割込み要因Ａによる割込
み要求信号を選択するための２ビットの割込み要求信号
選択信号を保持する部分であり、論理「１、０」が保持
される場合には、割込み要求信号ＩＲ１が選択され、論
理「０、０」が保持される場合には、割込み要求信号Ｉ
Ｒ２が選択され、論理「１、１」が保持される場合に
は、割込み要求信号ＩＲ３が選択される。
み要求信号を選択するための２ビットの割込み要求信号
選択信号を保持する部分であり、論理「１、０」が保持
される場合には、割込み要求信号ＩＲ１が選択され、論
理「０、０」が保持される場合には、割込み要求信号Ｉ
Ｒ２が選択され、論理「１、１」が保持される場合に
は、割込み要求信号ＩＲ３が選択される。
【００３２】また、２５Ｂは割込み要因Ｂによる割込み
要求信号を選択するための２ビットの割込み要求信号選
択信号を保持する部分であり、論理「１、０」が保持さ
れる場合には、割込み要求信号ＩＲ１が選択され、論理
「０、０」が保持される場合には、割込み要求信号ＩＲ
２が選択され、論理「１、１」が保持される場合には、
割込み要求信号ＩＲ３が選択される。
要求信号を選択するための２ビットの割込み要求信号選
択信号を保持する部分であり、論理「１、０」が保持さ
れる場合には、割込み要求信号ＩＲ１が選択され、論理
「０、０」が保持される場合には、割込み要求信号ＩＲ
２が選択され、論理「１、１」が保持される場合には、
割込み要求信号ＩＲ３が選択される。
【００３３】また、２５Ｃは割込み要因Ｃによる割込み
要求信号を選択するための２ビットの割込み要求信号選
択信号を保持する部分であり、論理「１、０」が保持さ
れる場合には、割込み要求信号ＩＲ１が選択され、論理
「０、０」が保持される場合には、割込み要求信号ＩＲ
２が選択され、論理「１、１」が保持される場合には、
割込み要求信号ＩＲ３が選択される。
要求信号を選択するための２ビットの割込み要求信号選
択信号を保持する部分であり、論理「１、０」が保持さ
れる場合には、割込み要求信号ＩＲ１が選択され、論理
「０、０」が保持される場合には、割込み要求信号ＩＲ
２が選択され、論理「１、１」が保持される場合には、
割込み要求信号ＩＲ３が選択される。
【００３４】また、２５Ｄは割込み要因Ｄによる割込み
要求信号を選択するための２ビットの割込み要求信号選
択信号を保持する部分であり、論理「１、０」が保持さ
れる場合には、割込み要求信号ＩＲ１が選択され、論理
「０、０」が保持される場合には、割込み要求信号ＩＲ
２が選択され、論理「１、１」が保持される場合には、
割込み要求信号ＩＲ３が選択される。
要求信号を選択するための２ビットの割込み要求信号選
択信号を保持する部分であり、論理「１、０」が保持さ
れる場合には、割込み要求信号ＩＲ１が選択され、論理
「０、０」が保持される場合には、割込み要求信号ＩＲ
２が選択され、論理「１、１」が保持される場合には、
割込み要求信号ＩＲ３が選択される。
【００３５】また、２６は割込み要因レジスタ２４の保
持値と割込み要求信号選択レジスタ２５の保持値との論
理を取ることにより割込み要求信号ＩＲ１、ＩＲ２又は
ＩＲ３を出力する論理回路であり、２７Ａ〜２７Ｄ、２
８Ａ〜２８Ｄ、２９Ａ〜２９ＤはＡＮＤ回路、３０〜３
２はＯＲ回路である。
持値と割込み要求信号選択レジスタ２５の保持値との論
理を取ることにより割込み要求信号ＩＲ１、ＩＲ２又は
ＩＲ３を出力する論理回路であり、２７Ａ〜２７Ｄ、２
８Ａ〜２８Ｄ、２９Ａ〜２９ＤはＡＮＤ回路、３０〜３
２はＯＲ回路である。
【００３６】この例では、割込み要因１個に対して３種
類の割込み要求信号ＩＲ１、ＩＲ２、ＩＲ３が割り当て
られているので、割込み要求信号選択レジスタ２５に保
持させる割込み要求信号選択信号の値を変更することに
より、割込み要因Ａ〜Ｄに対する割込み要求信号の割り
当てパターンとして、３4＝８１種類のパターンを選択
することができる。
類の割込み要求信号ＩＲ１、ＩＲ２、ＩＲ３が割り当て
られているので、割込み要求信号選択レジスタ２５に保
持させる割込み要求信号選択信号の値を変更することに
より、割込み要因Ａ〜Ｄに対する割込み要求信号の割り
当てパターンとして、３4＝８１種類のパターンを選択
することができる。
【００３７】
【発明の効果】以上のように、本発明によれば、割込み
コントローラに出力すべき割込み要求信号を割込み要因
ごとに選択できる割込み要求信号選択回路を備えるとい
う構成を採用したことにより、割込み要因ごとに割込み
要求信号を変更することにより、ハードウエアを変更す
ることなく、割込み要因のレベルを変更することができ
るので、多様なアプリケーションにおける割込み処理の
最適化を図り、割込み処理のオーバヘッドを減少して処
理速度の向上を図ることができる。
コントローラに出力すべき割込み要求信号を割込み要因
ごとに選択できる割込み要求信号選択回路を備えるとい
う構成を採用したことにより、割込み要因ごとに割込み
要求信号を変更することにより、ハードウエアを変更す
ることなく、割込み要因のレベルを変更することができ
るので、多様なアプリケーションにおける割込み処理の
最適化を図り、割込み処理のオーバヘッドを減少して処
理速度の向上を図ることができる。
【図１】本発明の一実施例の要部を示す回路図である。
【図２】本発明の一実施例を構成する割込み要求信号選
択回路を示す回路図である。
択回路を示す回路図である。
【図３】割込み要求信号選択回路の他の例を示す回路図
である。
である。
【図４】従来のデータ処理装置の一例の要部を示す回路
図である。
図である。
【図５】図４に示す従来のデータ処理装置を構成する周
辺装置部の要部を示す回路図である。
辺装置部の要部を示す回路図である。
８ ＣＰＵ ９ 割込みコントローラ １０ 周辺装置部 １１ 割込み要求信号選択回路
Claims (2)
- 【請求項１】割込みコントローラに出力すべき割込み要
求信号を割込み要因ごとに選択できる割込み要求信号選
択回路を備えて構成されていることを特徴とするデータ
処理装置。 - 【請求項２】前記割込み要求信号選択回路は、割込み要
求信号を選択する割込み要求信号選択信号を割込み要因
ごとに保持する保持回路を設け、この保持回路の保持値
と、割込み要因が発生した場合に発生される割込み要因
信号との論理を取ることにより、前記割込み要求信号選
択信号により選択されている割込み要求信号を出力する
ように構成されていることを特徴とする請求項１記載の
データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25659392A JPH06110819A (ja) | 1992-09-25 | 1992-09-25 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25659392A JPH06110819A (ja) | 1992-09-25 | 1992-09-25 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110819A true JPH06110819A (ja) | 1994-04-22 |
Family
ID=17294788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25659392A Pending JPH06110819A (ja) | 1992-09-25 | 1992-09-25 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110819A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314730A (ja) * | 1995-05-23 | 1996-11-29 | Nec Niigata Ltd | 割り込み要求信号制御回路 |
| JPH08314729A (ja) * | 1995-05-23 | 1996-11-29 | Nec Niigata Ltd | 割り込みコントローラ制御回路 |
-
1992
- 1992-09-25 JP JP25659392A patent/JPH06110819A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314730A (ja) * | 1995-05-23 | 1996-11-29 | Nec Niigata Ltd | 割り込み要求信号制御回路 |
| JPH08314729A (ja) * | 1995-05-23 | 1996-11-29 | Nec Niigata Ltd | 割り込みコントローラ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06110819A (ja) | データ処理装置 | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| KR970016939A (ko) | 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기 | |
| JPH05274246A (ja) | アービタ装置 | |
| KR970049492A (ko) | 버스 제어기를 갖는 데이타 프로세서 | |
| JPH04209020A (ja) | マイクロコンピュータ | |
| JP2635863B2 (ja) | 中央処理装置 | |
| JPH0422220A (ja) | タイマー回路 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| JPH0721111A (ja) | 優先順位決定システム | |
| JP2000231487A (ja) | デジタル信号処理回路 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| KR890004227A (ko) | 베이스 프로그램에서의 진공형광 디스플레이 장치 제어 회로 및 제어방법 | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPH06187148A (ja) | 情報処理装置の順序制御回路 | |
| JPH09179803A (ja) | シリアルデータ転送装置 | |
| JPH02138652A (ja) | アドレス設定方式 | |
| JPH03180934A (ja) | 割込み優先制御方式 | |
| JPH0754348B2 (ja) | テスト回路 | |
| KR970022683A (ko) | 입-출력 인터페이싱 시스템 | |
| JPH05189248A (ja) | マイコン装置 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPH05313596A (ja) | 出力回路 | |
| JP2000242508A (ja) | 割り込み調停回路 | |
| JPH0661076B2 (ja) | デ−タ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011002 |