JPH08314730A - 割り込み要求信号制御回路 - Google Patents
割り込み要求信号制御回路Info
- Publication number
- JPH08314730A JPH08314730A JP12353295A JP12353295A JPH08314730A JP H08314730 A JPH08314730 A JP H08314730A JP 12353295 A JP12353295 A JP 12353295A JP 12353295 A JP12353295 A JP 12353295A JP H08314730 A JPH08314730 A JP H08314730A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- request signal
- interrupt request
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 従来と同じプログラマブル インタラプト
コントローラを用いながら、コンピュータ装置起動後で
あっても割り込み要求信号のマップチェンジを可能とす
る。 【構成】 割り込みマスク回路１と、割り込み要求信号
ルーティング回路２と、レジスタ群４とを設け、ｉ８２
５９Ａインテル社製と等価のプログラマブル インタラ
プト コントローラ３が割り込み要求の誤認識をしない
ように割り込み要求信号にマスクをかけた状態で割り込
み要求信号のマップチェンジを行なう。
コントローラを用いながら、コンピュータ装置起動後で
あっても割り込み要求信号のマップチェンジを可能とす
る。 【構成】 割り込みマスク回路１と、割り込み要求信号
ルーティング回路２と、レジスタ群４とを設け、ｉ８２
５９Ａインテル社製と等価のプログラマブル インタラ
プト コントローラ３が割り込み要求の誤認識をしない
ように割り込み要求信号にマスクをかけた状態で割り込
み要求信号のマップチェンジを行なう。
Description
【０００１】
【産業上の利用分野】本発明は割り込み要求信号制御回
路に関し、特にコンピュータに備えられた割り込み制御
回路へ接続される割り込み要求信号のマップチェンジ制
御回路に関する。
路に関し、特にコンピュータに備えられた割り込み制御
回路へ接続される割り込み要求信号のマップチェンジ制
御回路に関する。
【０００２】
【従来の技術】一般にコンピュータに搭載されているプ
ロセッサの割り込み入力端子は一つだけであるため、複
数の周辺機器を制御するにはプログラマブル インタラ
プトコントローラと呼ばれる回路を搭載する必要があ
る。周辺機器はプログラマブルインタラプト コントロ
ーラの適当な割り込みレベルに接続され、プログラマブ
ル インタラプト コントローラは各周辺機器からの割
り込み要求に対して規定された優先度に応じた処理を行
ない、周辺機器を代表してプロセッサに割り込み要求を
出す。
ロセッサの割り込み入力端子は一つだけであるため、複
数の周辺機器を制御するにはプログラマブル インタラ
プトコントローラと呼ばれる回路を搭載する必要があ
る。周辺機器はプログラマブルインタラプト コントロ
ーラの適当な割り込みレベルに接続され、プログラマブ
ル インタラプト コントローラは各周辺機器からの割
り込み要求に対して規定された優先度に応じた処理を行
ない、周辺機器を代表してプロセッサに割り込み要求を
出す。
【０００３】このような、プログラマブル インタラプ
ト コントローラとしては、従来インテル社製のｉ８２
５９Ａ、あるいは同等機能の回路が広く用いられてい
る。
ト コントローラとしては、従来インテル社製のｉ８２
５９Ａ、あるいは同等機能の回路が広く用いられてい
る。
【０００４】ｉ８２５９Ａは周辺機器からの割り込み要
求信号がＬｏｗからＨｉｇｈへ遷移する時の立ち上がり
エッジをトリガとして、周辺機器からの割り込み要求を
認識する。一方、周辺機器側がａ８２５９Ａに割り込み
を認識してもらう為の割り込み信号操作の方法は大別し
て２通り存在する。ここでは便宜上、「甲タイプ」と
「乙タイプ」と呼ぶ。
求信号がＬｏｗからＨｉｇｈへ遷移する時の立ち上がり
エッジをトリガとして、周辺機器からの割り込み要求を
認識する。一方、周辺機器側がａ８２５９Ａに割り込み
を認識してもらう為の割り込み信号操作の方法は大別し
て２通り存在する。ここでは便宜上、「甲タイプ」と
「乙タイプ」と呼ぶ。
【０００５】甲タイプ：周辺機器がｉ８２５９Ａに対し
て割り込み要求をしていない平常時は割り込み要求信号
をＨｉｇｈとし、割り込みを要求する時にＬｏｗパルス
を発生させて、そのパルスの後縁におけるＬｏｗからＨ
ｉｇｈへの遷移をｉ８２５９Ａへのトリガとするタイ
プ。
て割り込み要求をしていない平常時は割り込み要求信号
をＨｉｇｈとし、割り込みを要求する時にＬｏｗパルス
を発生させて、そのパルスの後縁におけるＬｏｗからＨ
ｉｇｈへの遷移をｉ８２５９Ａへのトリガとするタイ
プ。
【０００６】乙タイプ：周辺機器がｉ８２５９Ａに対し
て割り込み要求をしていない平常時は割り込み要求信号
をＬｏｗとし、割り込みを要求する時にＨｉｇｈドライ
ブして、その遷移をｉ８２５９Ａへのトリガとするタイ
プ。
て割り込み要求をしていない平常時は割り込み要求信号
をＬｏｗとし、割り込みを要求する時にＨｉｇｈドライ
ブして、その遷移をｉ８２５９Ａへのトリガとするタイ
プ。
【０００７】
【発明が解決しようとする課題】上述した従来の割り込
み要求信号制御装置であるｉ８２５９Ａが扱える割り込
み要求信号の数には上限があるのに対し、コンピュータ
に内蔵若しくは接続される周辺機器の数は増加の傾向に
あって、割り込みレベルのリソースは不足しがち周辺機
器の中には、幾つかの割り込みレベルを選択肢として持
ち、起動時に選択することでリソースの有効利用を計っ
ている機器もあるが、ｉ８２５９Ａの回路特性から、一
旦起動した後に割り込みレベルの変更を行なうのは問題
がある。
み要求信号制御装置であるｉ８２５９Ａが扱える割り込
み要求信号の数には上限があるのに対し、コンピュータ
に内蔵若しくは接続される周辺機器の数は増加の傾向に
あって、割り込みレベルのリソースは不足しがち周辺機
器の中には、幾つかの割り込みレベルを選択肢として持
ち、起動時に選択することでリソースの有効利用を計っ
ている機器もあるが、ｉ８２５９Ａの回路特性から、一
旦起動した後に割り込みレベルの変更を行なうのは問題
がある。
【０００８】すなわち、ある割り込みレベルに割り当て
られている周辺機器を、平常時の割り込み要求信号の値
がＬｏｗである乙タイプの周辺機器から、平常時の割り
込み要求信号の値がＨｉｇｈである甲タイプの周辺機器
の切替えた場合、ｉ８２５９Ａにとっては当該レベルの
割り込み要求信号がＬｏｗからＨｉｇｈに遷移したのと
等価であるので、実際には先に割り当てられていた乙タ
イプの周辺機器も、後に割り当てられた甲タイプの周辺
機器も割り込み要求をしていないのにも拘わらず、ｉ８
２５９Ａは当該レベルの周辺機器から割り込み要求があ
ったと認識してしまうという問題点がある。
られている周辺機器を、平常時の割り込み要求信号の値
がＬｏｗである乙タイプの周辺機器から、平常時の割り
込み要求信号の値がＨｉｇｈである甲タイプの周辺機器
の切替えた場合、ｉ８２５９Ａにとっては当該レベルの
割り込み要求信号がＬｏｗからＨｉｇｈに遷移したのと
等価であるので、実際には先に割り当てられていた乙タ
イプの周辺機器も、後に割り当てられた甲タイプの周辺
機器も割り込み要求をしていないのにも拘わらず、ｉ８
２５９Ａは当該レベルの周辺機器から割り込み要求があ
ったと認識してしまうという問題点がある。
【０００９】本発明の目的は、上記の問題を解消し、起
動後においても周辺機器の割り込みレベルを変更可能と
することにある。
動後においても周辺機器の割り込みレベルを変更可能と
することにある。
【００１０】
【課題を解決するための手段】本発明の割り込み要求信
号制御回路は、周辺機器からの割り込み要求を割り込み
制御回路に伝搬させないようにできる機能を持つ割り込
みマスク回路と、割り込みマスク回路を経た周辺機器の
割り込み要求信号を割り込み制御回路の任意の割り込み
要求レベルに割り当てる割り込み要求信号ルーティング
回路と、周辺機器の割り込み要求レベルを変更する際、
前記の回路を用いて、割り込み制御回路の割り込み要求
誤認識を防ぐ手段を有することを特徴とする。
号制御回路は、周辺機器からの割り込み要求を割り込み
制御回路に伝搬させないようにできる機能を持つ割り込
みマスク回路と、割り込みマスク回路を経た周辺機器の
割り込み要求信号を割り込み制御回路の任意の割り込み
要求レベルに割り当てる割り込み要求信号ルーティング
回路と、周辺機器の割り込み要求レベルを変更する際、
前記の回路を用いて、割り込み制御回路の割り込み要求
誤認識を防ぐ手段を有することを特徴とする。
【００１１】
【実施例】以下本発明について図面を参照して説明す
る。
る。
【００１２】図１は本発明の一実施例をブロック図であ
る。本割り込み信号制御回路は、割り込みマスク回路１
と、割り込み要求信号ルーティング回路２と、ｉ８２５
９Ａと等価のプログラマブル インタラプト コントロ
ーラ３と、レジスタ群４と、それらを接続する信号線Ｉ
１，Ｉ２，Ｉ２１，Ｉ２２，Ｓ１，Ｍ０で構成される。
ＰＩＣ１の端子Ｌ１，Ｌ２はそれぞれ割り込みレベル
１，レベル２の割り込み要求信号入力端子である。
る。本割り込み信号制御回路は、割り込みマスク回路１
と、割り込み要求信号ルーティング回路２と、ｉ８２５
９Ａと等価のプログラマブル インタラプト コントロ
ーラ３と、レジスタ群４と、それらを接続する信号線Ｉ
１，Ｉ２，Ｉ２１，Ｉ２２，Ｓ１，Ｍ０で構成される。
ＰＩＣ１の端子Ｌ１，Ｌ２はそれぞれ割り込みレベル
１，レベル２の割り込み要求信号入力端子である。
【００１３】上記構成の回路に、前述の甲タイプの割り
込み要求制御を行なう周辺機器５の割り込み要求信号が
Ｉ１として接続されている。割り込みマスク回路１の論
理は以下の通りである。 ・割り込みマスク回路１が、Ｉ１→Ｉ２の経路の信号伝
搬をマスクする条件 マスク開始条件：レジスタ群５からの信号Ｍ０によるマ
スク命令アサート マスク解除条件：レジスタ群５からの信号Ｍ０によるマ
スク命令ディアサー後、周辺機器５が割り込みを要求 ・Ｉ２の値 マスク期間 ：Ｉ１の値によらずＬｏｗ マスク解除期間：Ｉ１の値と同じ この論理を実現する回路の例を図２に挙げる。図２にお
いて、参照番号６はリセット付きフリップフロックであ
り、入力口は電源にプリアップされている。また、参照
番号７はフリップフロック６の出力Ｑとクロックを入力
とする２入力アンドゲートである。
込み要求制御を行なう周辺機器５の割り込み要求信号が
Ｉ１として接続されている。割り込みマスク回路１の論
理は以下の通りである。 ・割り込みマスク回路１が、Ｉ１→Ｉ２の経路の信号伝
搬をマスクする条件 マスク開始条件：レジスタ群５からの信号Ｍ０によるマ
スク命令アサート マスク解除条件：レジスタ群５からの信号Ｍ０によるマ
スク命令ディアサー後、周辺機器５が割り込みを要求 ・Ｉ２の値 マスク期間 ：Ｉ１の値によらずＬｏｗ マスク解除期間：Ｉ１の値と同じ この論理を実現する回路の例を図２に挙げる。図２にお
いて、参照番号６はリセット付きフリップフロックであ
り、入力口は電源にプリアップされている。また、参照
番号７はフリップフロック６の出力Ｑとクロックを入力
とする２入力アンドゲートである。
【００１４】以下、割り込み要求信号のマップチェンジ
手順を示す。初めに、周辺機器５の割り込み信号Ｉ１
が、プログラマブル インタラプト コントローラ３の
割り込みレベル１にマッピングされている状況を想定す
る。即ち、周辺機器５の割り込み要求は、Ｉ１→Ｉ２→
Ｉ２１の経路でプログラマブル インタラプト コント
ローラ３のレベル１にマッピングされている。この時、
レジスタ群４が制御する割り込みマスク信号Ｍ０は周辺
機器５の割り込みを阻害しないよう設定されていて、割
り込みレベル選択信号Ｓ１は信号Ｉ２を信号Ｉ２１にル
ーティングするように設定されている。
手順を示す。初めに、周辺機器５の割り込み信号Ｉ１
が、プログラマブル インタラプト コントローラ３の
割り込みレベル１にマッピングされている状況を想定す
る。即ち、周辺機器５の割り込み要求は、Ｉ１→Ｉ２→
Ｉ２１の経路でプログラマブル インタラプト コント
ローラ３のレベル１にマッピングされている。この時、
レジスタ群４が制御する割り込みマスク信号Ｍ０は周辺
機器５の割り込みを阻害しないよう設定されていて、割
り込みレベル選択信号Ｓ１は信号Ｉ２を信号Ｉ２１にル
ーティングするように設定されている。
【００１５】次に、周辺機器５を割り込みレベル２にマ
ップチェンジする手順にを想定する。マップチェンジは
周辺機器５が割り込み要求を出していない期間に行な
う。
ップチェンジする手順にを想定する。マップチェンジは
周辺機器５が割り込み要求を出していない期間に行な
う。
【００１６】（１）レジスタ群４を操作して信号Ｍ０を
制御してマスク命令を割り込みマスク回路１にアサート
し、Ｉ１→Ｉ２の経路での割り込み要求伝搬をマスクす
る。その結果、Ｉ２の値はＬｏｗとなる。
制御してマスク命令を割り込みマスク回路１にアサート
し、Ｉ１→Ｉ２の経路での割り込み要求伝搬をマスクす
る。その結果、Ｉ２の値はＬｏｗとなる。
【００１７】この処理過程を省略して、単に信号Ｓ１を
操作して信号Ｉ２をＩ２２にルーティングするだけで
は、周辺機器５は甲タイプの周辺機器であるので、ルー
ティング変更前のＩ２２の値がＬｏｗであった場合、実
際には出されていない虚の割り込み要求がプログラマブ
ル インタラプト コントローラ３に認識されてしま
う。
操作して信号Ｉ２をＩ２２にルーティングするだけで
は、周辺機器５は甲タイプの周辺機器であるので、ルー
ティング変更前のＩ２２の値がＬｏｗであった場合、実
際には出されていない虚の割り込み要求がプログラマブ
ル インタラプト コントローラ３に認識されてしま
う。
【００１８】（２）レジスタ群４を操作して信号Ｓ１を
制御して、Ｉ２→Ｉ２１と設定されていたルーティング
をＩ２→Ｉ２２に変更する。
制御して、Ｉ２→Ｉ２１と設定されていたルーティング
をＩ２→Ｉ２２に変更する。
【００１９】（３）レジスタ群４を操作して信号Ｍ０を
制御して、割り込みマスク回路１に対するマスク命令を
ディアサートする。ただし、この時点ではまだマスク解
除条件が満たされていない為マスクがかかっていて、Ｉ
２の値は以前としてＬｏｗのままである。従って、マッ
プチェンジ後のＩ２２の値もＬｏｗであり、プログラマ
ブル インタラプト コントローラ３への割り込み要求
信号がＬｏｗ→Ｈｉｇｈに遷移せずマップチェンジ終
了。
制御して、割り込みマスク回路１に対するマスク命令を
ディアサートする。ただし、この時点ではまだマスク解
除条件が満たされていない為マスクがかかっていて、Ｉ
２の値は以前としてＬｏｗのままである。従って、マッ
プチェンジ後のＩ２２の値もＬｏｗであり、プログラマ
ブル インタラプト コントローラ３への割り込み要求
信号がＬｏｗ→Ｈｉｇｈに遷移せずマップチェンジ終
了。
【００２０】（４）レジスタ群４からのマスク命令ディ
アサート後、周辺機器５から初めての割り込み要求があ
るとマスク解除の条件が成立し、レジス群４は再びマス
ク命令を出すまでの間、Ｉ１→Ｉ２→Ｉ２２の経路で周
辺機器５の割り込み要求信号がＰＩＣ１の割り込みレベ
ル２へ伝搬される。
アサート後、周辺機器５から初めての割り込み要求があ
るとマスク解除の条件が成立し、レジス群４は再びマス
ク命令を出すまでの間、Ｉ１→Ｉ２→Ｉ２２の経路で周
辺機器５の割り込み要求信号がＰＩＣ１の割り込みレベ
ル２へ伝搬される。
【００２１】なお、マスク解除の契機となる周辺機器５
の割り込み要求によって、Ｉ１がＬｏｗ→Ｈｉｇｈに遷
移するので、割り込みマスク期間中はＬｏｗの値であっ
たＩ２もマスク解除後はＨｉｇｈの値となり、Ｉ２でも
Ｌｏｗ→Ｈｉｇｈの遷移が発生する。したがって、割り
込み要求信号のマスク解除の契機となった割り込み要求
信号が取りこぼされることは無い。
の割り込み要求によって、Ｉ１がＬｏｗ→Ｈｉｇｈに遷
移するので、割り込みマスク期間中はＬｏｗの値であっ
たＩ２もマスク解除後はＨｉｇｈの値となり、Ｉ２でも
Ｌｏｗ→Ｈｉｇｈの遷移が発生する。したがって、割り
込み要求信号のマスク解除の契機となった割り込み要求
信号が取りこぼされることは無い。
【００２２】
【発明の効果】以上説明したように本発明では割り込み
要求信号のマップチェンジを行なってもプログラマブル
インタラプト コントローラの割り込み要求信号の入
力端子で値がＬｏｗ→Ｈｉｇｈの遷移をしないようにし
たから、マップチェンジを行なってもプログラマブル
インタラプト コントローラが割り込み要求信号を誤認
識することがない。
要求信号のマップチェンジを行なってもプログラマブル
インタラプト コントローラの割り込み要求信号の入
力端子で値がＬｏｗ→Ｈｉｇｈの遷移をしないようにし
たから、マップチェンジを行なってもプログラマブル
インタラプト コントローラが割り込み要求信号を誤認
識することがない。
【００２３】したがって、従来可能であったコンピュー
タの起動前及び起動時のマップチェンジに加えて、コン
ピュータが起動した後でもマップチェンジが可能となる
効果がある。
タの起動前及び起動時のマップチェンジに加えて、コン
ピュータが起動した後でもマップチェンジが可能となる
効果がある。
【００２４】この結果コンピュータを利用する者は、プ
ログラマブル インタラプト コントローラの割り込み
要求レベルに対して、必要な周辺機器を必要な期間だけ
割り当てて用いることが可能であり、有限なリソースで
ある割り込み要求レベルを有効に使用することができ
る。
ログラマブル インタラプト コントローラの割り込み
要求レベルに対して、必要な周辺機器を必要な期間だけ
割り当てて用いることが可能であり、有限なリソースで
ある割り込み要求レベルを有効に使用することができ
る。
【図１】本発明による割り込み要求信号制御回路の一実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】図１で用いられている割り込みマスク回路一構
成例を示す図である。
成例を示す図である。
１ 割り込みマスク回路 ２ 割り込み要求信号ルーティング回路 ３ プログラマブル コントローラ ４ レジスタ群 ５ 周辺機器 ６ リセット付きフリップフロップ ７ ２入力アンドゲート。
Claims (1)
- 【請求項１】 周辺機器からの割り込み要求を割り込み
制御回路に伝搬させないようにできる機能を持つ割り込
みマスク回路と、割り込みマスク回路を経た周辺機器の
割り込み要求信号を割り込み制御回路の任意の割り込み
要求レベルに割り当てる割り込み要求信号ルーティング
回路と、周辺機器の割り込み要求レベルを変更する際、
前記の回路を用いて、割り込み制御回路の割り込み要求
誤認識を防ぐ手段を有することを特徴とする割り込み要
求信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12353295A JP3212830B2 (ja) | 1995-05-23 | 1995-05-23 | 割り込み要求信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12353295A JP3212830B2 (ja) | 1995-05-23 | 1995-05-23 | 割り込み要求信号制御回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9241266A Division JP3068528B2 (ja) | 1997-09-05 | 1997-09-05 | 割り込み要求信号制御回路及びそれに用いる割り込みマスク回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08314730A true JPH08314730A (ja) | 1996-11-29 |
| JP3212830B2 JP3212830B2 (ja) | 2001-09-25 |
Family
ID=14862948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12353295A Expired - Fee Related JP3212830B2 (ja) | 1995-05-23 | 1995-05-23 | 割り込み要求信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212830B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055561A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 인터럽트 처리장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290040A (ja) * | 1988-05-18 | 1989-11-21 | Fuji Electric Co Ltd | ディジタル信号切換回路 |
| JPH06110819A (ja) * | 1992-09-25 | 1994-04-22 | Fujitsu Ltd | データ処理装置 |
-
1995
- 1995-05-23 JP JP12353295A patent/JP3212830B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290040A (ja) * | 1988-05-18 | 1989-11-21 | Fuji Electric Co Ltd | ディジタル信号切換回路 |
| JPH06110819A (ja) * | 1992-09-25 | 1994-04-22 | Fujitsu Ltd | データ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055561A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 인터럽트 처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3212830B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010074544A (ko) | 인터럽트 강제 레지스터를 포함하는 유연 인터럽트 제어기 | |
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| JPH07281782A (ja) | クロック制御回路 | |
| JPH08314730A (ja) | 割り込み要求信号制御回路 | |
| JP3068528B2 (ja) | 割り込み要求信号制御回路及びそれに用いる割り込みマスク回路 | |
| US6950897B2 (en) | Method and apparatus for a dual mode PCI/PCI-X device | |
| JPH05181789A (ja) | ディジタル回路 | |
| JPH0636054A (ja) | ワンチップマイクロコンピュータ | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| KR100190856B1 (ko) | Gpio보드의 내부클럭 분주제어방법 | |
| JP2001014266A (ja) | Ｄｍａ転送回路およびｄｍａ転送方法 | |
| JPS615363A (ja) | 共有メモリの制御装置 | |
| JPH01154234A (ja) | 割込み制御装置 | |
| JP2508979B2 (ja) | バス制御装置 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JP2623501B2 (ja) | 直接メモリアクセス制御回路 | |
| KR900000606B1 (ko) | 라운드-로빈 방식에 의한 우선처리 회로 | |
| JPH0540642A (ja) | マイクロコンピユータ | |
| KR19990030598A (ko) | 디엠에이 제어장치 | |
| JP2003248523A (ja) | クロック制御方法及びクロック制御回路 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS6149260A (ja) | チヤネル処理装置 | |
| JPH02144653A (ja) | データ処理装置 | |
| JPH04365158A (ja) | データ処理装置 | |
| JP2001350633A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970708 |
|
| LAPS | Cancellation because of no payment of annual fees |