JPH05313596A - 出力回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＬＣＤコントロール用端子をモード信号によ
り切り換えて通常の出力端子として使用する。 【構成】 モード選択部１４の動作をモード信号線１５
の信号に基づいて切替え、データ選択部１０〜１３から
転送された端子毎に定められた所定番地のデータメモリ
部１〜４のデータを出力端子部２４〜２７に転送し、か
つ特定番地のデータメモリ部１のデータを１ビットずつ
出力端子部２４〜２７に割り当て転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
の出力回路に関し、特にＬＣＤコントロール用セグメン
ト端子の出力回路に関する。

【０００２】

【従来の技術】従来の出力回路は、図２に示すように０
番地〜３番地で構成された４ビットデータメモリ部１０
１〜１０４と、リングカウンタ１０５と、データのビッ
トを周期的に選択するデータ選択部１１０〜１１３と、
外部に出力するための出力端子部１１４〜１１７とを有
している。

【０００３】リングカウンタ１０５は、図４に示す波形
をリングカウンタ信号線１０６〜１０９を介して周期的
に出力する。それによりデータ選択部１１０は、所定番
地であるデータメモリ部（０番地）１０１のデータを周
期的に１ビット単位で選び、出力端子部１１４はそのデ
ータを外部に出力する。また、データ選択部１１０の回
路例を図３に示す。

【０００４】さらに、出力端子部１１５〜１１７の所定
番地であるデータメモリ部１０２〜１０４、データ選択
部１１１〜１１３、出力端子部１１５〜１１７も同様の
動作を行う。

【０００５】

【発明が解決しようとする課題】上述した従来の出力回
路は、ＬＣＤコントロール用出力端子を通常の出力端子
として使用することができない。

【０００６】本発明の目的は、ＬＣＤコントロール用出
力端子を通常の出力端子に切り替えて使用できるように
した出力回路を提供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る出力回路は、データメモリ部と、選択
部とを有する出力回路であって、データメモリ部は、複
数の出力端子毎に所定番地を定め、データを記憶するも
のであり、選択部は、第一のモード時に所定番地のデー
タを周期的に１ビット単位で選択し定められた端子から
出力するために出力端子部へデータメモリ部からデータ
を転送し、第二のモード時に特定番地のデータを各端子
に１ビットずつ割り当て出力するために出力端子部へデ
ータメモリ部からデータを転送するものである。

【０００８】

【作用】所定番地のデータメモリ部のデータを出力端子
部に転送する動作と、特定番地のデータメモリ部のデー
タを１ビットずつ出力端子部に割り当て転送する動作と
を、モード信号により切り換えて通常の出力端子からそ
れぞれ必要な信号を出力する。

【０００９】

【実施例】以下、本発明の一実施例を図により説明す
る。図１は、本発明の一実施例を示す回路図である。

【００１０】図において、本実施例は、複数の番地（実
施例では０番地〜３番地）で構成された４ビットデータ
メモリ部１〜４と、リングカウンタ５と、データを選択
する選択部２８と、データを外部に出力するための出力
端子部２４〜２７とを有している。出力端子部２４〜２
７は、直列接続した２個のＮＯＴ回路にて構成されてい
る。またリングカウンタ５は、図４に示す波形信号をリ
ングカウンタ信号線６〜９を介して周期的に出力する。

【００１１】選択部２８は、データ選択部１０〜１３と
モード選択部１４とで構成されている。

【００１２】データ選択部１０〜１３は図３に示すよう
に、ＮＡＮＤ回路の入力側にＯＲ回路を接続した構成の
ものであり、各ＯＲ回路の一方が各データメモリ部１０
１〜１０４の出力部に接続され、他方がリングカウンタ
５のリングカウンタ信号線６〜９に接続されている。

【００１３】また、モード選択部１４は、一つのＮＡＮ
Ｄ回路の入力側に２つのＮＡＮＤ回路が接続された構成
である。また、モード信号線１５はモード選択部１４の
ＮＡＮＤ回路１６〜１９の一方の入力端に接続されると
ともにＮＯＴ回路を介してＮＡＮＤ回路２０〜２３の入
力端に接続されている。モード選択部１４は、モード信
号線１５により、データ選択部１０〜１３から転送され
た端子毎に定められた所定番地のデータメモリ部１〜４
のデータを出力端子部２４〜２７に転送する動作と、特
定番地のデータメモリ部１のデータを１ビットずつ出力
端子部２４〜２７に割り当て転送する動作とを切り換え
る機能を有している。

【００１４】モード信号線１５の論理値が“０”のと
き、特定番地であるデータメモリ部（０番地）１からＮ
ＡＮＤ回路１６への入力はできず、リングカウンタ５か
らの信号線６〜９により、データ選択部１０が出力端子
部２４の所定番地であるデータメモリ部（０番地）１の
データを１ビット単位で周期的に選択し、ＮＡＮＤ回路
２０を通じて出力端子部２４が外部に出力する。

【００１５】モード信号線１５の論理値が“１”のと
き、データ選択部１０からＮＡＮＤ回路２０への入力は
できず、特定番地であるデータメモリ部（０番地）１の
ビット０がＮＡＮＤ回路１６を通じて出力端子部２４か
ら外部に出力される。

【００１６】出力端子部２５〜２７の所定番地であるデ
ータメモリ部２〜４、データ選択部１１〜１３、ＮＡＮ
Ｄ回路１７〜１９・２１〜２３、出力端子部２５〜２７
も同様に動作し、モード信号線１５に基づき、出力端子
部２５は所定番地であるデータメモリ部（１番地）２の
データか、あるいは特定番地であるデータメモリ部（０
番地）１のビット１のデータを出力し、出力端子部２６
は所定番地であるデータメモリ部（２番地）３のデータ
か、あるいは特定番地であるデータメモリ部（０番地）
１のビット２のデータを出力し、出力端子部２７は所定
番地であるデータメモリ部（３番地）４のデータか、あ
るいは特定番地であるデータメモリ部（０番地）１のビ
ット３のデータを出力する。

【００１７】

【発明の効果】以上説明したように本発明は、簡単な回
路の追加によりモード信号でＬＣＤコントロール用出力
端子を通常の出力端子に切り換えて使用することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】従来例を示す回路図である。

【図３】データ選択部の具体的な回路例を示す図であ
る。

【図４】リングカウンタの出力波形図である。

【符号の説明】

１〜４ データメモリ部 ５ リングカウンタ ６〜９ リングカウンタ信号線 １０〜１３ データ選択部 １４ モード選択部 １５ モード信号線 １６〜１９ 特定番地のデータを出力するかを決めるＮ
ＡＮＤ回路 ２０〜２３ データ選択部からのデータを出力するかを
決めるＮＡＮＤ回路 ２４〜２７ 出力端子部 ２８ 選択部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データメモリ部と、選択部とを有する出
   力回路であって、 データメモリ部は、複数の出力端子毎に所定番地を定
   め、データを記憶するものであり、 選択部は、第一のモード時に所定番地のデータを周期的
   に１ビット単位で選択し定められた端子から出力するた
   めに出力端子部へデータメモリ部からデータを転送し、
   第二のモード時に特定番地のデータを各端子に１ビット
   ずつ割り当て出力するために出力端子部へデータメモリ
   部からデータを転送するものであることを特徴とする出
   力回路。