JPH04419Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案はマイクロコンピユータのポート入出力
回路に関する。

（従来技術） 従来、マイクロコンピユータのポート入出力方
法としては、下記(イ)、(ロ)の様に使用していた。(イ)
全ての入出力兼用ポート（以下、入出力ポートと
記す）の入出力の設定を１ビツト単位で行なえる
マイクロコンピユータCPを用いて、第４図ａの
如くポートを入力ポート、または出力ポートとし
て用いる。(ロ)入出力の設定がたとえば４ビツト単
位でしか行なえない入出力ポートを有するマイク
ロコンピユータにおいては、第４図ｂの如く４ビ
ツト単位で入力または出力専用ポートとして用
い、この４ビツト中の余つたポートは使用せずあ
けておく。

（考案が解決しようとする問題点） マイクロコンピユータの入出力ポートは従来、
上記の如く使用されていたため、上記(イ)の場合に
はマイクロコンピユータ選定の際にポートの入出
力機能が１ビツト単位で処理できるものを選定せ
ねばならない問題点があつた。また上記(ロ)の場合
にはどのようなポート機能のマイクロコンピユー
タでも使用できるが、ポートの使用功率が悪くな
る問題点があつた。

本考案は上記の問題点を解決して、ポート機能
の制約を受けずにすむようにした、マイクロコン
ピユータの入出力回路を提供することを目的とす
る。

（問題点を解決するための手段） 本考案は上記の問題点を解決するために次の如
く構成した。

複数ビツト単位の入出力兼用ポートを有するマ
イクロコンピユータにおいて、入出力兼用ポート
にプルアツプ抵抗またはプルダウン抵抗をそれぞ
れ接続し、入出力兼用ポート中入力ポートとして
使用するポートにはダイオードを介して入力デー
タを導くと共に、入出力兼用ポートを出力モード
に設定したときダイオードをオフ状態にするデー
タを入力ポートとして使用するポートに出力する
ようにした。

（作用） 上記の如く構成した本考案において、入出力兼
用ポートを入力モードに設定したときは、入出力
兼用ポート中、入力ポートとして使用されるポー
ト中の第１ポートへの入力データを読み込み、こ
の読み込み終了後、入力ポートとして使用される
ポート中の第２ポートへの入力データを読み込
む。同様にして入力ポートとして使用されるポー
トへの入力データを読み込んで、実質的に１ビツ
ト単位で入力データを読み込んだのと同様にな
る。また入出力兼用ポートを出力モードに設定し
たときは、出力ポートとして使用されるポート
中、出力を変化させたいときのみ当該ポートから
出力することができる。

この場合に、入出力兼用ポートの総てが出力モ
ードになされているが、入出力兼用ポート中、入
力ポートとして使用されるポートからはダイオー
ドがオフ状態になされているため出力は生ぜず、
また、出力ポート中出力を変化をさせない出力ポ
ートの負荷に対しては何の変化をも生ぜしめない
ため、実質的に１ビツト単位でデータが出力され
たのと同様である。

また、入出力兼用ポートにはプルアツプ抵抗ま
たはプルダウン抵抗が接続されているのは、出力
ポートとして使用されるポートに対しては、入力
モードになされたときマイクロコンピユータ側を
みたインピーダンスが高インピーダンスになるの
を防ぐためであり、高電位（以下“１”）出力で
動作する所謂ハイアクテイブの負荷が接続されて
いるときはプルダウン抵抗を、低電位（以下
“０”）出力で動作する所謂ローアクテイブの負荷
が接続されているときはプルアツプ抵抗を接続す
る。

さらにまた、入力ポートとして使用されるポー
トに対しては、コンピユータのハイアクテイブ、
ローアクテイブによつてプルダウン抵抗か、プル
アツプ抵抗かが定まる。ハイアクテイブのときは
プルダウン抵抗、ローアクテイブのときはプルア
ツプ抵抗が用いられる。

（考案の実施例） 以下、本考案を実施例により説明する。

第１図は本考案の一実施例を示すブロツク図で
ある。本実施例では４ビツト単位で入力または出
力される入出力ポートP₀〜P₃を有し、ポートP₀，
P₁を入力ポートとし、ポートP₂，P₃を出力ポー
トとして用いる場合を示している。

マイクロコンピユータCPはハイアクテイブと
し、それぞれのポートP₀〜P₃にはプルダウン抵
抗R₀〜R₃が各別に接続してある。ポートP₀，P₁
にはダイオードD₀，D₁を介して各別に入力デー
タが供給してある。

プルダン抵抗R₂，R₃は入力モードになつたと
きポートP₂，P₃側をみたインピーダンスが高イ
ンピーダンスになるのを避けるための抵抗であ
り、プルダウン抵抗R₀，R₁は入力(1)，(2)が“０”
のときマイクロコンピユータCPのポートP₀，P₁
がハイインピーダンスになるのを避けるための抵
抗である。プルダウン抵抗R₀，R₁はマイクロコ
ンピユータCPがローアクテイブの場合はプルア
ツプ抵抗に、プルダウン抵抗R₂，R₃はポートP₂，
P₃に接続される負荷がローアクテイブのときは
プルアツプ抵抗に変更される。

ポートP₀〜P₃に接続される素子によつてはプ
ルダウン抵抗R₀〜R₃を省略できるが、ポートP₀，
P₁の如く入力ポートとして用いる場合にはダイ
オードD₀，D₁が接続されるので、抵抗R₀，R₁は
必要となる。

また、ダイオードD₀，D₁はポートP₀〜P₃が出
力モードになされたとき、外部へ電流が流出する
のを阻止するためのダイオードである。マイクロ
コンピユータCPがローアクテイブの場合は、ダ
イオードD₀，D₁の接続方向は逆方向に接続され
る。

マイクロコンピユータCPの内部構成は第２図
に示す如くであり、第２図においては本考案の一
実施例の動作に関係ある部分のみを示している。
マイクロコンピユータCPは論理演算ユニツト１
０、アキユムレータ１１、ポートラツチバツフア
１２、入出力ポート１３、RAM１４を備えてお
り、１５は内部バスラインを示している。

いま、第１図に示した如くポートP₀，P₁を入
力ポートとし、ポートP₂，P₃を出力ポートとし
て用いる場合の動作を第３図に示したフローチヤ
ートにもとづいて説明する。なお、マイクロコン
ピユータCPは４ビツトのものであり、入出力ポ
ート１３のポートP₀〜P₃はアキユムレータ１１
のビツト“０”〜“３”に順に１ビツトづつ対応
するものとする。

まずスタートに次いで、ポートP₀のレベルに
よつて分岐する場合から説明する。入出力ポート
１３（P₀〜P₃）が入力モードに設定される（ス
テツプ１００）。ステツプ１００に続いて入力ポ
ートP₀〜P₃に供給されているデータがアキユム
レータ１１に入力される（ステツプ１０１）。ス
テツプ１０１に続いてアキユムレータ１１のビツ
ト０が“１”か否かがチエツクされる（ステツプ
１０２）。ステツプ１０２においてアキユムレー
タ１１のビツト０が“１”のときは対応処理(A)が
実行される（ステツプ１０３）。ステツプ１０２
においてアキユムレータ１１のビツト０が“０”
のときは対応処理(B)が実行される（ステツプ１０
４）。いまポートP₀がスイツチの出力信号を受け
る場合とすればたとえば対応処理(A)にてスイツチ
がオン時の処理が、対応処理(B)にてスイツチがオ
ン時の処理がそれぞれなされることになる。

続いてポートP₁のレベルによつて分岐する場
合について説明する。

ステツプ１０３，１０４に続いて入出力ポート
１３（P₀〜P₃）に供給されているデータがアキ
ユムレータ１１に入力される（ステツプ１０５）。
ステツプ１０５に続いてアキユムレータ１１のビ
ツト１が“１”か否かがチエツクされる（ステツ
プ１０６）。ステツプ１０６においてアキユムレ
ータ１１のビツト１が“１”のときは対応処理(C)
が実行される（ステツプ１０７）。ステツプ１０
６においてアキユムレータ１１のビツト１が
“０”のときは対応処理(D)がなされる（ステツプ
１０８）。ここで対応処理(C)，(D)は対応処理(A)，
(B)から容易に類推される如く、ポートP₁へ供給
される情報内容に応じた処理がなされることにな
る。

続いてポートP₂，P₃に共に低レベル（“０”
“０”）を出力する場合について説明する。

ステツプ１０７、１０８に続いて入出力ポート
１３（P₀〜P₃）が出力モードに設定され（ステ
ツプ１０９）、アキユムレータ１１に“0011”(B)
〔(B)は２進数を示す〕がセツトされる（ステツプ
１１０）。ついでアキユムレータ１１の内容が
RAM１４に記憶され（ステツプ１１１）、続い
てアキユムレータ１１の内容が入出力ポート１３
（P₀〜P₃）に出力される（ステツプ１１２）。こ
の場合にRAM１４のポートP₁，P₀に対応するア
ドレスには“11”(B)が記憶されていて、ステツプ
１１２においてはポートP₃〜P₀の出力は“0011”
となるが、ポートP₀，P₁の“１”，“１”はダイ
オードD₀，D₁によつて阻止される。したがつて
ステツプ１１２によつてポートP₂，P₃に“０”
“０”が出力される。

この後ポートP₃に高レベル（“１”）を出力す
る場合について説明する。

ステツプ１１２に続いて、RAM１４内におけ
るポートP₃に対応するビツトが“１”にセツト
され（ステツプ１１３）、続いてRAM１４内に
おけるポートP₀〜P₃に対応する記憶内容がアキ
ユムレータ１１に転送される（ステツプ１１４）。
次いでアキユムレータ１１の内容が入出力ポート
１３に出力される（ステツプ１１５）。したがつ
てステツプ１１３においてRAM１４内における
ポートP₃に対応するビツトが“１”にセツトさ
れているため、ステツプ１１５においてポート
P₃に“１”が出力されることになる。またこの
場合ステツプ１１０においてポートP₂に対応す
るビツトには“０”が記憶された状態になつてお
り、ポートP₁，P₀に対してはそれぞれ“１”，
“１”が記憶されており、ステツプ１１５におい
てはポートP₀〜P₃の出力は“1011”となるが、
ポートP₀，P₁の“１”，“１”はダイオードD₀，
D₁によつて阻止されることになる。したがつて
ステツプ１１５においてポートP₃に“１”が出
力されることになり、ポートP₂には“０”が出
力されるがステツプ１１２の場合と変化はない。

つぎに上記作用において第１図との関連につい
て説明する。

まず、ステツプ１００においてポートP₃〜P₀
を入力モードに設定した場合、ポートP₂，P₃は
プルダウン抵抗R₂，R₃により“０”となり、ス
テツプ１０３〜１０８に影響を与えることはな
い。また、ステツプ１０１においてポートP₀，
P₁の入力レベルが“１”のときにはダイオード
D₀，D₁がオン状態になり、ポートP₀，P₁の入力
は“１”となる。ポートP₀，P₁の入力レベルが
“０”のときにはダイオードD₀，D₁がオフ状態に
なつて、プルダウン抵抗R₀，R₁によりポートP₀，
P₁の入力は“０”となる。

さらに、ステツプ１１１においてアキユムレー
タ１１の内容をRAM１４に転送しているのは、
ステツプ１１３〜１１５の処理の際に、マイクロ
コンピユータCPの機能によつて出力ポートのビ
ツト操作ができない様な場合でも問題がないよう
にするためである。出力ポートのビツト操作がで
きない場合でもポート出力の内容と同一のデータ
をRAM１４内に持ち、RAM１４内の内容をセ
ツト、リセツトすることによりポートのビツト操
作が等価的にできることになる。

また、ステツプ１１２でアキユムレータ１１の
内容“0011”(B)をポートP₃〜P₀に出力している。
ポートP₀，P₁を“11”(B)としているのは第１図
のダイオードD₀，D₁をオフ状態にするためであ
り、これにより入力(1)，(2)にポートP₀，P₁から
電流が流れることはなくなる。また、マイクロコ
ンピユータCPの論理によつてダイオードD₀，D₁
の接続方向を第１図に示した場合と逆にする場合
は、ポートP₀，P₁に“00”(B)として入力(1)，(2)
からポートP₀，P₁に外部からの電流の流入が阻
止される。

（考案の効果） 以上説明した如く本考案は入出力ポートにプル
ダウンまたはプルアツプ抵抗を接続するととも
に、入出力ポート中入力ポートとして使用をする
ポートにダイオードを介して入力データを印加す
るようにしたため、入出力ポートを入力モードに
設定したときにおいても、入力ポートに設定され
たポートから外部へ電流が流出することはなく、
出力モードに設定されたときにおいても、出力ポ
ートの状態が不具合になることがない。

したがつて、マイクロコンピユータの入出力端
子を１ビツト毎に等価的に設定することができ
る。さらに入出力ポートを有効に利用することが
可能となる。

【図面の簡単な説明】

第１図は本考案の一実施例のブロツク図。第２
図はマイクロコンピユータの内部構成を示すブロ
ツク図。第３図は本考案の一実施例の作用の説明
に供するフローチヤート。第４図は従来例のブロ
ツク図。 CP……マイクロコンピユータ、R₀〜R₃……プ
ルダウン抵抗、D₀およびD₁……ダイオード、P₀
〜P₃……入出力ポート。

Claims (1)

【実用新案登録請求の範囲】
1. 複数ビツト単位の入出力兼用ポートを有するマ
   イクロコンピユータにおいて、入出力兼用ポート
   にプルアツプ抵抗またはプルダウン抵抗をそれぞ
   れ接続し、入出力兼用ポート中入力ポートとして
   使用するポートにはダイオードを介して入力デー
   タを導くと共に、入出力兼用ポートを出力モード
   に設定したときダイオードをオフ状態にするデー
   タを入力ポートとして使用するポートに出力する
   ことを特徴とするマイクロコンピユータのポート
   入出力回路。