JPH04267489A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04267489A JPH04267489A JP3048875A JP4887591A JPH04267489A JP H04267489 A JPH04267489 A JP H04267489A JP 3048875 A JP3048875 A JP 3048875A JP 4887591 A JP4887591 A JP 4887591A JP H04267489 A JPH04267489 A JP H04267489A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- buses
- decoder
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 56
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は外部メモリと接続できる
ワンチップマイコンに関する。
ワンチップマイコンに関する。
【０００２】
【従来の技術】ワンチップマイコンから外部メモリにア
ドレス等のデータを送る場合、ワンチップマイコンはバ
スのデータを出力バッファを介し出力端子から出力する
。図４に従来のワンチップマイコンのバスと信号出力部
のブロック図を示す。図において、１ａ，１ｂ，・・・
，１ｃは複数のアドレスバスで、ワンチップマイコンの
アドレスのビット数に相当する数だけある。アドレスバ
ス１ａ，１ｂ，・・・，１ｃはそれぞれ出力バッファ２
ａ，２ｂ，・・・，２ｃを介して出力端子５ａ，５ｂ，
・・・，５ｃに接続される。又４０はＣＰＵ、４１はワ
ーキング用のＲＡＭ、４２は外部メモリであり、ＣＰＵ
４０にはデータ線ｄ，クロック線ＣＬＫ，イネーブル線
ＥＮが接続されている。
ドレス等のデータを送る場合、ワンチップマイコンはバ
スのデータを出力バッファを介し出力端子から出力する
。図４に従来のワンチップマイコンのバスと信号出力部
のブロック図を示す。図において、１ａ，１ｂ，・・・
，１ｃは複数のアドレスバスで、ワンチップマイコンの
アドレスのビット数に相当する数だけある。アドレスバ
ス１ａ，１ｂ，・・・，１ｃはそれぞれ出力バッファ２
ａ，２ｂ，・・・，２ｃを介して出力端子５ａ，５ｂ，
・・・，５ｃに接続される。又４０はＣＰＵ、４１はワ
ーキング用のＲＡＭ、４２は外部メモリであり、ＣＰＵ
４０にはデータ線ｄ，クロック線ＣＬＫ，イネーブル線
ＥＮが接続されている。
【０００３】次に動作について説明する。図５は図４に
示したワンチップマイコンのアドレスバス信号出力部の
動作を説明するためのタイミング図である。図５におい
て、１４はＣＰＵ４０から出力される内部クロック、１
５はイネーブル信号である。１６はアドレスバス１ａ，
１ｂ，・・・，１ｃのうち１本のアドレスバスの信号を
示し、アドレス信号が以前のバス状態に対して反転して
（Ｈ→Ｌ又はＬ→Ｈへ）出力されている場合を示してい
る。２０はアドレス信号１６を入力とする出力バッファ
２ａ〜２ｃのうち１つの出力信号を示すものである。出
力バッファ例えば出力バッファ２ａの出力信号２０が“
Ｈ”から“Ｌ”または“Ｌ”から“Ｈ”に反転するとき
に、出力バッファ２ａ〜２ｃに貫通電流２１が流れる。 また、外部メモリ４２を読み込み時、出力バッファ２ａ
〜２ｃの出力信号２０にアドレス信号が確定してから、
時間ｔ２後にイネーブル信号１５がＬの間にデータ線ｄ
上にデータ信号２２が帰ってくる。
示したワンチップマイコンのアドレスバス信号出力部の
動作を説明するためのタイミング図である。図５におい
て、１４はＣＰＵ４０から出力される内部クロック、１
５はイネーブル信号である。１６はアドレスバス１ａ，
１ｂ，・・・，１ｃのうち１本のアドレスバスの信号を
示し、アドレス信号が以前のバス状態に対して反転して
（Ｈ→Ｌ又はＬ→Ｈへ）出力されている場合を示してい
る。２０はアドレス信号１６を入力とする出力バッファ
２ａ〜２ｃのうち１つの出力信号を示すものである。出
力バッファ例えば出力バッファ２ａの出力信号２０が“
Ｈ”から“Ｌ”または“Ｌ”から“Ｈ”に反転するとき
に、出力バッファ２ａ〜２ｃに貫通電流２１が流れる。 また、外部メモリ４２を読み込み時、出力バッファ２ａ
〜２ｃの出力信号２０にアドレス信号が確定してから、
時間ｔ２後にイネーブル信号１５がＬの間にデータ線ｄ
上にデータ信号２２が帰ってくる。
【０００４】
【発明が解決しようとする課題】従来のワンチップマイ
コンのアドレスバス信号出力部は以上のように構成され
ているので、外部メモリ４２と接続する場合、外部負荷
容量が大きくなり、それをドライブするためにトランジ
スタサイズの大きい出力バッファが必要になる。多数の
アドレスバス信号線反転時に多数の出力バッファが同時
に短時間ｔａの間に反転するので、出力バッファに流れ
る貫通電流は大きく、特に同時に反転するアドレスバス
の本数が多いほど出力バッファに流れる貫通電流の合計
は大きくなる。そのため電源ラインに過電流が流れ、そ
れに起因する電源の揺らぎが原因で、ワンチップマイコ
ンが誤動作するという問題点があった。
コンのアドレスバス信号出力部は以上のように構成され
ているので、外部メモリ４２と接続する場合、外部負荷
容量が大きくなり、それをドライブするためにトランジ
スタサイズの大きい出力バッファが必要になる。多数の
アドレスバス信号線反転時に多数の出力バッファが同時
に短時間ｔａの間に反転するので、出力バッファに流れ
る貫通電流は大きく、特に同時に反転するアドレスバス
の本数が多いほど出力バッファに流れる貫通電流の合計
は大きくなる。そのため電源ラインに過電流が流れ、そ
れに起因する電源の揺らぎが原因で、ワンチップマイコ
ンが誤動作するという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、アドレスバス信号線の多くが同
時に反転した場合でも、電源の揺らぎが起きず、誤動作
しないマイクロコンピュータを得ることを目的とする。
ためになされたもので、アドレスバス信号線の多くが同
時に反転した場合でも、電源の揺らぎが起きず、誤動作
しないマイクロコンピュータを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明においては各バ
ス上の信号変化を検出する検出回路６からの出力により
、信号変化が生じたバスの本数を検出して、この本数が
設定値Ｎを越えたときにインピーダンス可変バッファ部
Ｂａ，Ｂｂ，・・・，Ｂｃのインピーダンスを高くする
。
ス上の信号変化を検出する検出回路６からの出力により
、信号変化が生じたバスの本数を検出して、この本数が
設定値Ｎを越えたときにインピーダンス可変バッファ部
Ｂａ，Ｂｂ，・・・，Ｂｃのインピーダンスを高くする
。
【０００７】
【作用】検出回路６の検出信号は、デコーダ１０に入力
され、デコーダ１０は信号が変化するバス１ａ，１ｂ，
１ｃの数が予め定めた数より大きい場合は、上記インピ
ーダンス可変バッファ部のインピーダンスを高くする。 これによりバッファ部Ｂａ，Ｂｂ，・・・，Ｂｃの出力
側の信号は、バス１ａ，１ｂ，・・・，１ｃ上の信号変
化に較べて遅れて変化する。
され、デコーダ１０は信号が変化するバス１ａ，１ｂ，
１ｃの数が予め定めた数より大きい場合は、上記インピ
ーダンス可変バッファ部のインピーダンスを高くする。 これによりバッファ部Ｂａ，Ｂｂ，・・・，Ｂｃの出力
側の信号は、バス１ａ，１ｂ，・・・，１ｃ上の信号変
化に較べて遅れて変化する。
【０００８】
【実施例】以下、この発明の一実施例を説明する。図１
はこの発明の実施例のワンチップマイコンのアドレスバ
スと信号出力部のブロック図を示す。図において、１ａ
，１ｂ，・・・，１ｃはアドレスバスで、ワンチップマ
イコンのアドレスのビット数に相当する数だけある。 アドレスバス１ａ，１ｂ，・・・，１ｃはそれぞれ出力
バッファ３ａ，３ｂ，・・・，３ｃを介して出力端子５
ａ，５ｂ，・・・，５ｃに接続される。出力バッファ３
ａ，３ｂ，・・・，３ｃにそれぞれ並列に別の出力バッ
ファ４ａ，４ｂ，・・・，４ｃが接続される。並列接続
された出力バッファ３ａと４ａ，３ｂと４ｂ，・・・，
３ｃと４ｃの合成インピーダンスは従来の１個の出力バ
ッファ（第３図の２ａ，２ｂ，２ｃ）のインピーダンス
と等価である。出力バッファ４ａ，４ｂ，・・・，４ｃ
は例えばスリーステートバッファで構成され、制御ゲー
トＧ１，Ｇ２，・・・，Ｇ３が設けられている。又これ
ら出力バッファ３ａ，４ａ等のインピーダンスはＺであ
り、並列に接続された出力バッファ３ａ，４ａ等の合成
インピーダンスは１／Ｚｍ＝１／Ｚ＋１／Ｚ Ｚｍ＝
Ｚ／２となり、並列接続時は半分となる。上記並列接続
のバッファ３ａ〜３ｃ及びバッファ４ａ〜４ｃでインピ
ーダンス可変バッファ部Ｂａ〜Ｂｃが構成される。又４
０は中央処理装置のＣＰＵ、４１は内部ＲＡＭ、４２は
記憶装置の外部ＲＡＭであり、ＣＰＵ４０にはデータ線
ｄ，クロック線ＣＬＫ，イネーブル線ＥＮが設けられて
いる。
はこの発明の実施例のワンチップマイコンのアドレスバ
スと信号出力部のブロック図を示す。図において、１ａ
，１ｂ，・・・，１ｃはアドレスバスで、ワンチップマ
イコンのアドレスのビット数に相当する数だけある。 アドレスバス１ａ，１ｂ，・・・，１ｃはそれぞれ出力
バッファ３ａ，３ｂ，・・・，３ｃを介して出力端子５
ａ，５ｂ，・・・，５ｃに接続される。出力バッファ３
ａ，３ｂ，・・・，３ｃにそれぞれ並列に別の出力バッ
ファ４ａ，４ｂ，・・・，４ｃが接続される。並列接続
された出力バッファ３ａと４ａ，３ｂと４ｂ，・・・，
３ｃと４ｃの合成インピーダンスは従来の１個の出力バ
ッファ（第３図の２ａ，２ｂ，２ｃ）のインピーダンス
と等価である。出力バッファ４ａ，４ｂ，・・・，４ｃ
は例えばスリーステートバッファで構成され、制御ゲー
トＧ１，Ｇ２，・・・，Ｇ３が設けられている。又これ
ら出力バッファ３ａ，４ａ等のインピーダンスはＺであ
り、並列に接続された出力バッファ３ａ，４ａ等の合成
インピーダンスは１／Ｚｍ＝１／Ｚ＋１／Ｚ Ｚｍ＝
Ｚ／２となり、並列接続時は半分となる。上記並列接続
のバッファ３ａ〜３ｃ及びバッファ４ａ〜４ｃでインピ
ーダンス可変バッファ部Ｂａ〜Ｂｃが構成される。又４
０は中央処理装置のＣＰＵ、４１は内部ＲＡＭ、４２は
記憶装置の外部ＲＡＭであり、ＣＰＵ４０にはデータ線
ｄ，クロック線ＣＬＫ，イネーブル線ＥＮが設けられて
いる。
【０００９】また、アドレスバス１ａ，１ｂ，・・・，
１ｃはアドレス信号の反転を検知するバス反転検出回路
６にも接続している。バス反転検出回路６に入力された
アドレスバス１ａ，１ｂ，・・・，１ｃの出力信号はそ
れぞれ２本に分岐し、一方は比較器８ａ，８ｂ，・・・
，８ｃの一方の入力端に直接接続され、他方はラッチ７
ａ，７ｂ，・・・，７ｃを介して比較器８ａ，８ｂ，・
・・，８ｃの他方の入力端に入力される。ラッチ７ａ，
７ｂ，・・・，７ｃはそれぞれに入力している内部クロ
ック９に同期して動作する。ラッチ７ａ，７ｂ，・・・
，７ｃはアドレスバス１ａ等の出力信号が反転するとき
後述する所定時間ｔ１遅延させて、反転信号を出力する
。バス反転検出回路６の出力、すなわち比較器８ａ，８
ｂ，・・・，８ｃの出力信号はデコーダ１０に接続され
る。デコーダ１０は入力信号の内、「Ｌ」入力の数が予
め定めた上限数Ｎを越えると「Ｌ」を出力し、上限数Ｎ
以下のときは「Ｈ」を出力する。即ちアドレスバス１ａ
，１ｂ，・・・，１ｃのうちＮ本以下が同時に出力を変
化しても「Ｈ」を出力しているが、Ｎ本以上が同時に変
化すると警報「Ｌ」を出力し、外部に異常対策を要求す
る。この上限数Ｎはアドレスバス１ａ〜１ｃが同時変化
してもマイコンが誤動作しないアドレスバス１ａ〜１ｃ
の最大数で、予め回路上にハードで決定される。 デコーダ１０の出力信号は２本に分岐し、一方はレディ
要求信号１１として用いられ、他方は一方の出力バッフ
ァ４ａ，４ｂ，・・・，４ｃのゲートＧ１〜Ｇ３に制御
用に与えられる。デコーダ１０の出力信号が“Ｌ”のと
きだけレディ要求信号１１は有効になり、出力バッファ
４ａ，４ｂ，・・・，４ｃがＯＦＦ（開）になる。レデ
ィ要求信号１１はワンチップマイコンが外部メモリ４２
とのアクセス時間を伸ばすためＣＰＵ４０のレディ入力
に接続される。
１ｃはアドレス信号の反転を検知するバス反転検出回路
６にも接続している。バス反転検出回路６に入力された
アドレスバス１ａ，１ｂ，・・・，１ｃの出力信号はそ
れぞれ２本に分岐し、一方は比較器８ａ，８ｂ，・・・
，８ｃの一方の入力端に直接接続され、他方はラッチ７
ａ，７ｂ，・・・，７ｃを介して比較器８ａ，８ｂ，・
・・，８ｃの他方の入力端に入力される。ラッチ７ａ，
７ｂ，・・・，７ｃはそれぞれに入力している内部クロ
ック９に同期して動作する。ラッチ７ａ，７ｂ，・・・
，７ｃはアドレスバス１ａ等の出力信号が反転するとき
後述する所定時間ｔ１遅延させて、反転信号を出力する
。バス反転検出回路６の出力、すなわち比較器８ａ，８
ｂ，・・・，８ｃの出力信号はデコーダ１０に接続され
る。デコーダ１０は入力信号の内、「Ｌ」入力の数が予
め定めた上限数Ｎを越えると「Ｌ」を出力し、上限数Ｎ
以下のときは「Ｈ」を出力する。即ちアドレスバス１ａ
，１ｂ，・・・，１ｃのうちＮ本以下が同時に出力を変
化しても「Ｈ」を出力しているが、Ｎ本以上が同時に変
化すると警報「Ｌ」を出力し、外部に異常対策を要求す
る。この上限数Ｎはアドレスバス１ａ〜１ｃが同時変化
してもマイコンが誤動作しないアドレスバス１ａ〜１ｃ
の最大数で、予め回路上にハードで決定される。 デコーダ１０の出力信号は２本に分岐し、一方はレディ
要求信号１１として用いられ、他方は一方の出力バッフ
ァ４ａ，４ｂ，・・・，４ｃのゲートＧ１〜Ｇ３に制御
用に与えられる。デコーダ１０の出力信号が“Ｌ”のと
きだけレディ要求信号１１は有効になり、出力バッファ
４ａ，４ｂ，・・・，４ｃがＯＦＦ（開）になる。レデ
ィ要求信号１１はワンチップマイコンが外部メモリ４２
とのアクセス時間を伸ばすためＣＰＵ４０のレディ入力
に接続される。
【００１０】次の動作について説明する。図２は図１に
示したアドレスバス信号出力部の動作を説明するための
タイミング図である。図２において、９はワンチップマ
イコンのクロック線ＣＬＫ上の内部クロック、１５はイ
ネーブル信号である。１６は複数のアドレスバス１ａ，
１ｂ，・・・，１ｃのうち１本のアドレスバスの信号を
示し、アドレス信号が以前のバス状態に対して反転して
（Ｈ→Ｌ又はＬ→Ｈへ）出力されている場合を示してい
る。各比較器８ａ〜８ｃは各アドレスバス１ａ〜１ｃの
信号１６と、アドレスバスの信号１６の変化をラッチ７
ａ〜７ｃで遅延させたアドレスバス信号ラッチ後信号１
７との一致検出を行い、比較器８ａ〜８ｃの出力１８は
、アドレスバス１ａ〜１ｃのデータが反転してからｔ１
の間「Ｌ」を出力する。アドレスバス１ａの信号が反転
すると、例えば一の比較器８ａの一方の入力では即ちに
反転信号が入るが、他方の入力ではラッチ７ａにより所
定時間ｔ１だけ遅延して反転するので、そのｔ１の間は
、２入力１６，１７か不一致のため、比較器８ａは「Ｌ
」１８を出力する。
示したアドレスバス信号出力部の動作を説明するための
タイミング図である。図２において、９はワンチップマ
イコンのクロック線ＣＬＫ上の内部クロック、１５はイ
ネーブル信号である。１６は複数のアドレスバス１ａ，
１ｂ，・・・，１ｃのうち１本のアドレスバスの信号を
示し、アドレス信号が以前のバス状態に対して反転して
（Ｈ→Ｌ又はＬ→Ｈへ）出力されている場合を示してい
る。各比較器８ａ〜８ｃは各アドレスバス１ａ〜１ｃの
信号１６と、アドレスバスの信号１６の変化をラッチ７
ａ〜７ｃで遅延させたアドレスバス信号ラッチ後信号１
７との一致検出を行い、比較器８ａ〜８ｃの出力１８は
、アドレスバス１ａ〜１ｃのデータが反転してからｔ１
の間「Ｌ」を出力する。アドレスバス１ａの信号が反転
すると、例えば一の比較器８ａの一方の入力では即ちに
反転信号が入るが、他方の入力ではラッチ７ａにより所
定時間ｔ１だけ遅延して反転するので、そのｔ１の間は
、２入力１６，１７か不一致のため、比較器８ａは「Ｌ
」１８を出力する。
【００１１】ここでＮ本のアドレスバス１ａ，１ｂ，・
・・，１ｃが反転信号を出力すると、Ｎ個のラッチ７ａ
，７ｂ，・・・，７ｃが遅延を生じ、そのためＮ個の比
較器８ａ，８ｂ，・・・，８ｃは「Ｌ」を出力する。 同時に変化するアドレスバス１ａ，１ｂ，・・・，１ｃ
の数が上限数Ｎを越えたとき、デコーダ１０の出力１９
は「Ｌ」をｔ１時間出力する。出力バッファ４ａ，４ｂ
，・・・，４ｃのゲートＧ１，Ｇ２，・・・，Ｇ３には
「Ｌ」が入力され、デコーダ１０の出力１９が「Ｌ」の
区間ｔｂは無効になり、一方の出力バッファは３ａ，３
ｂ，・・・，３ｃだけになる。なお、ｔｂとｔ１とはほ
ぼ等しく設定される。即ち出力バッファ４ａ，４ｂ，・
・・，４ｃがＯＦＦとなり、回路のインピーダンスがも
との２倍になる。そのときの貫通電流２１はインピーダ
ンスに逆比例するので、減少することになる。これによ
り出力バッファ３ａ〜３ｃのドライブ能力が下がり、出
力バッファ３ａ〜３ｃの出力２０はデータが反転するま
での時間ｔｂが長くなる。従って全体として出力バッフ
ァ３ａ〜３ｃの貫通電流２１は減少し、電源ラインの揺
らぎが減少し、ワンチップマイコンの誤動作を防止でき
る。出力バッファは３ａ，３ｂ，・・・，３ｃの出力信
号２０の反転するまでの時間が長くなったことにより、
外部メモリ４２に対してアドレスが確定する時間が遅れ
、外部メモリ４２から帰ってくるデータバスｄ上の信号
２２が遅れるが、レディ要求信号が「Ｌ」状態であるの
でＣＰＵ４０にワンウェイトがかかり、イネーブル１５
の破線が実線の方にｔ１分だけ移動、すなわちイネーブ
ル１５の「Ｌ」期間が伸びるため、データ読み込み時間
は短くならず、データは読み込まれる。
・・，１ｃが反転信号を出力すると、Ｎ個のラッチ７ａ
，７ｂ，・・・，７ｃが遅延を生じ、そのためＮ個の比
較器８ａ，８ｂ，・・・，８ｃは「Ｌ」を出力する。 同時に変化するアドレスバス１ａ，１ｂ，・・・，１ｃ
の数が上限数Ｎを越えたとき、デコーダ１０の出力１９
は「Ｌ」をｔ１時間出力する。出力バッファ４ａ，４ｂ
，・・・，４ｃのゲートＧ１，Ｇ２，・・・，Ｇ３には
「Ｌ」が入力され、デコーダ１０の出力１９が「Ｌ」の
区間ｔｂは無効になり、一方の出力バッファは３ａ，３
ｂ，・・・，３ｃだけになる。なお、ｔｂとｔ１とはほ
ぼ等しく設定される。即ち出力バッファ４ａ，４ｂ，・
・・，４ｃがＯＦＦとなり、回路のインピーダンスがも
との２倍になる。そのときの貫通電流２１はインピーダ
ンスに逆比例するので、減少することになる。これによ
り出力バッファ３ａ〜３ｃのドライブ能力が下がり、出
力バッファ３ａ〜３ｃの出力２０はデータが反転するま
での時間ｔｂが長くなる。従って全体として出力バッフ
ァ３ａ〜３ｃの貫通電流２１は減少し、電源ラインの揺
らぎが減少し、ワンチップマイコンの誤動作を防止でき
る。出力バッファは３ａ，３ｂ，・・・，３ｃの出力信
号２０の反転するまでの時間が長くなったことにより、
外部メモリ４２に対してアドレスが確定する時間が遅れ
、外部メモリ４２から帰ってくるデータバスｄ上の信号
２２が遅れるが、レディ要求信号が「Ｌ」状態であるの
でＣＰＵ４０にワンウェイトがかかり、イネーブル１５
の破線が実線の方にｔ１分だけ移動、すなわちイネーブ
ル１５の「Ｌ」期間が伸びるため、データ読み込み時間
は短くならず、データは読み込まれる。
【００１２】次に図３に他の実施例を示す。第１実施例
とはデコーダ１０をプログラマブルデコーダ２３に変更
した点のみ異なり、他の構成及び動作も略同一である。 プログラマブルデコーダ２３にはアドレス１２とデータ
１３が入力可能となっており、制御用の入力信号１８の
内「Ｌ」の入力数が設定数Ｎ以上になると「Ｌ」を出力
する。このとき設定数Ｎはアドレス１２とデータ１３に
よりＮ１，Ｎ２，ＮＮと自由に設定できる。従って電源
に余裕のある装置にこの発明のマイコンを実装する場合
は設定数Ｎを多くし、逆の場合は少なくして、適宜設定
する。
とはデコーダ１０をプログラマブルデコーダ２３に変更
した点のみ異なり、他の構成及び動作も略同一である。 プログラマブルデコーダ２３にはアドレス１２とデータ
１３が入力可能となっており、制御用の入力信号１８の
内「Ｌ」の入力数が設定数Ｎ以上になると「Ｌ」を出力
する。このとき設定数Ｎはアドレス１２とデータ１３に
よりＮ１，Ｎ２，ＮＮと自由に設定できる。従って電源
に余裕のある装置にこの発明のマイコンを実装する場合
は設定数Ｎを多くし、逆の場合は少なくして、適宜設定
する。
【００１３】なお、両実施例とも上限数Ｎ以下が反転す
る場合は出力バッファ３ａ，４ａ等は並列回路となり、
アドレスバスの反転信号１ｂは遅延なしで出力端子５ａ
〜５ｃに伝えられる。
る場合は出力バッファ３ａ，４ａ等は並列回路となり、
アドレスバスの反転信号１ｂは遅延なしで出力端子５ａ
〜５ｃに伝えられる。
【００１４】
【発明の効果】以上説明してきたように、この発明にお
いては、複数のバッファをそのインピーダンスが変更可
能インピーダンス可変バッファ部で構成し、各バス上の
信号変化を検出する検出回路と、この検出回路からの出
力にもとづいて信号変化が生じたバスの本数を検出して
、この値が設定値を越えたときに各バッファ部のインピ
ーダンスを高くするデコーダとを設けたので、アドレス
バス信号線が多数同時変化したときは、上記バッファ部
のインピーダンスを高くし、レディ信号を有効にして外
部メモリとのアクセス時間を伸ばすことができ、バッフ
ァ部の出力側の信号変化を遅らせるので、電源ラインの
揺らぎが起こらず、したがって誤動作しないマイクロコ
ンピュータを得ることができる。
いては、複数のバッファをそのインピーダンスが変更可
能インピーダンス可変バッファ部で構成し、各バス上の
信号変化を検出する検出回路と、この検出回路からの出
力にもとづいて信号変化が生じたバスの本数を検出して
、この値が設定値を越えたときに各バッファ部のインピ
ーダンスを高くするデコーダとを設けたので、アドレス
バス信号線が多数同時変化したときは、上記バッファ部
のインピーダンスを高くし、レディ信号を有効にして外
部メモリとのアクセス時間を伸ばすことができ、バッフ
ァ部の出力側の信号変化を遅らせるので、電源ラインの
揺らぎが起こらず、したがって誤動作しないマイクロコ
ンピュータを得ることができる。
【図１】本発明のマイクロコンピュータの一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の動作を説明するタイミングチャートで
ある。
ある。
【図３】本発明の他の実施例を示す図である。
【図４】従来のマイクロコンピュータの構成図である。
【図５】従来の動作を説明するタイミングチャートであ
る。
る。
Ｂａ，Ｂｂ，Ｂｃ インピーダンス可変バッファ部１
ａ，１ｂ，１ｃ アドレスバス ３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃ 出力バッファ
６ 検出回路 ８ａ，８ｂ，８ｃ 比較器 ９，１４ 内部クロック １０，２３ デコーダ ４０ ＣＰＵ ４１ ＲＡＭ ４２ 外部ＲＡＭ
ａ，１ｂ，１ｃ アドレスバス ３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃ 出力バッファ
６ 検出回路 ８ａ，８ｂ，８ｃ 比較器 ９，１４ 内部クロック １０，２３ デコーダ ４０ ＣＰＵ ４１ ＲＡＭ ４２ 外部ＲＡＭ
Claims (3)
- 【請求項１】 中央処理装置と、この中央処理装置か
らデータ信号が供給される複数のバスと、前記中央処理
装置から前記複数のバスを介してアクセスされる記憶装
置と、この記憶装置と前記複数のバスとを接続する複数
のバッファとを備えたマイクロコンピュータにおいて、
前記複数のバッファをそのインピーダンスが変更可能イ
ンピーダンス可変バッファ部で構成し、前記複数のバス
上の信号変化を検出する検出回路と、この検出回路から
の出力にもとづいて信号変化が生じたバスの本数を検出
して、この本数が設定値Ｎを越えたときに前記複数のイ
ンピーダンス可変バッファ部のインピーダンスを高くす
るデコーダとを設けたことを特徴とするマイクロコンピ
ュータ。 - 【請求項２】 デコーダを設定値Ｎを可変することの
できるプログラマブルデコーダより構成したことを特徴
とする請求項１のマイクロコンピュータ。 - 【請求項３】 インピーダンス可変バッファ部を、２
個のバッファを並列接続して構成し、かつ一方のバッフ
ァの機能を上記デコーダの出力で有効，無効とするよう
に構成したことを特徴とする請求項１のマイクロコンピ
ュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048875A JP2719052B2 (ja) | 1991-02-21 | 1991-02-21 | マイクロコンピュータ |
| US07/838,633 US5349666A (en) | 1991-02-21 | 1992-02-20 | Reduced power line fluctuation/noise circuit by increasing impedance level when number of bus lines simultaneously change state exceeds the predetermined number |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048875A JP2719052B2 (ja) | 1991-02-21 | 1991-02-21 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267489A true JPH04267489A (ja) | 1992-09-24 |
| JP2719052B2 JP2719052B2 (ja) | 1998-02-25 |
Family
ID=12815463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048875A Expired - Lifetime JP2719052B2 (ja) | 1991-02-21 | 1991-02-21 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5349666A (ja) |
| JP (1) | JP2719052B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267274A (ja) * | 1992-12-28 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | 改良された出力ドライバを含むメモリ記憶装置及びデータ処理システム |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614847A (en) * | 1992-04-14 | 1997-03-25 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
| US5583457A (en) | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
| JPH0695961A (ja) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | プロセッサ集積回路およびそれを用いたデータ処理システム |
| US5742832A (en) * | 1996-02-09 | 1998-04-21 | Advanced Micro Devices | Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range |
| JP2001142869A (ja) * | 1999-11-17 | 2001-05-25 | Matsushita Electric Ind Co Ltd | システム集積回路 |
| US6708277B1 (en) * | 2000-05-12 | 2004-03-16 | Motorola, Inc. | Method and system for parallel bus stepping using dynamic signal grouping |
| ITBG20020014U1 (it) * | 2002-12-10 | 2004-06-11 | Benetton Group S P A Ora Benetton Trading Usa In | Struttura di appendiabiti con gancio ad altezza variabile. |
| US20050132112A1 (en) * | 2003-12-10 | 2005-06-16 | Pawlowski J. T. | I/O energy reduction using previous bus state and I/O inversion bit for bus inversion |
| US7079012B2 (en) * | 2004-01-21 | 2006-07-18 | Evans Wetmore | System and method for distributing broadband communication signals over power lines |
| US7088232B2 (en) * | 2004-03-03 | 2006-08-08 | Evans Wetmore | System and method for reducing radiation when distributing broadband communication signals over power lines |
| US8318253B2 (en) * | 2006-06-30 | 2012-11-27 | Asml Netherlands B.V. | Imprint lithography |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205969U (ja) * | 1985-06-17 | 1986-12-26 | ||
| EP0243667A2 (de) * | 1986-04-29 | 1987-11-04 | Ing. Erich Pfeiffer GmbH & Co. KG | Austragvorrichtung für Medien |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2943903A1 (de) * | 1979-10-31 | 1981-05-14 | Robert Bosch Gmbh, 7000 Stuttgart | Rechnersystem |
| US4523143A (en) * | 1982-06-18 | 1985-06-11 | Fairchild Camera And Instrument Corporation | Digital logic level comparator particularly for digital test systems |
| JPH0738187B2 (ja) * | 1984-03-23 | 1995-04-26 | 株式会社日立製作所 | Ｌｓｉに構成されたマイクロコンピュータ |
| US4794525A (en) * | 1984-06-07 | 1988-12-27 | Motorola, Inc. | External interface control circuitry for microcomputer systems |
| JPS61175845A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | マイクロプロセツサシステム |
| US5109492A (en) * | 1986-09-19 | 1992-04-28 | Hitachi, Ltd. | Microprocessor which terminates bus cycle when access address falls within a predetermined processor system address space |
| US5060134A (en) * | 1988-05-12 | 1991-10-22 | Motorola, Inc. | Action direction port expansion circuit and system |
| EP0348240B1 (en) * | 1988-06-24 | 1996-05-08 | Nec Corporation | Microprocessor equipped with parity control unit on same chip |
-
1991
- 1991-02-21 JP JP3048875A patent/JP2719052B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-20 US US07/838,633 patent/US5349666A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205969U (ja) * | 1985-06-17 | 1986-12-26 | ||
| EP0243667A2 (de) * | 1986-04-29 | 1987-11-04 | Ing. Erich Pfeiffer GmbH & Co. KG | Austragvorrichtung für Medien |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267274A (ja) * | 1992-12-28 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | 改良された出力ドライバを含むメモリ記憶装置及びデータ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5349666A (en) | 1994-09-20 |
| JP2719052B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249480B1 (en) | Fully synchronous pipelined ram | |
| JP4505653B2 (ja) | 両方向出力バッファ | |
| US4751671A (en) | Size configurable data storage system | |
| US7239576B2 (en) | Memory device and method of controlling the same | |
| US6075393A (en) | Clock synchronous semiconductor device system and semiconductor devices used with the same | |
| US6301322B1 (en) | Balanced dual-edge triggered data bit shifting circuit and method | |
| EP0995196A1 (en) | Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same | |
| EP0704849B1 (en) | Semiconductor memory device with synchronous dram whose speed grade is not limited | |
| US20050278490A1 (en) | Memory access control apparatus and method of controlling memory access | |
| KR100228339B1 (ko) | 읽기 포트와 쓰기 포트를 공유하는 다중포트 액세스 메모리 | |
| US6563747B2 (en) | Integrated data input sorting and timing circuit for double data rate (DDR) dynamic random access memory (DRAM) devices | |
| JPH04267489A (ja) | マイクロコンピュータ | |
| US20040119520A1 (en) | Setup/hold time control device | |
| US6714051B2 (en) | Logic circuitry-implemented bus buffer | |
| KR100518604B1 (ko) | 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법 | |
| JPH09231743A (ja) | 同期型半導体記憶装置および試験方法 | |
| KR100321164B1 (ko) | 메모리 소자의 데이터 기입 및 독출 제어방법 및 회로 | |
| KR100582358B1 (ko) | 반도체 기억 소자의 온 다이 터미네이션 구동 회로 및 방법 | |
| JPH0344324B2 (ja) | ||
| US4949343A (en) | Error detecting circuit for a decoder | |
| US5950233A (en) | Interleaved burst address counter with reduced delay between rising clock edge and burst address transfer to memory | |
| US7411842B2 (en) | Data arrangement control signal generator for use in semiconductor memory device | |
| US5699541A (en) | Memory system using schottky diodes to reduce load capacitance | |
| KR100213216B1 (ko) | 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법 | |
| JPH11282591A (ja) | メモリ回路 |