JPH01191963A - マイクロコンピュータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータ装置に藺し１、特に半
導体記憶素子の読み出し、書き込み用のデータ端子の構
成に関するものである。

〔従来の技術〕

第２図は従来のＥＰＲＯＭを内蔵したマイクロコンピュ
ータ装置の構成例であり、図において、１はＥＦＲＯＭ
、２はＥＰＲＯＭＩのアドレス端子、３はＥＦＲＯＭＩ
のデータ端子、４はＥＰＲＯＭＩの読み出し、書き込み
を制御する読み出し書き込み制御端子（以下、制御端子
と略す）である、なお、各端子は実際にマイクロコンピ
ュータとして使用する場合には他の機能をもつ端子にな
るように構成されているが、本発明の本質とは関係がな
いので省略している。

次に動作について説明する。

アドレス端子２でＥＰＲＯＭＩのアドレスを指定すると
、該当アドレスのデータをデータ端子３へ出力、または
データ端子３からＥＰＲＯＭＩへ入力することができる
。入出力の制御は制御端子４の制御信号で行う。ＥＦＲ
ＯＭの読み出し、書き込み方法については本発明の本質
とは関係がないので省略する。

〔発明が解決しようとする課題〕

従来のマイクロコンピュータ装置は以上のように構成さ
れているので、内蔵するＥＰＲＯＭの容量に対応したア
ドレス、データ端子が必要であり、ピン数の少ないマイ
クロコンピュータには適用することができなかった。

この発明は上記のような問題点を改善するためになされ
たもので、ＥＦＲＯＭを内蔵したピン数の少ないマイク
ロコンピュータ装置を実現することを目的とする。

〔課題を解決するための手段〕

この発明に係るマイクロコンピュータ装置は、一方がデ
ータ端子、他方が半導体記憶素子のデータ線に接続され
たデータ選択回路を設け、第２のアドレス端子により選
択的に半導体記憶素子のデータ線をデータ端子と接続で
きるようにしたものである。

〔作用〕

この発明のマイクロコンピュータ装置におけるデータ選
択回路は、第２のアドレス端子により半導体記憶素子の
データ線の一部を選択してデータ端子と接続するので、
データ端子の数が半導体記憶素子のデータ長よりも少な
くなる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるＥＰＲＯＭを内蔵した
マイクロコンピュータ装置の構成図であり、図において
、１はＥＦＲＯＭ、２は第１のＥＰＲＯＭのアドレス端
子、３はＥＦＲＯＭのデータ端子、４はＥＦＲＯＭの読
み出し、書き込み制御端子、５はＥＦＲＯＭＩのデータ
線とデータ端子３を選択的に接続するデータ選択回路、
６は選択回路５を制御する第２のアドレス端子である。

次に動作について説明する。

第２のアドレス端子６が論理値“Ｏ”であるとき、デー
タ選択回路５はデータ端子３　（ＤＩ、ＤＩ。

Ｄｔ、Ｄｓ）とＥＰＲＯＭのデータ線番Ｄ０〜Ｄ。

のうちのＤ　Ｏ，Ｄ　Ｉｎ　Ｄ　ｚ、　Ｄ　ｓとを接続
し、第２のアドレス端子６が論理値“ｌ”であるとき、
データ選択回路５はデータ端子３　（Ｄｏ、　ＤＩ＋　
Ｄｔ、　Ｄｓ　）とＥＰＲＯＭのデータ線４）Ｄ、〜Ｄ
、のうちのＯ４゜Ｄ　ｓ、　Ｄ　＆、　Ｄ　？とを接続
する。従って、外から見ると従来のＥＰＲＯＭでは８ビ
ツトのデータ長でＩＫワードのＲＯＭ容量であったのに
対し、本発明の装置では４ビツトのデータ長で２にワー
ドのＲＯＭ容量のＥＰＲＯＭと等価となり、ＥＰＲＯＭ
の読み出し、書き込、みｔ４ビット単位で行うことを除
いて、従来のＥＰＲＯＭと同様に行うことができる。

なお、ＥＦＲＯＭの読み出しデータをマイクロコンピュ
ータ＠ｃｐｕに入力する場合はＥＰＲＯＭのデータ線と
データ選択回路５の間のスイッチ（図示せず）でＥＰＲ
ＯＭと内部回路とを接続するとよい。

また、上記実施例ではＥＰＲＯＭのデータ線を２分割し
たが、３分割以上の場合でも第２のアドレス端子の数を
増加すれば可能である。

さらに、本発明はＥＰＲＯＭを例に説明したが、半導体
記憶素子としては他にＲＡＭやＥＥＰＲＯＭでもよく、
ＥＦＲＯＭと同様に本発明が適用できる。

〔発明の効果〕

以上のようにこの発明のマイクロコンピュータ装置によ
れば、一方がデータ端子、他方が半導体記憶素子のデー
タ線に接続されたデータ選択回路を設け、第２のアドレ
ス端子により選択的に半導体記憶素子のデータ線とデー
タ端子とを接続できるようにしたので、従来よりも半導
体記憶素子の読み出し、書き込みに必要な端子の数が少
なくなり、ピン数の少ないマイクロコンピュータ装置を
実現することができる。また、シリアル入出力などの特
殊な入出力形式にしていないので、通常の半導体記憶素
子書き込み装置を使用できる利点もある。

【図面の簡単な説明】 第１図は本発明の一実施例によるＥＰＲＯＭを内蔵した
マイクロコンピュータ装置の構成図、第２図は従来のＥ
ＦＲＯＭを内蔵したマイクロコンピュータ装置の構成図
である。 １はＥＰＲＯＭ、２は第１のアドレス端子、３はデータ
端子、４はＥＰＲＯＭの読み出し、書き込み制御端子、
５はデータ選択回路、６は第２のアドレス端子である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体記憶素子と、 該半導体記憶素子のアドレス線に接続された第１のアド
   レス端子と、 上記半導体記憶素子のデータ線の本数より数の少ないデ
   ータ端子と、 一方が上記データ端子、他方が上記半導体記憶素子のデ
   ータ線に接続され、第２のアドレス端子により上記半導
   体、記憶素子のデータ線と上記データ端子とを選択的に
   接続するデータ選択回路と、上記半導体記憶素子の読み
   出し、書き込みを制御する読み出し書き込み制御端子と
   を備えたことを特徴とするマイクロコンピュータ装置。