JP2618032B2 - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JP2618032B2 JP2618032B2 JP2557489A JP2557489A JP2618032B2 JP 2618032 B2 JP2618032 B2 JP 2618032B2 JP 2557489 A JP2557489 A JP 2557489A JP 2557489 A JP2557489 A JP 2557489A JP 2618032 B2 JP2618032 B2 JP 2618032B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- input
- circuit
- prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 近年、10ビット構成のデータ出力を持つ不揮発性メモ
リなど、８で割り切れないビット構成のデータを持つ不
揮発性メモリが多く開発されている。
リなど、８で割り切れないビット構成のデータを持つ不
揮発性メモリが多く開発されている。
本発明はこのように８で割り切れないビット構成を持
つ不揮発性メモリ（PROM）データの入出力回路に関する
ものである。
つ不揮発性メモリ（PROM）データの入出力回路に関する
ものである。
従来の技術 ８で割り切れないビット構成、例えば10ビット構成の
データを持つ不揮発性メモリへの書込み、読出しについ
ての従来例を説明する。
データを持つ不揮発性メモリへの書込み、読出しについ
ての従来例を説明する。
第２図は従来の10ビット構成のデータ入出力を有する
回路である。
回路である。
１は10ビット構成のデータ入出力を持つPROMで、デー
タ出力用センスアンプ２に接続し、このセンスアンプ２
を８ビット入出力切換回路３に接続している。４は前記
回路３に８ビット入出力切換信号を入力する入力端子、
５はデータ入出力回路で、８ビット入出力切換回路３に
接続されている。10ビット構成のデータは半導体装置外
部から入力端子４を介して入力される８ビット切換信号
により、D0〜D7とD8〜D9との入出力に切換わる。
タ出力用センスアンプ２に接続し、このセンスアンプ２
を８ビット入出力切換回路３に接続している。４は前記
回路３に８ビット入出力切換信号を入力する入力端子、
５はデータ入出力回路で、８ビット入出力切換回路３に
接続されている。10ビット構成のデータは半導体装置外
部から入力端子４を介して入力される８ビット切換信号
により、D0〜D7とD8〜D9との入出力に切換わる。
上記ように構成された従来の10ビット構成のデータ入
出力を持つPROMについて、以下その動作を説明する。
出力を持つPROMについて、以下その動作を説明する。
第３図にPROMライタからPROMにデータを書込む従来の
メモリマップ図を示す。８はPROMライタ内のデータマッ
プ、９は10ビット構成PROMのデータマップ、10は８ビッ
ト分のデータ、11は２ビット分のデータ、12は残り６ビ
ット“1"のデータを示している。
メモリマップ図を示す。８はPROMライタ内のデータマッ
プ、９は10ビット構成PROMのデータマップ、10は８ビッ
ト分のデータ、11は２ビット分のデータ、12は残り６ビ
ット“1"のデータを示している。
不揮発性メモリ（PROM）にデータを書込む時はPROMラ
イタが多く使用され、その大半は８ビット構成である。
ここで10ビット構成のPROMにデータを書込むときは、第
３図のように８ビットと２ビット、あるいは７ビットと
３ビットのように２アドレスに分ける必要がある。ま
た、大半のPROMライタは書込みを行なう前にブランクチ
ェック（PROM全ビット“1"のチェック）を行なっている
ため、８ビット入出力切換信号によってD8〜D9側に切換
わった時、残りの６ビットは“1"が出力されるようにデ
ータ出力回路で制御している。
イタが多く使用され、その大半は８ビット構成である。
ここで10ビット構成のPROMにデータを書込むときは、第
３図のように８ビットと２ビット、あるいは７ビットと
３ビットのように２アドレスに分ける必要がある。ま
た、大半のPROMライタは書込みを行なう前にブランクチ
ェック（PROM全ビット“1"のチェック）を行なっている
ため、８ビット入出力切換信号によってD8〜D9側に切換
わった時、残りの６ビットは“1"が出力されるようにデ
ータ出力回路で制御している。
発明が解決しようとする課題 しかしながら上記のような構成では、大半のPROMライ
タの書込み方式がプログラムベリファイ（１アドレス書
込むとPROMライタのデータとPROMに書込まれたデータを
比較し、同じデータならば次のアドレスへと進む方式）
であるため、８ビット入出力切換信号によってD8〜D9側
に切換わった時、残り６ビットのPROMからは“1"が出力
されているので、PROMライタのデータも第３図のよう
に、残り６ビットは“1"でなければならない。このよう
にPROMライタへのデータプログラムが非常に難しいとい
う問題点を有していた。本発明は、これらの問題点を解
決し、PROMライタへのデータプログラムを容易にするこ
とを目的とするものである。
タの書込み方式がプログラムベリファイ（１アドレス書
込むとPROMライタのデータとPROMに書込まれたデータを
比較し、同じデータならば次のアドレスへと進む方式）
であるため、８ビット入出力切換信号によってD8〜D9側
に切換わった時、残り６ビットのPROMからは“1"が出力
されているので、PROMライタのデータも第３図のよう
に、残り６ビットは“1"でなければならない。このよう
にPROMライタへのデータプログラムが非常に難しいとい
う問題点を有していた。本発明は、これらの問題点を解
決し、PROMライタへのデータプログラムを容易にするこ
とを目的とするものである。
課題を解決するための手段 本発明は上記問題点を解消するために、入出力端子数
より構成ビット数の多い不揮発性メモリの入出力回路に
おいて、不揮発性メモリのデータ入出力回路と、前記デ
ータ入出力回路に接続された出力データ制御回路と、前
記出力データ制御回路に接続され、且つ、前記出力デー
タ制御回路からの出力信号を“1"または“0"の値に設定
するための出力データ制御信号入力端子とを備え、前記
不揮発性メモリの１アドレスで構成されるビットを前記
データ入出力回路の端子数相当のビット数と残りのビッ
ト数に分割してデータの書込みあるいは読出しを行う場
合、前記残りのビットに対してデータの書込みあるいは
読出しを行う時、前記データの書込みあるいは読出しが
なされない入出力端子には前記出力データ制御回路から
PROMライタがブランクチェックする時は“1"、プログラ
ムベリファイの時は“0"の値を出力する入出力回路を構
成したものである。
より構成ビット数の多い不揮発性メモリの入出力回路に
おいて、不揮発性メモリのデータ入出力回路と、前記デ
ータ入出力回路に接続された出力データ制御回路と、前
記出力データ制御回路に接続され、且つ、前記出力デー
タ制御回路からの出力信号を“1"または“0"の値に設定
するための出力データ制御信号入力端子とを備え、前記
不揮発性メモリの１アドレスで構成されるビットを前記
データ入出力回路の端子数相当のビット数と残りのビッ
ト数に分割してデータの書込みあるいは読出しを行う場
合、前記残りのビットに対してデータの書込みあるいは
読出しを行う時、前記データの書込みあるいは読出しが
なされない入出力端子には前記出力データ制御回路から
PROMライタがブランクチェックする時は“1"、プログラ
ムベリファイの時は“0"の値を出力する入出力回路を構
成したものである。
作 用 本発明によると、出力データ制御回路を設けたことに
より８ビット入出力切換信号でD8〜D9データ出力側に切
換わった時に、残り６ビットPROMから“1"か“0"を自由
に出力することができるので、PROMライタがブランクチ
ェックする時は“1"をデータ出力し、プログラムベリフ
ァイの時は“0"をデータ出力となるように制御すること
により、PROMライタへのデータプログラムを簡単に行な
うことができる。
より８ビット入出力切換信号でD8〜D9データ出力側に切
換わった時に、残り６ビットPROMから“1"か“0"を自由
に出力することができるので、PROMライタがブランクチ
ェックする時は“1"をデータ出力し、プログラムベリフ
ァイの時は“0"をデータ出力となるように制御すること
により、PROMライタへのデータプログラムを簡単に行な
うことができる。
実施例 以下、本発明の実施例として第１図に示した10ビット
構成のデータ入出力を有する回路に従って説明する。
構成のデータ入出力を有する回路に従って説明する。
１は10ビット構成のデータ入出力を持つPROM、２はデ
ータ出力用センスアンプで、PROM1と接続されている。
３はセンスアンプ２に接続した８ビット入出力切換回路
で、８ビット入出力切換信号入力端子４を有する。５は
前記回路３に接続したデータ入出力回路で、出力データ
制御信号入力端子６を有する出力データ制御回路７に接
続されている。
ータ出力用センスアンプで、PROM1と接続されている。
３はセンスアンプ２に接続した８ビット入出力切換回路
で、８ビット入出力切換信号入力端子４を有する。５は
前記回路３に接続したデータ入出力回路で、出力データ
制御信号入力端子６を有する出力データ制御回路７に接
続されている。
本実施例は上記のような構成を採ったので、10ビット
構成のデータ入出力を持つPROMはデータを書込む場合、
次のように動作する。
構成のデータ入出力を持つPROMはデータを書込む場合、
次のように動作する。
PROMにPROMライタから書込む時は、入力端子４からの
８ビット入出力切換信号によってD0〜D7の８ビットとD8
〜D9の２ビットに分割して書込み、読出しが行なわれ
る。この時、分割されたD8〜D9のみのデータ書込み、読
出しを行なう場合、残りの６ビットの出力については、
出力データ制御回路７を用い、PROMライタによる書込み
フローである、ブランクチェック・プログラム、プログ
ラムベリファイ・リードにおいて、各状態に適した“1"
または“0"の値を得るように入力端子６からの制御信号
により制御される。すなわち、PROMライタがブランクチ
ェックする時は“1"をデータ出力し、プログラムベリフ
ァイの時は“0"をデータ出力とする。
８ビット入出力切換信号によってD0〜D7の８ビットとD8
〜D9の２ビットに分割して書込み、読出しが行なわれ
る。この時、分割されたD8〜D9のみのデータ書込み、読
出しを行なう場合、残りの６ビットの出力については、
出力データ制御回路７を用い、PROMライタによる書込み
フローである、ブランクチェック・プログラム、プログ
ラムベリファイ・リードにおいて、各状態に適した“1"
または“0"の値を得るように入力端子６からの制御信号
により制御される。すなわち、PROMライタがブランクチ
ェックする時は“1"をデータ出力し、プログラムベリフ
ァイの時は“0"をデータ出力とする。
上記のように８ビットと２ビットに分けられたデータ
は、２ビットのみのデータ入出力をする場合、出力デー
タ制御回路によって残りの６ビットのデータを自由に設
定することができるので、PROMライタにデータプログラ
ムを行なう場合、PROM側のデータ出力を気にせず、簡単
にプログラムを組むことができるようになった。
は、２ビットのみのデータ入出力をする場合、出力デー
タ制御回路によって残りの６ビットのデータを自由に設
定することができるので、PROMライタにデータプログラ
ムを行なう場合、PROM側のデータ出力を気にせず、簡単
にプログラムを組むことができるようになった。
上記実施例は８で割り切れないビット構成として10ビ
ット構成について説明したが、これに限られず他のビッ
ト構成でも同様の作用効果を得ることができる。
ット構成について説明したが、これに限られず他のビッ
ト構成でも同様の作用効果を得ることができる。
発明の効果 本発明は上記のように８で割り切れないビット構成の
不揮発性メモリ（PROM）に出力データ制御回路を設けた
ので、自由に出力データを制御でき、容易にPROMライタ
へのデータプログラムができ、極めて有用である等の効
果を有する。
不揮発性メモリ（PROM）に出力データ制御回路を設けた
ので、自由に出力データを制御でき、容易にPROMライタ
へのデータプログラムができ、極めて有用である等の効
果を有する。
第１図は本発明の一実施例として示した10ビット構成の
データ入出力を持つPROMの回路図、第２図は従来の10ビ
ット構成のデータ入出力を持つPROMの回路図、第３図は
PROMライタからPROMに書込む時の従来のメモリマップ図
である。 １……10ビット構成PROM ２……データ出力用センスアンプ ３……８ビット入出力切換回路 ４……８ビット入出力切換信号入力端子 ５……データ入出力回路 ６……出力データ制御信号入力端子 ７……出力データ制御回路
データ入出力を持つPROMの回路図、第２図は従来の10ビ
ット構成のデータ入出力を持つPROMの回路図、第３図は
PROMライタからPROMに書込む時の従来のメモリマップ図
である。 １……10ビット構成PROM ２……データ出力用センスアンプ ３……８ビット入出力切換回路 ４……８ビット入出力切換信号入力端子 ５……データ入出力回路 ６……出力データ制御信号入力端子 ７……出力データ制御回路
Claims (1)
- 【請求項１】入出力端子数より構成ビット数の多い不揮
発性メモリの入出力回路において、不揮発性メモリのデ
ータ入出力回路と、前記データ入出力回路に接続された
出力データ制御回路と、前記出力データ制御回路に接続
され、且つ、前記出力データ制御回路からの出力信号を
“1"または“0"の値に設定するための出力データ制御信
号入力端子とを備え、前記不揮発性メモリの１アドレス
で構成されるビットを前記データ入出力回路の端子数相
当のビット数と残りのビット数に分割してデータの書込
みあるいは読出しを行う場合、前記残りのビットに対し
てデータの書込みあるいは読出しを行う時、前記データ
の書込みあるいは読出しがなされない入出力端子には前
記出力データ制御回路からPROMライタがブランクチェッ
クする時は“1"、プログラムベリファイの時は“0"の値
を出力することを特徴とする入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2557489A JP2618032B2 (ja) | 1989-02-02 | 1989-02-02 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2557489A JP2618032B2 (ja) | 1989-02-02 | 1989-02-02 | 入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206095A JPH02206095A (ja) | 1990-08-15 |
| JP2618032B2 true JP2618032B2 (ja) | 1997-06-11 |
Family
ID=12169698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2557489A Expired - Lifetime JP2618032B2 (ja) | 1989-02-02 | 1989-02-02 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2618032B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989647A (en) * | 1988-04-08 | 1991-02-05 | Huyck Corporaiton | Dual warp forming fabric with a diagonal knuckle pattern |
| JPH04232697A (ja) * | 1990-12-28 | 1992-08-20 | Matsushita Electron Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619590A (en) * | 1979-07-25 | 1981-02-24 | Sanyo Electric Co Ltd | Read only memory circuit |
-
1989
- 1989-02-02 JP JP2557489A patent/JP2618032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02206095A (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01118297A (ja) | 不揮発性半導体メモリ | |
| JP2618032B2 (ja) | 入出力回路 | |
| JPS61211788A (ja) | Ｉｃカ−ド | |
| JPS6232818B2 (ja) | ||
| JPH02113486A (ja) | データ入出力制御装置 | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| JPS5958698A (ja) | 半導体集積記憶装置 | |
| JPS62289999A (ja) | デ−タの書込方法 | |
| JPH05303897A (ja) | 半導体装置 | |
| JPH04232700A (ja) | 半導体記憶装置 | |
| US6507884B1 (en) | Microcomputer with multiple memories for storing data | |
| JPH06131882A (ja) | 半導体記憶装置 | |
| JPS6314395A (ja) | 記憶回路 | |
| JPH0214340A (ja) | Ｉｃカードの選択方法 | |
| JPS63257044A (ja) | プログラマブルメモリマツピング方式 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH06251168A (ja) | Ｅｐｒｏｍ内蔵マイコンのアドレス生成回路 | |
| JPS6222297A (ja) | 半導体記憶装置 | |
| JPS61273795A (ja) | Ｅｅｐｒｏｍデ−タ変更方式 | |
| JPH03171497A (ja) | データ処理装置 | |
| JPS61261891A (ja) | 半導体メモリ装置 | |
| JPH04351788A (ja) | 半導体メモリ | |
| JPH0612873A (ja) | メモリ回路 | |
| JPH05100945A (ja) | メモリアクセス装置 | |
| JPH04232697A (ja) | 半導体装置 |