JPH03171497A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03171497A JPH03171497A JP1309602A JP30960289A JPH03171497A JP H03171497 A JPH03171497 A JP H03171497A JP 1309602 A JP1309602 A JP 1309602A JP 30960289 A JP30960289 A JP 30960289A JP H03171497 A JPH03171497 A JP H03171497A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- circuit
- written
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 52
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- REQCZEXYDRLIBE-UHFFFAOYSA-N procainamide Chemical compound CCN(CC)CCNC(=O)C1=CC=C(N)C=C1 REQCZEXYDRLIBE-UHFFFAOYSA-N 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、不揮発性メモリ(プログラマブル・リードオ
ンメモリ、以下、PROMと略す)を内蔵したテータ処
理装置への書込み方法と、書き込んだデータによる制御
に関するものである。
ンメモリ、以下、PROMと略す)を内蔵したテータ処
理装置への書込み方法と、書き込んだデータによる制御
に関するものである。
従来の技術
近年、不揮発性メモリを内蔵したデータ処理装置への書
込みデータは、同装置を制御する制御信号と同じデータ
を書き込んでいた。その中でも特に10ビッ1・構戊な
どの8で割り切れないビット構成の不揮発性メモリを内
蔵したデータ処理装置への書込み方法は、同装置を制御
する制御信号と正しく書き込みを行うためのデータを合
わせて書き込まなくてはならない。以下に従来の8で割
り切れないビット構成の不揮発性メモリを内蔵したデー
タ処理装置への書込み方法について説明する。
込みデータは、同装置を制御する制御信号と同じデータ
を書き込んでいた。その中でも特に10ビッ1・構戊な
どの8で割り切れないビット構成の不揮発性メモリを内
蔵したデータ処理装置への書込み方法は、同装置を制御
する制御信号と正しく書き込みを行うためのデータを合
わせて書き込まなくてはならない。以下に従来の8で割
り切れないビット構成の不揮発性メモリを内蔵したデー
タ処理装置への書込み方法について説明する。
第2図は、従来の8で割り切れないビット構戊の不揮発
性メモリを内蔵したデータ処理装置の回路ブロック図を
示すものであり、1は10ヒット構或の不揮発性メモリ
を持つ半導体装置ブロック図である。2〜4は不揮発性
メモリであり、2はデータ0,3はデータ2、4はデー
タ8である。
性メモリを内蔵したデータ処理装置の回路ブロック図を
示すものであり、1は10ヒット構或の不揮発性メモリ
を持つ半導体装置ブロック図である。2〜4は不揮発性
メモリであり、2はデータ0,3はデータ2、4はデー
タ8である。
5〜7はデータ書込み回路であり、5はデータ0用、6
はデータ2用、7はデータ8用である。8〜10はデー
タ読出し回路であり、8はデータO用、9はデータ2用
、10はデータ8用である。
はデータ2用、7はデータ8用である。8〜10はデー
タ読出し回路であり、8はデータO用、9はデータ2用
、10はデータ8用である。
11.1.2は8ビット切替え入出力回路であり、11
はデータO・データ8用、12はデータ2用である。1
3〜15はデータ取込み回路であり、13はデータ0用
、14はデータ2用、J5はデータ8用である。16は
内部回路である。17〜24は8ビット入出力信号線で
あり、17はデータO・データ8用、18はデータ1・
データ9用、19はデータ2用、20はデータ3用、2
1はデータ4用、22はデータ5用、23はデータ6用
、24はデータ7用である。25〜27は内部回路用デ
ータ取込み信号線であり、25はデータO用、26はデ
ータ2用、27はデータ8用である。28〜30は外部
入出力用信号線であり、28はデータO用、29はデー
タ2用、30はデータ8用である。
はデータO・データ8用、12はデータ2用である。1
3〜15はデータ取込み回路であり、13はデータ0用
、14はデータ2用、J5はデータ8用である。16は
内部回路である。17〜24は8ビット入出力信号線で
あり、17はデータO・データ8用、18はデータ1・
データ9用、19はデータ2用、20はデータ3用、2
1はデータ4用、22はデータ5用、23はデータ6用
、24はデータ7用である。25〜27は内部回路用デ
ータ取込み信号線であり、25はデータO用、26はデ
ータ2用、27はデータ8用である。28〜30は外部
入出力用信号線であり、28はデータO用、29はデー
タ2用、30はデータ8用である。
このように構威された従来の8で割り切れないビット構
威の不揮発性メモリを内蔵したデータ処理装置について
、第2図に加えて第3図のメモリマップ図を参照しなが
らその動作について説明する。第3図のメモリマップ図
において、3゛2はPROMライタ内のデータマップ、
33はビット構威不揮発性メモリのデータマップであり
、fO〜f 9,go−g9,i 0〜19はビット単
位の情報を示している。
威の不揮発性メモリを内蔵したデータ処理装置について
、第2図に加えて第3図のメモリマップ図を参照しなが
らその動作について説明する。第3図のメモリマップ図
において、3゛2はPROMライタ内のデータマップ、
33はビット構威不揮発性メモリのデータマップであり
、fO〜f 9,go−g9,i 0〜19はビット単
位の情報を示している。
現在、不揮発性メモリにデータを書き込むときはPRO
Mライタが多く使われる。このPROMライタの大半は
1ワード8ビットtM 6であり、10ビットの不揮発
性メモリにデータを書き込むときは、第3図のように、
8ビットと2ビット(たとえば、fO−f7と、f8〜
f9)、あるいは7ビットと3ビット(図示せず)とい
う具合いに、2アドレスに分ける必要がある。また、大
半のPROMライタは書き込みを行う前にブランクチェ
ック(F R OM全ビット“1”のチェック)を行っ
ているため、8ビット切替え入出力回路1−1−・12
によってデータ8・データ9側、すなわち9番目とビッ
ト・]−〇番目のビットに切り替わったとき、残り6ビ
ット(8ビット入出力信号線19〜24)は゛1゜′が
出力されるように入出力回路を制御している。
Mライタが多く使われる。このPROMライタの大半は
1ワード8ビットtM 6であり、10ビットの不揮発
性メモリにデータを書き込むときは、第3図のように、
8ビットと2ビット(たとえば、fO−f7と、f8〜
f9)、あるいは7ビットと3ビット(図示せず)とい
う具合いに、2アドレスに分ける必要がある。また、大
半のPROMライタは書き込みを行う前にブランクチェ
ック(F R OM全ビット“1”のチェック)を行っ
ているため、8ビット切替え入出力回路1−1−・12
によってデータ8・データ9側、すなわち9番目とビッ
ト・]−〇番目のビットに切り替わったとき、残り6ビ
ット(8ビット入出力信号線19〜24)は゛1゜′が
出力されるように入出力回路を制御している。
また、内蔵した不揮発性メモリへの書き込みは、8ビッ
ト入出力信号線17〜24から入力された8ビットデー
タが外部入出力用信号線28〜30を通って不揮発性メ
モリ2〜4へ書き込まれる。さらに内蔵した不揮発性メ
モリを使って内部回路16を動作させるときは不揮発性
メモリから内部回路用データ取込み信号線25〜27を
通って不揮発性メモリへ書き込まれたデータがそのまま
データ取込み回路13〜l5に取り込まれ、内部回路1
6を動作させる。
ト入出力信号線17〜24から入力された8ビットデー
タが外部入出力用信号線28〜30を通って不揮発性メ
モリ2〜4へ書き込まれる。さらに内蔵した不揮発性メ
モリを使って内部回路16を動作させるときは不揮発性
メモリから内部回路用データ取込み信号線25〜27を
通って不揮発性メモリへ書き込まれたデータがそのまま
データ取込み回路13〜l5に取り込まれ、内部回路1
6を動作させる。
発明が解決しようとする課題
しかしながら、上記のような構成では大半のFROMラ
イタの書込み方法がプログラムへリファイ(lアドレス
書き込みとFROMライタのデータと不揮発性メモリへ
書き込まれたデータとを比較し、同じならば次のアドレ
スへと進む方式)であるため、8ビット切替え入出力回
路11・12によってデータ8・データ9側に切り替わ
ったとき、残り6ビット(8ビット入出力信号線19〜
24)は゛1゛が出力されているので、PROMライタ
のデータも、第3図のように、残り6ビッi・は“′1
“でなければならない。このようにPROMライタへの
データプログラムか非常に難しいとい5 う問題点を有していた。
イタの書込み方法がプログラムへリファイ(lアドレス
書き込みとFROMライタのデータと不揮発性メモリへ
書き込まれたデータとを比較し、同じならば次のアドレ
スへと進む方式)であるため、8ビット切替え入出力回
路11・12によってデータ8・データ9側に切り替わ
ったとき、残り6ビット(8ビット入出力信号線19〜
24)は゛1゛が出力されているので、PROMライタ
のデータも、第3図のように、残り6ビッi・は“′1
“でなければならない。このようにPROMライタへの
データプログラムか非常に難しいとい5 う問題点を有していた。
課題を解決するための手段
本発明は、上記従来の問題点を解消するもので、内部回
路用テータ取込み信号線中にデータ反転回路を設けたデ
ータ処理装置であり、このデータ反転回路により不揮発
性メモリへ書き込まれたデータを反転させ、そのデータ
をデータ取込み回路に取り込み、内部回路を動作させる
こ之のできるものである。
路用テータ取込み信号線中にデータ反転回路を設けたデ
ータ処理装置であり、このデータ反転回路により不揮発
性メモリへ書き込まれたデータを反転させ、そのデータ
をデータ取込み回路に取り込み、内部回路を動作させる
こ之のできるものである。
作用
本発明によると、内部回路用データ取込み信号線中にデ
ータ反転回路を設けたことにより、不揮発性メモリへ書
き込まれたデータを反転させ、そのデータが内部回路を
動作させる。そのために不揮発性メモリへの書き込みは
内部回路用データの反転データを書き込まなくてはなら
ない。しかし、FROMライタ側でFROMライタに内
部回路用データをプログラムし反転すれば問題はない。
ータ反転回路を設けたことにより、不揮発性メモリへ書
き込まれたデータを反転させ、そのデータが内部回路を
動作させる。そのために不揮発性メモリへの書き込みは
内部回路用データの反転データを書き込まなくてはなら
ない。しかし、FROMライタ側でFROMライタに内
部回路用データをプログラムし反転すれば問題はない。
さらにPROMライタ側でテータを反転させることによ
り、8ヒソ1・切替え入出力回路によっ6 てデータ8・データ9側に切り替わったとき、残り6ビ
ットは゛O“゜をFROMライタにフログラムすればよ
いので、PROMライタへのテータプログラムか非gに
簡単にできるようになる。
り、8ヒソ1・切替え入出力回路によっ6 てデータ8・データ9側に切り替わったとき、残り6ビ
ットは゛O“゜をFROMライタにフログラムすればよ
いので、PROMライタへのテータプログラムか非gに
簡単にできるようになる。
実施例
第1図は、本発明の8で割り切れないビット構戊の不揮
発性メモリを内蔵したデータ処理装置の回路ブロック図
を示すものであり、1は10ビソト構戊の不揮発性メモ
リを持つ半導体装置ブロックである。2〜4は不揮発性
メモリであり、2はデ〜タ0,3はデータ2、4はデー
タ8である。
発性メモリを内蔵したデータ処理装置の回路ブロック図
を示すものであり、1は10ビソト構戊の不揮発性メモ
リを持つ半導体装置ブロックである。2〜4は不揮発性
メモリであり、2はデ〜タ0,3はデータ2、4はデー
タ8である。
5〜7はデータ書込み回路であり、5はデータ0用、6
はデータ2用、7はデータ8用である。8〜10はデー
タ読出し回路であり、8はデータO用、9はデータ2用
、10はテータ8用である。
はデータ2用、7はデータ8用である。8〜10はデー
タ読出し回路であり、8はデータO用、9はデータ2用
、10はテータ8用である。
11.12は8ビット切替え入出力回路であり、11は
データ0・データ8用、12はデータ2用である。13
〜15はデータ取込み回路であり、13はデータO用、
14はデータ2用、15はテータ8用である。16は内
部回路である。17〜24は8ビット入出力信号線であ
り、17はデータO・データ8用、18はデータ1・デ
ータ9用、l9はデータ2用、20はデータ3用、21
はデータ4用、22はテータ5用、23はデータ6用、
24はデータ7用である。25〜27は内部回路用デー
タ取込み信号線であり、25はデタO用、26はデータ
2用、27はデータ8用である。28〜30は外部入出
力用信号線であり、28はデータO用、29はデータ2
用、30はデータ8用である。31は不揮発性メモリデ
ータ反転回路である。
データ0・データ8用、12はデータ2用である。13
〜15はデータ取込み回路であり、13はデータO用、
14はデータ2用、15はテータ8用である。16は内
部回路である。17〜24は8ビット入出力信号線であ
り、17はデータO・データ8用、18はデータ1・デ
ータ9用、l9はデータ2用、20はデータ3用、21
はデータ4用、22はテータ5用、23はデータ6用、
24はデータ7用である。25〜27は内部回路用デー
タ取込み信号線であり、25はデタO用、26はデータ
2用、27はデータ8用である。28〜30は外部入出
力用信号線であり、28はデータO用、29はデータ2
用、30はデータ8用である。31は不揮発性メモリデ
ータ反転回路である。
このように構威された本実施例の8で割り切れないビッ
ト構或の不揮発性メモリを内蔵したデータ処理装置につ
いて、その動作について説明する。
ト構或の不揮発性メモリを内蔵したデータ処理装置につ
いて、その動作について説明する。
まず、内蔵した不揮発性メモリへの書き込みは、8ビッ
ト入出力信号線l7〜24から入力された8ビットデー
タが外部入出力用信号線28〜30を通って不揮発性メ
モリ2〜4へ書き込まれる。たたし、書込みデータは内
部回路で使用するデータの反転データを書き込む。次に
内蔵した不揮発性メモリを使って内部回路16を動作さ
せる時は不揮発性メモリから不揮発性メモリデータ反転
回路31を経て内部回路用データ取込み信号線25〜2
7を通って不揮発性メモリへ書き込まれたデータの反転
データがデータ取込み回路J3〜15に取り込まれ、内
部回路16を動作させる。
ト入出力信号線l7〜24から入力された8ビットデー
タが外部入出力用信号線28〜30を通って不揮発性メ
モリ2〜4へ書き込まれる。たたし、書込みデータは内
部回路で使用するデータの反転データを書き込む。次に
内蔵した不揮発性メモリを使って内部回路16を動作さ
せる時は不揮発性メモリから不揮発性メモリデータ反転
回路31を経て内部回路用データ取込み信号線25〜2
7を通って不揮発性メモリへ書き込まれたデータの反転
データがデータ取込み回路J3〜15に取り込まれ、内
部回路16を動作させる。
以上のように、本実施例によれば、内部回路用データ取
込み信号線25〜27中にデータ反転回路3]−を設け
たことにより、不揮発性メモリ2〜4へ書き込まれたデ
ータを反転させ、そのデータが内部回路16を動作させ
る。そのために不揮発性メモリへの書き込みは内部回路
用データの反転データを書き込めるようになった。反転
データを書き込めるため、8ビット切替え入出力回路に
よってデータ8・データ9側に切り替わったとき、残り
6ビッ1・が″1“′ということを気にせずに、PRO
Mライタにプログラムできる。また、このデータ処理に
内蔵した不揮発性メモリへのデータ書き込みは、I)
R O Mライタにプロクラムした後、PROM9 ライタでデータを反転して書き込む。
込み信号線25〜27中にデータ反転回路3]−を設け
たことにより、不揮発性メモリ2〜4へ書き込まれたデ
ータを反転させ、そのデータが内部回路16を動作させ
る。そのために不揮発性メモリへの書き込みは内部回路
用データの反転データを書き込めるようになった。反転
データを書き込めるため、8ビット切替え入出力回路に
よってデータ8・データ9側に切り替わったとき、残り
6ビッ1・が″1“′ということを気にせずに、PRO
Mライタにプログラムできる。また、このデータ処理に
内蔵した不揮発性メモリへのデータ書き込みは、I)
R O Mライタにプロクラムした後、PROM9 ライタでデータを反転して書き込む。
発明の効果
本発明によれば、10ビットなどの8で割り切れないビ
ット構成の不揮発性メモリを内蔵したデータ処理装置に
不揮発性メモリデータ反転回路を設けることにより、内
蔵した不揮発性メモリへ内部回路用データの反転データ
を書き込めるようになったので、PROMライタへのデ
ータプログラムが簡単にできるという効果を得ることが
できる。
ット構成の不揮発性メモリを内蔵したデータ処理装置に
不揮発性メモリデータ反転回路を設けることにより、内
蔵した不揮発性メモリへ内部回路用データの反転データ
を書き込めるようになったので、PROMライタへのデ
ータプログラムが簡単にできるという効果を得ることが
できる。
第■図は本発明の8で割り切れないビット構戊の不揮発
性メモリを内蔵したデータ処理装置の回路ブロック図、
第2図は従来の8で割り切れないビyト構或の不揮発性
メモリを内蔵したデータ処理装置の回路ブロック図、第
3図はFROMライタから8で割り切れないビット構成
の不揮発性メモリにデータを書込むメモリマップ図であ
る。 1・・・・・・10ビッ1・構成の不揮発性メモリを持
つ半導体装置ブロック、2・・・・・・不揮発性メモリ
(デ−] 0 タO)、3・・・・・・不揮発性メモリ(データ2)、
4・・・・・・不揮発性メモリ(データ8)、10・・
・・・・データ読出し回路(データ8用)、11・・・
・・・8ビット切替え入出力回路(データO・データ8
用)、12・・・・・・8ビット切替え入出力回路(デ
ータ2用)、31・・・・・・不揮発性メモリ反転回路
。
性メモリを内蔵したデータ処理装置の回路ブロック図、
第2図は従来の8で割り切れないビyト構或の不揮発性
メモリを内蔵したデータ処理装置の回路ブロック図、第
3図はFROMライタから8で割り切れないビット構成
の不揮発性メモリにデータを書込むメモリマップ図であ
る。 1・・・・・・10ビッ1・構成の不揮発性メモリを持
つ半導体装置ブロック、2・・・・・・不揮発性メモリ
(デ−] 0 タO)、3・・・・・・不揮発性メモリ(データ2)、
4・・・・・・不揮発性メモリ(データ8)、10・・
・・・・データ読出し回路(データ8用)、11・・・
・・・8ビット切替え入出力回路(データO・データ8
用)、12・・・・・・8ビット切替え入出力回路(デ
ータ2用)、31・・・・・・不揮発性メモリ反転回路
。
Claims (1)
- 外部から入力される制御信号反転データを記憶する手段
と、前記制御信号により制御される内部回路と、前記記
憶手段と前記内部回路の間に設けられたデータ反転手段
とを有するデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309602A JPH03171497A (ja) | 1989-11-29 | 1989-11-29 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309602A JPH03171497A (ja) | 1989-11-29 | 1989-11-29 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03171497A true JPH03171497A (ja) | 1991-07-24 |
Family
ID=17995009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1309602A Pending JPH03171497A (ja) | 1989-11-29 | 1989-11-29 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03171497A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5764389A (en) * | 1980-10-03 | 1982-04-19 | Mitsubishi Electric Corp | Data output reversing circuit of semiconductor memory device |
JPS62162299A (ja) * | 1986-01-10 | 1987-07-18 | Mitsubishi Electric Corp | 半導体不揮発性メモリデ−タの書込・読出方法 |
-
1989
- 1989-11-29 JP JP1309602A patent/JPH03171497A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5764389A (en) * | 1980-10-03 | 1982-04-19 | Mitsubishi Electric Corp | Data output reversing circuit of semiconductor memory device |
JPS62162299A (ja) * | 1986-01-10 | 1987-07-18 | Mitsubishi Electric Corp | 半導体不揮発性メモリデ−タの書込・読出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0472255B2 (ja) | ||
JPH03171497A (ja) | データ処理装置 | |
JP2000285671A (ja) | 半導体メモリ | |
JPH05166391A (ja) | メモリ装置 | |
JP2618032B2 (ja) | 入出力回路 | |
JPH03283093A (ja) | E↑2pr0mへの書込み回路 | |
JP2530810B2 (ja) | 記憶素子及びその使用方法 | |
JPH05210981A (ja) | 半導体記憶装置 | |
JPH01181146A (ja) | シングルチップマイクロコンピュータ | |
JPS6232818B2 (ja) | ||
JP2919357B2 (ja) | Cpuインタフェース回路 | |
JPH01211395A (ja) | Icメモリ | |
JPH02136921A (ja) | レジスタアクセス方式 | |
JPH01316849A (ja) | キャッシュメモリ装置 | |
JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
JPS63301338A (ja) | 制御メモリ付記憶装置 | |
JPH02122344A (ja) | バッファ記憶装置 | |
JPH0635691A (ja) | プログラムデータ書き込み制御装置 | |
JPS6246493A (ja) | 半導体集積回路装置 | |
JPS62236197A (ja) | ランダムアクセスメモリ | |
JPS6243747A (ja) | デュアルポートメモリ制御装置 | |
JPH0935471A (ja) | メモリ素子 | |
JPH04177697A (ja) | 半導体メモリ | |
JPH05303897A (ja) | 半導体装置 | |
JPH04341994A (ja) | シリアルマスク付きビデオメモリ装置 |