JPH0635691A - プログラムデータ書き込み制御装置 - Google Patents
プログラムデータ書き込み制御装置Info
- Publication number
- JPH0635691A JPH0635691A JP19070992A JP19070992A JPH0635691A JP H0635691 A JPH0635691 A JP H0635691A JP 19070992 A JP19070992 A JP 19070992A JP 19070992 A JP19070992 A JP 19070992A JP H0635691 A JPH0635691 A JP H0635691A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program data
- address
- microcomputer
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＥＰＲＯＭ等の不揮発性メモリへ
のプログラムデータの書き込みを、少ない端子数で、簡
単な構成で、更に短時間で行うことのできるマイクロコ
ンピュータの為のプログラムデータ書き込み制御装置を
提供することを目的とする。 【構成】 本発明によれば、ＥＰＲＯＭ(２)にプログラ
ムデータＤ０〜Ｄ７を書き込む際にアドレスデータＡ０
〜Ａ９及びプログラムデータＤ０〜Ｄ７の各ビットを加
算器(４)で加算した後にマイクロコンピュータ(１)に取
り込み、その後、加算データをマイクロコンピュータ
(１)内部のデコーダ(６)でデコードして元来のアドレス
データＡ０〜Ａ９及びプログラムデータＤ０〜Ｄ７に分
離し、これらアドレスデータＡ０〜Ａ９及びプログラム
データＤ０〜Ｄ７を用いてＥＰＲＯＭ(２)へのプログラ
ムデータＤ０〜Ｄ７の書き込みを行う。
のプログラムデータの書き込みを、少ない端子数で、簡
単な構成で、更に短時間で行うことのできるマイクロコ
ンピュータの為のプログラムデータ書き込み制御装置を
提供することを目的とする。 【構成】 本発明によれば、ＥＰＲＯＭ(２)にプログラ
ムデータＤ０〜Ｄ７を書き込む際にアドレスデータＡ０
〜Ａ９及びプログラムデータＤ０〜Ｄ７の各ビットを加
算器(４)で加算した後にマイクロコンピュータ(１)に取
り込み、その後、加算データをマイクロコンピュータ
(１)内部のデコーダ(６)でデコードして元来のアドレス
データＡ０〜Ａ９及びプログラムデータＤ０〜Ｄ７に分
離し、これらアドレスデータＡ０〜Ａ９及びプログラム
データＤ０〜Ｄ７を用いてＥＰＲＯＭ(２)へのプログラ
ムデータＤ０〜Ｄ７の書き込みを行う。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に内蔵された書き込み読み出し可能な不揮発性メモリに
対して、プログラムデータの書き込みを行うのに好適な
プログラムデータ書き込み制御装置に関する。
に内蔵された書き込み読み出し可能な不揮発性メモリに
対して、プログラムデータの書き込みを行うのに好適な
プログラムデータ書き込み制御装置に関する。
【０００２】
【従来の技術】１チップマイクロコンピュータとは、演
算制御機能、記憶機能、及び入出力機能を同一チップ上
に集積化したものであり、その中の記憶機能としては、
プログラムデータを記憶したＲＯＭ、演算結果等の書き
込み読み出しを行うＲＡＭ等が内蔵されている。ここ
で、１チップマイクロコンピュータに内蔵されるＲＯＭ
には、マスクＲＯＭやＥＰＲＯＭ等があり、マスクＲＯ
Ｍの場合、プログラムデータを１チップマイクロコンピ
ュータの製造段階でマスクで書き込み、ＥＰＲＯＭの場
合、ＰＲＯＭライタを用いて完成後の１チップマイクロ
コンピュータにプログラムデータを書き込む様にしてい
る。ところで、後者のＥＰＲＯＭ内蔵マイクロコンピュ
ータにプログラムデータを書き込む場合、マイクロコン
ピュータには、ＥＰＲＯＭの全アドレスをアクセスする
のに要するアドレスデータのビット数、前記ＥＰＲＯＭ
の各アドレスに書き込まれるプログラムデータのビット
数、及び前記ＥＰＲＯＭの書き込み読み出しを切り換え
たり、前記ＥＰＲＯＭの動作をイネーブルにしたりディ
セーブルにしたりするのに要するビット数の和だけ、入
出力端子を設けているのが通常である。そして、上記し
た各種データをマイクロコンピュータにパラレルに印加
することによってＥＰＲＯＭへのプログラムデータの書
き込みを実行している。
算制御機能、記憶機能、及び入出力機能を同一チップ上
に集積化したものであり、その中の記憶機能としては、
プログラムデータを記憶したＲＯＭ、演算結果等の書き
込み読み出しを行うＲＡＭ等が内蔵されている。ここ
で、１チップマイクロコンピュータに内蔵されるＲＯＭ
には、マスクＲＯＭやＥＰＲＯＭ等があり、マスクＲＯ
Ｍの場合、プログラムデータを１チップマイクロコンピ
ュータの製造段階でマスクで書き込み、ＥＰＲＯＭの場
合、ＰＲＯＭライタを用いて完成後の１チップマイクロ
コンピュータにプログラムデータを書き込む様にしてい
る。ところで、後者のＥＰＲＯＭ内蔵マイクロコンピュ
ータにプログラムデータを書き込む場合、マイクロコン
ピュータには、ＥＰＲＯＭの全アドレスをアクセスする
のに要するアドレスデータのビット数、前記ＥＰＲＯＭ
の各アドレスに書き込まれるプログラムデータのビット
数、及び前記ＥＰＲＯＭの書き込み読み出しを切り換え
たり、前記ＥＰＲＯＭの動作をイネーブルにしたりディ
セーブルにしたりするのに要するビット数の和だけ、入
出力端子を設けているのが通常である。そして、上記し
た各種データをマイクロコンピュータにパラレルに印加
することによってＥＰＲＯＭへのプログラムデータの書
き込みを実行している。
【０００３】ところが、マイクロコンピュータの高機能
化に伴い、最近では端子が他の機能と共通に使われる所
謂兼用端子となっている場合が多い。この場合、上記し
たビット数の和より端子数が少ないのが常であり、こう
いった時にはアドレスデータとプログラムデータとを印
加する端子を兼用とし、そしてアドレスデータ及びプロ
グラムデータを交互に切り換えてマイクロコンピュータ
に印加することにより、ＥＰＲＯＭへのプログラムデー
タの書き込みを行っていた。
化に伴い、最近では端子が他の機能と共通に使われる所
謂兼用端子となっている場合が多い。この場合、上記し
たビット数の和より端子数が少ないのが常であり、こう
いった時にはアドレスデータとプログラムデータとを印
加する端子を兼用とし、そしてアドレスデータ及びプロ
グラムデータを交互に切り換えてマイクロコンピュータ
に印加することにより、ＥＰＲＯＭへのプログラムデー
タの書き込みを行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、ＰＲＯ
Ｍライタからはアドレスデータ及びプログラムデータは
同時に出力される為、マイクロコンピュータの端子を兼
用してアドレスデータ及びプログラムデータをマイクロ
コンピュータに交互に切換入力するには、アドレスデー
タをマイクロコンピュータに取り込んでいる時にプログ
ラムデータを保持しておくレジスタ、及びアドレスデー
タ及びプログラムデータを切り換える為の切換回路等を
設けなければならず、構成が複雑になると共にデータの
切り換え動作に伴いＥＰＲＯＭへのプログラムデータの
書き込み時間が長くなる問題があった。
Ｍライタからはアドレスデータ及びプログラムデータは
同時に出力される為、マイクロコンピュータの端子を兼
用してアドレスデータ及びプログラムデータをマイクロ
コンピュータに交互に切換入力するには、アドレスデー
タをマイクロコンピュータに取り込んでいる時にプログ
ラムデータを保持しておくレジスタ、及びアドレスデー
タ及びプログラムデータを切り換える為の切換回路等を
設けなければならず、構成が複雑になると共にデータの
切り換え動作に伴いＥＰＲＯＭへのプログラムデータの
書き込み時間が長くなる問題があった。
【０００５】そこで、本発明は、ＥＰＲＯＭ等の不揮発
性メモリへのプログラムデータの書き込みを、少ない端
子数で、簡単な構成で、更に短時間で行うことのできる
マイクロコンピュータの為のプログラムデータ書き込み
制御装置を提供することを目的とする。
性メモリへのプログラムデータの書き込みを、少ない端
子数で、簡単な構成で、更に短時間で行うことのできる
マイクロコンピュータの為のプログラムデータ書き込み
制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータに内蔵された、プログラム
データの書き込み及び読み出しが可能な不揮発性メモリ
に対して前記プログラムデータの書き込みを行うプログ
ラムデータ書き込み制御装置において、前記不揮発性メ
モリの所定アドレスをアクセスする為のアドレスデー
タ、及び該アドレスデータでアクセスされたアドレスに
書き込むべきプログラムデータを同時に発生するデータ
発生回路と、該データ発生回路から得られたアドレスデ
ータ及びプログラムデータの各ビットを加算する加算器
と、該加算器で加算された加算データをマイクロコンピ
ュータ内部に取り込む端子群と、前記マイクロコンピュ
ータ内部に取り込まれた前記加算データを前記アドレス
データ及び前記プログラムデータに分離するデコーダ
と、を備え、該デコーダにて分離された前記アドレスデ
ータ及び前記プログラムデータを用いて前記不揮発性メ
モリにプログラムデータの書き込みを行う点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータに内蔵された、プログラム
データの書き込み及び読み出しが可能な不揮発性メモリ
に対して前記プログラムデータの書き込みを行うプログ
ラムデータ書き込み制御装置において、前記不揮発性メ
モリの所定アドレスをアクセスする為のアドレスデー
タ、及び該アドレスデータでアクセスされたアドレスに
書き込むべきプログラムデータを同時に発生するデータ
発生回路と、該データ発生回路から得られたアドレスデ
ータ及びプログラムデータの各ビットを加算する加算器
と、該加算器で加算された加算データをマイクロコンピ
ュータ内部に取り込む端子群と、前記マイクロコンピュ
ータ内部に取り込まれた前記加算データを前記アドレス
データ及び前記プログラムデータに分離するデコーダ
と、を備え、該デコーダにて分離された前記アドレスデ
ータ及び前記プログラムデータを用いて前記不揮発性メ
モリにプログラムデータの書き込みを行う点である。
【０００７】
【作用】本発明によれば、不揮発性メモリにプログラム
データを書き込む際にアドレスデータ及びプログラムデ
ータの各ビットを加算した後にマイクロコンピュータに
取り込み、その後、加算データをマイクロコンピュータ
内部でデコードして元来のアドレスデータ及びプログラ
ムデータに分離し、これらアドレスデータ及びプログラ
ムデータを用いて不揮発性メモリへのプログラムデータ
の書き込みを行う。
データを書き込む際にアドレスデータ及びプログラムデ
ータの各ビットを加算した後にマイクロコンピュータに
取り込み、その後、加算データをマイクロコンピュータ
内部でデコードして元来のアドレスデータ及びプログラ
ムデータに分離し、これらアドレスデータ及びプログラ
ムデータを用いて不揮発性メモリへのプログラムデータ
の書き込みを行う。
【０００８】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のプログラムデータ書き込み制御装置
を示す図である。図１において、(１)は１チップマイク
ロコンピュータであり、該１チップマイクロコンピュー
タ(１)内部には、プログラムデータの書き込み及び読み
出しが可能なＥＰＲＯＭ(２)、及び該ＥＰＲＯＭ(２)へ
の書き込み動作を行わせる為の後述するデコーダが含ま
れている。ここで、ＥＰＲＯＭ(２)は１Ｋバイトのアド
レス数を有し、各１ワードは８ビットで構成されている
ものとする。即ち、ＥＰＲＯＭ(２)のアドレスは１０ビ
ットのアドレスデータＡ０〜Ａ９でアクセスされ、この
アクセスされたアドレスに８ビットのプログラムデータ
Ｄ０〜Ｄ７が書き込まれるものとする。(３)はＰＲＯＭ
ライタであり、ＥＰＲＯＭ(２)の為のアドレスデータＡ
０〜Ａ９及び各アドレスデータに対応したプログラムデ
ータＤ０〜Ｄ７が、事前にプログラマによって記憶され
ている。(４)は加算器であり、１０ビットのアドレスデ
ータＡ０〜Ａ９及び８ビットのプログラムデータＤ０〜
Ｄ７の各ビットを加算するものである。ここで、アドレ
スデータとプログラムデータとではビット数が異なる
為、アドレスデータの下位８ビットＡ０〜Ａ７及びプロ
グラムデータＤ０〜Ｄ７の各ビットを加算して加算デー
タＡＤＤ０〜ＡＤＤ７を作成し、アドレスデータの上位
２ビットＡ８及びＡ９については０を加算して加算デー
タＡＤＤ８及びＡＤＤ９とするか或はＡ８及びＡ９をそ
のまま加算データＡＤＤ８及びＡＤＤ９として出力する
ものとする。こうして得られた１０ビットの加算データ
ＡＤＤ０〜ＡＤＤ９はマイクロコンピュータ(１)に設け
た１０個の端子群(５)を介してマイクロコンピュータ
(１)内部に取り込まれる。(６)はマイクロコンピュータ
(１)内部に取り込まれた加算データＡＤＤ０〜ＡＤＤ９
が印加されるデコーダであり、加算データＡＤＤ０〜Ａ
ＤＤ９を元来のアドレスデータＡ０〜Ａ９及びプログラ
ムデータＤ０〜Ｄ７に分離するものである。そして、Ｅ
ＰＲＯＭ(２)はデコーダ(６)から出力されたアドレスデ
ータＡ０〜Ａ９でアクセスされたアドレスにプログラム
データＤ０〜Ｄ７が書き込まれることになる。
る。図１は本発明のプログラムデータ書き込み制御装置
を示す図である。図１において、(１)は１チップマイク
ロコンピュータであり、該１チップマイクロコンピュー
タ(１)内部には、プログラムデータの書き込み及び読み
出しが可能なＥＰＲＯＭ(２)、及び該ＥＰＲＯＭ(２)へ
の書き込み動作を行わせる為の後述するデコーダが含ま
れている。ここで、ＥＰＲＯＭ(２)は１Ｋバイトのアド
レス数を有し、各１ワードは８ビットで構成されている
ものとする。即ち、ＥＰＲＯＭ(２)のアドレスは１０ビ
ットのアドレスデータＡ０〜Ａ９でアクセスされ、この
アクセスされたアドレスに８ビットのプログラムデータ
Ｄ０〜Ｄ７が書き込まれるものとする。(３)はＰＲＯＭ
ライタであり、ＥＰＲＯＭ(２)の為のアドレスデータＡ
０〜Ａ９及び各アドレスデータに対応したプログラムデ
ータＤ０〜Ｄ７が、事前にプログラマによって記憶され
ている。(４)は加算器であり、１０ビットのアドレスデ
ータＡ０〜Ａ９及び８ビットのプログラムデータＤ０〜
Ｄ７の各ビットを加算するものである。ここで、アドレ
スデータとプログラムデータとではビット数が異なる
為、アドレスデータの下位８ビットＡ０〜Ａ７及びプロ
グラムデータＤ０〜Ｄ７の各ビットを加算して加算デー
タＡＤＤ０〜ＡＤＤ７を作成し、アドレスデータの上位
２ビットＡ８及びＡ９については０を加算して加算デー
タＡＤＤ８及びＡＤＤ９とするか或はＡ８及びＡ９をそ
のまま加算データＡＤＤ８及びＡＤＤ９として出力する
ものとする。こうして得られた１０ビットの加算データ
ＡＤＤ０〜ＡＤＤ９はマイクロコンピュータ(１)に設け
た１０個の端子群(５)を介してマイクロコンピュータ
(１)内部に取り込まれる。(６)はマイクロコンピュータ
(１)内部に取り込まれた加算データＡＤＤ０〜ＡＤＤ９
が印加されるデコーダであり、加算データＡＤＤ０〜Ａ
ＤＤ９を元来のアドレスデータＡ０〜Ａ９及びプログラ
ムデータＤ０〜Ｄ７に分離するものである。そして、Ｅ
ＰＲＯＭ(２)はデコーダ(６)から出力されたアドレスデ
ータＡ０〜Ａ９でアクセスされたアドレスにプログラム
データＤ０〜Ｄ７が書き込まれることになる。
【０００９】以上説明した様に、ＰＲＯＭライタ(３)か
ら同時に得られるアドレスデータＡ０〜Ａ９及びプログ
ラムデータＤ０〜Ｄ７を加算した後にマイクロコンピュ
ータ(１)内部で分離してＥＰＲＯＭ(２)へのプログラム
データの書き込みを行う様に構成した為、マイクロコン
ピュータ(１)の端子群(５)を兼用してアドレスデータＡ
０〜Ａ９及びプログラムデータＤ０〜Ｄ７をマイクロコ
ンピュータ(１)内部に取り込む場合でも、データの切り
換え入力動作が不要となる為に、ＥＰＲＯＭ(２)の書き
込み時間を短縮できることになる。
ら同時に得られるアドレスデータＡ０〜Ａ９及びプログ
ラムデータＤ０〜Ｄ７を加算した後にマイクロコンピュ
ータ(１)内部で分離してＥＰＲＯＭ(２)へのプログラム
データの書き込みを行う様に構成した為、マイクロコン
ピュータ(１)の端子群(５)を兼用してアドレスデータＡ
０〜Ａ９及びプログラムデータＤ０〜Ｄ７をマイクロコ
ンピュータ(１)内部に取り込む場合でも、データの切り
換え入力動作が不要となる為に、ＥＰＲＯＭ(２)の書き
込み時間を短縮できることになる。
【００１０】
【発明の効果】本発明によれば、データ発生回路から同
時に得られるアドレスデータ及びプログラムデータを加
算した後にマイクロコンピュータ内部で分離して不揮発
性メモリへのプログラムデータの書き込みを行う様に構
成した為、マイクロコンピュータの端子群を兼用してア
ドレスデータ及びプログラムデータをマイクロコンピュ
ータ内部に取り込む場合でも、データの切り換え入力動
作を不要とした簡単な構成で、不揮発性メモリへの書き
込み時間を短縮できる利点が得られる。
時に得られるアドレスデータ及びプログラムデータを加
算した後にマイクロコンピュータ内部で分離して不揮発
性メモリへのプログラムデータの書き込みを行う様に構
成した為、マイクロコンピュータの端子群を兼用してア
ドレスデータ及びプログラムデータをマイクロコンピュ
ータ内部に取り込む場合でも、データの切り換え入力動
作を不要とした簡単な構成で、不揮発性メモリへの書き
込み時間を短縮できる利点が得られる。
【図１】本発明のプログラムデータ書き込み制御装置を
示す図である。
示す図である。
(１) マイクロコンピュータ (２) ＥＰＲＯＭ (３) ＰＲＯＭライタ (４) 加算器 (５) 端子群 (６) デコーダ
Claims (2)
- 【請求項１】 マイクロコンピュータに内蔵された、プ
ログラムデータの書き込み及び読み出しが可能な不揮発
性メモリに対して前記プログラムデータの書き込みを行
うプログラムデータ書き込み制御装置において、 前記不揮発性メモリの所定アドレスをアクセスする為の
アドレスデータ、及び該アドレスデータでアクセスされ
たアドレスに書き込むべきプログラムデータを同時に発
生するデータ発生回路と、 該データ発生回路から得られたアドレスデータ及びプロ
グラムデータの各ビットを加算する加算器と、 該加算器で加算された加算データをマイクロコンピュー
タ内部に取り込む端子群と、 前記マイクロコンピュータ内部に取り込まれた前記加算
データを前記アドレスデータ及び前記プログラムデータ
に分離するデコーダと、を備え、 該デコーダにて分離された前記アドレスデータ及び前記
プログラムデータを用いて前記不揮発性メモリにプログ
ラムデータの書き込みを行うことを特徴とするプログラ
ムデータ書き込み制御装置。 - 【請求項２】 前記不揮発性メモリはＥＰＲＯＭである
ことを特徴とする請求項１記載のプログラムデータ書き
込み制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19070992A JPH0635691A (ja) | 1992-07-17 | 1992-07-17 | プログラムデータ書き込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19070992A JPH0635691A (ja) | 1992-07-17 | 1992-07-17 | プログラムデータ書き込み制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0635691A true JPH0635691A (ja) | 1994-02-10 |
Family
ID=16262533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19070992A Pending JPH0635691A (ja) | 1992-07-17 | 1992-07-17 | プログラムデータ書き込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635691A (ja) |
-
1992
- 1992-07-17 JP JP19070992A patent/JPH0635691A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0635691A (ja) | プログラムデータ書き込み制御装置 | |
| JPH06348504A (ja) | マイクロプロセッサシステム | |
| JPS62279598A (ja) | 読出し専用メモリ | |
| JP2618032B2 (ja) | 入出力回路 | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPH0635690A (ja) | プログラムデータ書き込み制御装置 | |
| JPH05166391A (ja) | メモリ装置 | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| JPH0381185B2 (ja) | ||
| KR100504064B1 (ko) | 마이크로컴퓨터 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPH07122814B2 (ja) | シ−ケンスコントロ−ラ | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH0789439B2 (ja) | 半導体集積回路装置 | |
| JPH03171497A (ja) | データ処理装置 | |
| JPH01263819A (ja) | 集積回路 | |
| JPS6329295B2 (ja) | ||
| JPH05303897A (ja) | 半導体装置 | |
| JPH0895944A (ja) | マイクロコンピュータの評価装置 | |
| JPH07219843A (ja) | メモリバンク切換え装置 | |
| JPH0554665A (ja) | メモリー装置およびそれを内蔵した半導体装置 | |
| JPH0991267A (ja) | 不揮発性メモリのデータ書き込み装置 | |
| JPH0317758A (ja) | メモリマッピング記憶装置 | |
| JPH05346887A (ja) | マイクロコンピュータの周辺ｌｓｉ | |
| JPH01154392A (ja) | メモリ回路 |