JPH0991267A - 不揮発性メモリのデータ書き込み装置 - Google Patents
不揮発性メモリのデータ書き込み装置Info
- Publication number
- JPH0991267A JPH0991267A JP24636195A JP24636195A JPH0991267A JP H0991267 A JPH0991267 A JP H0991267A JP 24636195 A JP24636195 A JP 24636195A JP 24636195 A JP24636195 A JP 24636195A JP H0991267 A JPH0991267 A JP H0991267A
- Authority
- JP
- Japan
- Prior art keywords
- program data
- data
- volatile memory
- serial input
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 １チップマイクロコンピュータにおいて、Ｅ
ＥＰＲＯＭ等の不揮発性メモリにプログラムデータを書
き込む際にシリアル入力回路を兼用させる。 【解決手段】 マイクロコンピュータを制御する為のプ
ログラムデータの書き込み及び読み出しが可能なＥＥＰ
ＲＯＭと、ＥＥＰＲＯＭへのデータ書き込み動作を制御
する為のプログラムデータが予め記憶されたマスクＲＯ
Ｍと、マイクロコンピュータがそのリセット時に特定の
状態となっている時、マスクＲＯＭから読み出されるプ
ログラムデータの解読結果に従って、外部からのＥＥＰ
ＲＯＭに書き込むプログラムデータをシリアル入力可能
とするシリアル入力回路と、を備え、シリアル入力回路
を、ＥＥＰＲＯＭのプログラムデータ入力と通常のシリ
アルデータ入力とに兼用すると共に、シリアル入力回路
に入力されたプログラムデータをＥＥＰＲＯＭに書き込
む。
ＥＰＲＯＭ等の不揮発性メモリにプログラムデータを書
き込む際にシリアル入力回路を兼用させる。 【解決手段】 マイクロコンピュータを制御する為のプ
ログラムデータの書き込み及び読み出しが可能なＥＥＰ
ＲＯＭと、ＥＥＰＲＯＭへのデータ書き込み動作を制御
する為のプログラムデータが予め記憶されたマスクＲＯ
Ｍと、マイクロコンピュータがそのリセット時に特定の
状態となっている時、マスクＲＯＭから読み出されるプ
ログラムデータの解読結果に従って、外部からのＥＥＰ
ＲＯＭに書き込むプログラムデータをシリアル入力可能
とするシリアル入力回路と、を備え、シリアル入力回路
を、ＥＥＰＲＯＭのプログラムデータ入力と通常のシリ
アルデータ入力とに兼用すると共に、シリアル入力回路
に入力されたプログラムデータをＥＥＰＲＯＭに書き込
む。
Description
【０００１】
【発明の属する技術分野】本発明は、ＥＥＰＲＯＭ等の
書き込み及び読み出しが可能な不揮発性メモリをプログ
ラムメモリとして使用する、データのシリアル入出力回
路を有するマイクロコンピュータに用いて好適な不揮発
性メモリのデータ書き込み装置に関する。
書き込み及び読み出しが可能な不揮発性メモリをプログ
ラムメモリとして使用する、データのシリアル入出力回
路を有するマイクロコンピュータに用いて好適な不揮発
性メモリのデータ書き込み装置に関する。
【０００２】
【従来の技術】ＥＥＰＲＯＭ等のデータの書き込み及び
読み出しが可能な不揮発性メモリを、動作制御の為のプ
ログラムデータの格納メモリとして使用する１チップマ
イクロコンピュータにおいて、前記不揮発性メモリへの
プログラムデータの書き込みは、外部装置から前記１チ
ップマイクロコンピュータ内部へプログラムデータをバ
イト単位で逐次転送し、前記不揮発性メモリの各アドレ
スを指定して外部入力されてきた前記プログラムデータ
の書き込みを行っている。
読み出しが可能な不揮発性メモリを、動作制御の為のプ
ログラムデータの格納メモリとして使用する１チップマ
イクロコンピュータにおいて、前記不揮発性メモリへの
プログラムデータの書き込みは、外部装置から前記１チ
ップマイクロコンピュータ内部へプログラムデータをバ
イト単位で逐次転送し、前記不揮発性メモリの各アドレ
スを指定して外部入力されてきた前記プログラムデータ
の書き込みを行っている。
【０００３】一般に、前記外部装置から前記１チップマ
イクロコンピュータ内部へのデータ転送は、該１チップ
マイクロコンピュータに設けたシリアル入力端子を介し
て行われる。さて、前記１チップマイクロコンピュータ
に設けられている通常動作を行う時に使用される前記シ
リアル入力端子は、前記１チップマイクロコンピュータ
内部のシリアル入力回路と接続され、前記シリアル入力
端子に入力されたデータは、前記シリアル入力回路に取
り込まれ、その後にデータ処理を施される。ここで、前
記シリアル入力回路は、前記不揮発性メモリに予め記憶
されたプログラムデータの解読結果に従って動作するも
のである。よって、前記不揮発性メモリにプログラムデ
ータを書き込む時点では、前記不揮発性メモリには前記
１チップマイクロコンピュータを動作制御する為のプロ
グラムデータは何も記憶されていない状態であり、前記
シリアル入力回路を動作させることはできない。言い換
えれば、前記不揮発性メモリへのプログラムデータの書
き込みの為に、前記シリアル入力端子を使用することは
不可能である。
イクロコンピュータ内部へのデータ転送は、該１チップ
マイクロコンピュータに設けたシリアル入力端子を介し
て行われる。さて、前記１チップマイクロコンピュータ
に設けられている通常動作を行う時に使用される前記シ
リアル入力端子は、前記１チップマイクロコンピュータ
内部のシリアル入力回路と接続され、前記シリアル入力
端子に入力されたデータは、前記シリアル入力回路に取
り込まれ、その後にデータ処理を施される。ここで、前
記シリアル入力回路は、前記不揮発性メモリに予め記憶
されたプログラムデータの解読結果に従って動作するも
のである。よって、前記不揮発性メモリにプログラムデ
ータを書き込む時点では、前記不揮発性メモリには前記
１チップマイクロコンピュータを動作制御する為のプロ
グラムデータは何も記憶されていない状態であり、前記
シリアル入力回路を動作させることはできない。言い換
えれば、前記不揮発性メモリへのプログラムデータの書
き込みの為に、前記シリアル入力端子を使用することは
不可能である。
【０００４】そこで、従来は、前記不揮発性メモリへの
プログラムデータの書き込み時のみ使用する専用のシリ
アル入力端子及びシリアル入力回路を１チップマイクロ
コンピュータに設け、前記外部装置から前記シリアル入
力回路を動作制御すると共に前記不揮発性メモリのアド
レス指定を行い、プログラムデータの書き込みを行って
いた。
プログラムデータの書き込み時のみ使用する専用のシリ
アル入力端子及びシリアル入力回路を１チップマイクロ
コンピュータに設け、前記外部装置から前記シリアル入
力回路を動作制御すると共に前記不揮発性メモリのアド
レス指定を行い、プログラムデータの書き込みを行って
いた。
【０００５】
【発明が解決しようとする課題】しかしながら、１チッ
プマイクロコンピュータに専用のシリアル入力端子及び
シリアル入力回路を設けてしまうと、パッドの追加及び
回路の追加等の要因により、チップ面積が大きくなって
しまう問題と、これに伴い、コストアップを避けられな
い問題があった。
プマイクロコンピュータに専用のシリアル入力端子及び
シリアル入力回路を設けてしまうと、パッドの追加及び
回路の追加等の要因により、チップ面積が大きくなって
しまう問題と、これに伴い、コストアップを避けられな
い問題があった。
【０００６】そこで、本発明は、データの書き込み及び
読み出しが可能な不揮発性メモリをプログラムメモリと
して使用するマイクロコンピュータにおいて、前記不揮
発性メモリへのプログラムデータ書き込み時に、通常動
作時に使用するシリアル入力端子を兼用してプログラム
データを取り込むことのできる、不揮発性メモリのデー
タ書き込み装置を提供することを目的とする。
読み出しが可能な不揮発性メモリをプログラムメモリと
して使用するマイクロコンピュータにおいて、前記不揮
発性メモリへのプログラムデータ書き込み時に、通常動
作時に使用するシリアル入力端子を兼用してプログラム
データを取り込むことのできる、不揮発性メモリのデー
タ書き込み装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータを制御する為のプログラム
データの書き込み及び読み出しが可能な第１不揮発性メ
モリと、前記第１不揮発性メモリへのデータ書き込み動
作を制御する為のプログラムデータが予め記憶された第
２不揮発性メモリと、前記マイクロコンピュータがその
リセット時に特定の状態となっている時、前記第２不揮
発性メモリから読み出されるプログラムデータの解読結
果に従って、外部からの前記第１不揮発性メモリに書き
込むプログラムデータをシリアル入力可能とするシリア
ル入力回路と、を備え、前記シリアル入力回路を、前記
第１不揮発性メモリのプログラムデータ入力と通常のシ
リアルデータ入力とに兼用すると共に、前記シリアル入
力回路に入力された前記プログラムデータを前記第１不
揮発性メモリに書き込む点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータを制御する為のプログラム
データの書き込み及び読み出しが可能な第１不揮発性メ
モリと、前記第１不揮発性メモリへのデータ書き込み動
作を制御する為のプログラムデータが予め記憶された第
２不揮発性メモリと、前記マイクロコンピュータがその
リセット時に特定の状態となっている時、前記第２不揮
発性メモリから読み出されるプログラムデータの解読結
果に従って、外部からの前記第１不揮発性メモリに書き
込むプログラムデータをシリアル入力可能とするシリア
ル入力回路と、を備え、前記シリアル入力回路を、前記
第１不揮発性メモリのプログラムデータ入力と通常のシ
リアルデータ入力とに兼用すると共に、前記シリアル入
力回路に入力された前記プログラムデータを前記第１不
揮発性メモリに書き込む点である。
【０００８】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の不揮発性メモリのデータ
書き込み装置を示すブロック図である。尚、図１におけ
る後述する外部データ入力部を除く構成は、１チップマ
イクロコンピュータ内部に集積化されている。前記外部
データ入力部は、外部装置の構成の一部である。また、
図２は図１の動作を説明するフローチャートである。
的に説明する。図１は本発明の不揮発性メモリのデータ
書き込み装置を示すブロック図である。尚、図１におけ
る後述する外部データ入力部を除く構成は、１チップマ
イクロコンピュータ内部に集積化されている。前記外部
データ入力部は、外部装置の構成の一部である。また、
図２は図１の動作を説明するフローチャートである。
【０００９】まず、図１において、（１）はＥＥＰＲＯ
Ｍ（第１不揮発性メモリ）であり、前記１チップマイク
ロコンピュータを動作制御する為のプログラムデータの
書き込み及び読み出しが可能なメモリである。該ＥＥＰ
ＲＯＭ（１）は、例えば、１バイトが８ビットで構成さ
れ、００００Ｈ（Ｈ：ヘキサデシマル）からＦＥＦＦＨ
のアドレス数を有するものとする。（２）はマスクＲＯ
Ｍ（第２不揮発性メモリ）であり、ＥＥＰＲＯＭ（１）
にプログラムデータを書き込む為のプログラムデータが
予めマスクで記憶されたものである。該マスクＲＯＭ
（２）も、ＥＥＰＲＯＭ（１）と同様に１バイトが８ビ
ットで構成され、ＥＥＰＲＯＭ（１）と同一アドレス空
間に割り振られてＦＦ００ＨからＦＦＦＦＨのアドレス
数を有する。ＥＥＰＲＯＭ（１）及びマスクＲＯＭ
（２）には、＊ＣＥ（チップイネーブル信号）、＊ＯＥ
（アウトプットイネーブル信号）及び＊ＷＥ（ライトイ
ネーブル信号）が印加されている。＊ＣＥは、ＥＥＰＲ
ＯＭ（１）及びマスクＲＯＭ（２）を動作させる時にロ
ーレベルとなる信号である。＊ＯＥは、ＥＥＰＲＯＭ
（１）及びマスクＲＯＭ（２）を読み出し状態とする時
にローレベルとなる信号である。更に、＊ＷＥは、ＥＥ
ＰＲＯＭ（１）を書き込み状態とする時にローレベルと
なる信号である。（３）はプログラムカウンタＰＣであ
り、ＥＥＰＲＯＭ（１）及びマスクＲＯＭ（２）の所定
アドレスをアクセスするものである。該プログラムカウ
ンタ（３）は、ＥＥＰＲＯＭ（１）及びマスクＲＯＭ
（２）の総アドレス数に対応して１６ビットで構成され
る。該プログラムカウンタ（３）は、前記１チップマイ
クロコンピュータのリセット時、ハード的に信号Ｘによ
り下位８ビットがリセットされると共に上位８ビットが
セットされる。即ち、前記１チップマイクロコンピュー
タのリセット時、プログラムカウンタ（３）の値はＦＦ
００Ｈにセットされ、マスクＲＯＭ（２）の先頭アドレ
スがプログラムの関与無しにアクセスされる構成となっ
ている。
Ｍ（第１不揮発性メモリ）であり、前記１チップマイク
ロコンピュータを動作制御する為のプログラムデータの
書き込み及び読み出しが可能なメモリである。該ＥＥＰ
ＲＯＭ（１）は、例えば、１バイトが８ビットで構成さ
れ、００００Ｈ（Ｈ：ヘキサデシマル）からＦＥＦＦＨ
のアドレス数を有するものとする。（２）はマスクＲＯ
Ｍ（第２不揮発性メモリ）であり、ＥＥＰＲＯＭ（１）
にプログラムデータを書き込む為のプログラムデータが
予めマスクで記憶されたものである。該マスクＲＯＭ
（２）も、ＥＥＰＲＯＭ（１）と同様に１バイトが８ビ
ットで構成され、ＥＥＰＲＯＭ（１）と同一アドレス空
間に割り振られてＦＦ００ＨからＦＦＦＦＨのアドレス
数を有する。ＥＥＰＲＯＭ（１）及びマスクＲＯＭ
（２）には、＊ＣＥ（チップイネーブル信号）、＊ＯＥ
（アウトプットイネーブル信号）及び＊ＷＥ（ライトイ
ネーブル信号）が印加されている。＊ＣＥは、ＥＥＰＲ
ＯＭ（１）及びマスクＲＯＭ（２）を動作させる時にロ
ーレベルとなる信号である。＊ＯＥは、ＥＥＰＲＯＭ
（１）及びマスクＲＯＭ（２）を読み出し状態とする時
にローレベルとなる信号である。更に、＊ＷＥは、ＥＥ
ＰＲＯＭ（１）を書き込み状態とする時にローレベルと
なる信号である。（３）はプログラムカウンタＰＣであ
り、ＥＥＰＲＯＭ（１）及びマスクＲＯＭ（２）の所定
アドレスをアクセスするものである。該プログラムカウ
ンタ（３）は、ＥＥＰＲＯＭ（１）及びマスクＲＯＭ
（２）の総アドレス数に対応して１６ビットで構成され
る。該プログラムカウンタ（３）は、前記１チップマイ
クロコンピュータのリセット時、ハード的に信号Ｘによ
り下位８ビットがリセットされると共に上位８ビットが
セットされる。即ち、前記１チップマイクロコンピュー
タのリセット時、プログラムカウンタ（３）の値はＦＦ
００Ｈにセットされ、マスクＲＯＭ（２）の先頭アドレ
スがプログラムの関与無しにアクセスされる構成となっ
ている。
【００１０】（４）はインストラクションレジスタＩＲ
であり、ＥＥＰＲＯＭ（１）及びマスクＲＯＭ（２）か
ら読み出されたプログラムデータが内部バス（５）を介
してセットされるものである。（６）はインストラクシ
ョンデコーダＩＤＥＣであり、インストラクションレジ
スタ（４）にセットされたプログラムデータを解読し、
前記１チップマイクロコンピュータを動作制御する為の
制御信号を発生するものである。
であり、ＥＥＰＲＯＭ（１）及びマスクＲＯＭ（２）か
ら読み出されたプログラムデータが内部バス（５）を介
してセットされるものである。（６）はインストラクシ
ョンデコーダＩＤＥＣであり、インストラクションレジ
スタ（４）にセットされたプログラムデータを解読し、
前記１チップマイクロコンピュータを動作制御する為の
制御信号を発生するものである。
【００１１】（７）は上記した外部データ入力部であ
り、ＥＥＰＲＯＭ（１）に書き込むべきプログラムデー
タＤＡＴＡを、１バイト単位でシリアル出力するもので
ある。（８）は入出力ポートであり、外部データ入力部
（７）からのプログラムデータＤＡＴＡを取り込むポー
トである。勿論、入出力ポート（８）は、通常動作時の
シリアルデータ入出力にも使用されるポートであり、プ
ログラムデータＤＡＴＡの入力及び通常シリアルデータ
の入出力に兼用される。（９）はシリアル入出力回路で
あり、マスクＲＯＭ（２）から読み出されたプログラム
データに基づき、外部データ入力部（７）からのプログ
ラムデータＤＡＴＡを入出力ポート（８）を介して取り
込むものである。該シリアル入出力回路（９）は、入出
力ポート（８）を介してクロックＣＬＫを外部データ入
力部（７）に送出し、該クロックＣＬＫに同期してプロ
グラムデータＤＡＴＡを取り込む。また、該シリアル入
出力回路（９）は、１バイト分（８ビット）のプログラ
ムデータを取り込む毎に、割り込み信号を発生する。
尚、入出力ポート（８）及びシリアル入出力回路（９）
が請求項に言うシリアル入力回路に対応する。
り、ＥＥＰＲＯＭ（１）に書き込むべきプログラムデー
タＤＡＴＡを、１バイト単位でシリアル出力するもので
ある。（８）は入出力ポートであり、外部データ入力部
（７）からのプログラムデータＤＡＴＡを取り込むポー
トである。勿論、入出力ポート（８）は、通常動作時の
シリアルデータ入出力にも使用されるポートであり、プ
ログラムデータＤＡＴＡの入力及び通常シリアルデータ
の入出力に兼用される。（９）はシリアル入出力回路で
あり、マスクＲＯＭ（２）から読み出されたプログラム
データに基づき、外部データ入力部（７）からのプログ
ラムデータＤＡＴＡを入出力ポート（８）を介して取り
込むものである。該シリアル入出力回路（９）は、入出
力ポート（８）を介してクロックＣＬＫを外部データ入
力部（７）に送出し、該クロックＣＬＫに同期してプロ
グラムデータＤＡＴＡを取り込む。また、該シリアル入
出力回路（９）は、１バイト分（８ビット）のプログラ
ムデータを取り込む毎に、割り込み信号を発生する。
尚、入出力ポート（８）及びシリアル入出力回路（９）
が請求項に言うシリアル入力回路に対応する。
【００１２】（１０）はアキュムレータＡＣＣであり、
シリアル入出力回路（９）に取り込まれた１バイト分の
プログラムデータＤＡＴＡを内部バス（５）を介して一
時保持するものである。（１１）はＲＡＭであり、アキ
ュムレータ（１０）に一時保持されたプログラムデータ
ＤＡＴＡを１バイト分ずつ各アドレスに書き込むもので
ある。
シリアル入出力回路（９）に取り込まれた１バイト分の
プログラムデータＤＡＴＡを内部バス（５）を介して一
時保持するものである。（１１）はＲＡＭであり、アキ
ュムレータ（１０）に一時保持されたプログラムデータ
ＤＡＴＡを１バイト分ずつ各アドレスに書き込むもので
ある。
【００１３】以上の如く構成された図１の動作を図２の
フローチャートを基に説明する。まず、前記１チップマ
イクロコンピュータに電源が投入されると、該１チップ
マイクロコンピュータは初期状態にリセットされる。こ
の時、該１チップマイクロコンピュータ内部では、リセ
ットに伴いハード的に信号Ｘが発生し、プログラムカウ
ンタ（３）の下位８ビットがリセットされると共に上位
８ビットがセットされ、該プログラムカウンタ（３）に
はＦＦ００Ｈがセットされたことになる（ステップ
１）。これにより、マスクＲＯＭ（２）の先頭アドレス
であるＦＦ００Ｈがアクセスされ、該アドレスに既に記
憶されているプログラムデータが内部バス（５）を介し
てインストラクションレジスタ（４）にセットされ、そ
の後、インストラクションデコーダ（６）で解読されて
所定の制御信号が発生する。この制御信号に基づいて前
記１チップマイクロコンピュータはＥＥＰＲＯＭ（１）
へのプログラムデータ書き込み動作を開始する。尚、マ
スクＲＯＭ（２）に記憶されているプログラムデータに
はオペランドコードが含まれており、マスクＲＯＭ
（２）のＦＦ００Ｈがアクセスされた後は、マスクＲＯ
Ｍ（２）のプログラムデータ自体によりプログラムカウ
ンタ（３）の値はインクリメント等更新され、ＥＥＰＲ
ＯＭ（１）へのプログラムデータの書き込み動作が行わ
れる。
フローチャートを基に説明する。まず、前記１チップマ
イクロコンピュータに電源が投入されると、該１チップ
マイクロコンピュータは初期状態にリセットされる。こ
の時、該１チップマイクロコンピュータ内部では、リセ
ットに伴いハード的に信号Ｘが発生し、プログラムカウ
ンタ（３）の下位８ビットがリセットされると共に上位
８ビットがセットされ、該プログラムカウンタ（３）に
はＦＦ００Ｈがセットされたことになる（ステップ
１）。これにより、マスクＲＯＭ（２）の先頭アドレス
であるＦＦ００Ｈがアクセスされ、該アドレスに既に記
憶されているプログラムデータが内部バス（５）を介し
てインストラクションレジスタ（４）にセットされ、そ
の後、インストラクションデコーダ（６）で解読されて
所定の制御信号が発生する。この制御信号に基づいて前
記１チップマイクロコンピュータはＥＥＰＲＯＭ（１）
へのプログラムデータ書き込み動作を開始する。尚、マ
スクＲＯＭ（２）に記憶されているプログラムデータに
はオペランドコードが含まれており、マスクＲＯＭ
（２）のＦＦ００Ｈがアクセスされた後は、マスクＲＯ
Ｍ（２）のプログラムデータ自体によりプログラムカウ
ンタ（３）の値はインクリメント等更新され、ＥＥＰＲ
ＯＭ（１）へのプログラムデータの書き込み動作が行わ
れる。
【００１４】始めに、マスクＲＯＭ（２）のプログラム
データの解読結果に基づき、前記１チップマイクロコン
ピュータに設けられた特定のポートｎの状態を判別する
（ステップ２）。ＥＥＰＲＯＭ（１）にプログラムデー
タを書き込みたい場合は前記ポートｎを予め接地してお
く。本発明の実施の形態では、ポートｎの状態を判別す
るが、別段これに限定されることなく、他の状態判別を
用いてもよい。
データの解読結果に基づき、前記１チップマイクロコン
ピュータに設けられた特定のポートｎの状態を判別する
（ステップ２）。ＥＥＰＲＯＭ（１）にプログラムデー
タを書き込みたい場合は前記ポートｎを予め接地してお
く。本発明の実施の形態では、ポートｎの状態を判別す
るが、別段これに限定されることなく、他の状態判別を
用いてもよい。
【００１５】前記ポートｎが接地レベル即ち０でない時
（ステップ２：ＮＯ）、ＥＥＰＲＯＭ（１）への書き込
み動作以外のルーチンが実行される（ステップ３）。反
対に、前記ポートｎが０の時（ステップ２：ＹＥＳ）、
シリアル入出力回路（９）の状態設定が行われる。具体
的には、プログラムデータＤＡＴＡを取り込む為のクロ
ックＣＬＫのレートを設定したり、割り込み信号の発生
を可能な状態に設定したり、更にはＲＡＭ（１１）の最
初の書き込みアドレスを設定したりする（ステップ
４）。
（ステップ２：ＮＯ）、ＥＥＰＲＯＭ（１）への書き込
み動作以外のルーチンが実行される（ステップ３）。反
対に、前記ポートｎが０の時（ステップ２：ＹＥＳ）、
シリアル入出力回路（９）の状態設定が行われる。具体
的には、プログラムデータＤＡＴＡを取り込む為のクロ
ックＣＬＫのレートを設定したり、割り込み信号の発生
を可能な状態に設定したり、更にはＲＡＭ（１１）の最
初の書き込みアドレスを設定したりする（ステップ
４）。
【００１６】上記したシリアル入出力回路（９）の設定
が終了すると、前記１チップマイクロコンピュータは、
マスクＲＯＭ（２）のプログラム動作を停止した所謂ホ
ルト（ＨＡＬＴ）状態となり、シリアル入出力回路
（９）からの割り込み信号の発生を待つ状態となる（ス
テップ５）。そして、外部データ入力部（７）からプロ
グラムデータＤＡＴＡが発生し、該プログラムデータＤ
ＡＴＡがクロックＣＬＫに同期してシリアル入出力回路
（９）に取り込まれると、１バイト取り込む毎に割り込
み信号が発生する。すると、該割り込み信号がトリガと
なって割り込みルーチンが実行され、１バイト分のプロ
グラムデータＤＡＴＡは内部バス（５）を介してアキュ
ムレータ（１０）に一旦蓄えられ（ステップ６）、その
後、再び内部バス（５）を介してＲＡＭ（１１）の前記
ステップ４で設定されたアドレスに書き込まれる（ステ
ップ７）。そして、ＲＡＭ（１１）にＮバイト分のプロ
グラムデータＤＡＴＡの書き込みが終了したか否かを判
断する（ステップ８）。もし、ＲＡＭ（１１）にＮバイ
ト分のプログラムデータＤＡＴＡの書き込みが完了して
いない場合（ステップ８：ＮＯ）、ＲＡＭ（１１）の次
の書き込みアドレスを設定し（ステップ９）、再びステ
ップ５のホルト状態となって、次の割り込み信号が発生
するのを待ち、上記動作を繰り返す。尚、ステップ６、
７、８：ＮＯ、及び９が割り込みルーチンである。そし
て、ＲＡＭ（１１）にＮバイト分のプログラムデータＤ
ＡＴＡの書き込みが完了すると（ステップ８：ＹＥ
Ｓ）、＊ＣＥ及び＊ＷＥが共に所定期間ローレベルとな
ってＥＥＰＲＯＭ（１）が書き込み状態となり、ＲＡＭ
（１１）に書き込まれたＮバイト分のプログラムデータ
ＤＡＴＡは順次ＥＥＰＲＯＭ（１）に書き込まれること
になる（ステップ１０）。
が終了すると、前記１チップマイクロコンピュータは、
マスクＲＯＭ（２）のプログラム動作を停止した所謂ホ
ルト（ＨＡＬＴ）状態となり、シリアル入出力回路
（９）からの割り込み信号の発生を待つ状態となる（ス
テップ５）。そして、外部データ入力部（７）からプロ
グラムデータＤＡＴＡが発生し、該プログラムデータＤ
ＡＴＡがクロックＣＬＫに同期してシリアル入出力回路
（９）に取り込まれると、１バイト取り込む毎に割り込
み信号が発生する。すると、該割り込み信号がトリガと
なって割り込みルーチンが実行され、１バイト分のプロ
グラムデータＤＡＴＡは内部バス（５）を介してアキュ
ムレータ（１０）に一旦蓄えられ（ステップ６）、その
後、再び内部バス（５）を介してＲＡＭ（１１）の前記
ステップ４で設定されたアドレスに書き込まれる（ステ
ップ７）。そして、ＲＡＭ（１１）にＮバイト分のプロ
グラムデータＤＡＴＡの書き込みが終了したか否かを判
断する（ステップ８）。もし、ＲＡＭ（１１）にＮバイ
ト分のプログラムデータＤＡＴＡの書き込みが完了して
いない場合（ステップ８：ＮＯ）、ＲＡＭ（１１）の次
の書き込みアドレスを設定し（ステップ９）、再びステ
ップ５のホルト状態となって、次の割り込み信号が発生
するのを待ち、上記動作を繰り返す。尚、ステップ６、
７、８：ＮＯ、及び９が割り込みルーチンである。そし
て、ＲＡＭ（１１）にＮバイト分のプログラムデータＤ
ＡＴＡの書き込みが完了すると（ステップ８：ＹＥ
Ｓ）、＊ＣＥ及び＊ＷＥが共に所定期間ローレベルとな
ってＥＥＰＲＯＭ（１）が書き込み状態となり、ＲＡＭ
（１１）に書き込まれたＮバイト分のプログラムデータ
ＤＡＴＡは順次ＥＥＰＲＯＭ（１）に書き込まれること
になる（ステップ１０）。
【００１７】以上より、前記１チップマイクロコンピュ
ータ内部に、ＥＥＰＲＯＭ（１）にプログラムデータを
書き込む為のマスクＲＯＭ（２）を設けた為、通常使用
するシリアル入出力ポート（８）を、ＥＥＰＲＯＭ
（１）に書き込むべきプログラムデータの入力ポートと
して兼用でき、チップ面積の増大の防止、及びそれに伴
いコストアップの防止も可能となる。
ータ内部に、ＥＥＰＲＯＭ（１）にプログラムデータを
書き込む為のマスクＲＯＭ（２）を設けた為、通常使用
するシリアル入出力ポート（８）を、ＥＥＰＲＯＭ
（１）に書き込むべきプログラムデータの入力ポートと
して兼用でき、チップ面積の増大の防止、及びそれに伴
いコストアップの防止も可能となる。
【００１８】
【発明の効果】本発明によれば、マイクロコンピュータ
内部に、第１不揮発性メモリにプログラムデータを書き
込む為の第２不揮発性メモリを設けた為、通常使用する
シリアル入出回路を、第１不揮発性メモリに書き込むべ
きプログラムデータの入力として兼用でき、マイクロコ
ンピュータのチップ面積の増大の防止、及びそれに伴い
コストアップの防止も可能となる利点が得られる。
内部に、第１不揮発性メモリにプログラムデータを書き
込む為の第２不揮発性メモリを設けた為、通常使用する
シリアル入出回路を、第１不揮発性メモリに書き込むべ
きプログラムデータの入力として兼用でき、マイクロコ
ンピュータのチップ面積の増大の防止、及びそれに伴い
コストアップの防止も可能となる利点が得られる。
【図１】本発明の不揮発性メモリのデータ書き込み装置
を示す図である。
を示す図である。
【図２】図１の動作を示すフローチャートである。
（１） ＥＥＰＲＯＭ （２） マスクＲＯＭ （７） 外部データ入力部 （８） 入出力ポート （９） シリアル入出力回路 （１１） ＲＡＭ
Claims (4)
- 【請求項１】 マイクロコンピュータを制御する為のプ
ログラムデータの書き込み及び読み出しが可能な第１不
揮発性メモリと、 前記第１不揮発性メモリへのデータ書き込み動作を制御
する為のプログラムデータが予め記憶された第２不揮発
性メモリと、 前記マイクロコンピュータがそのリセット時に特定の状
態となっている時、前記第２不揮発性メモリから読み出
されるプログラムデータの解読結果に従って、外部から
の前記第１不揮発性メモリに書き込むプログラムデータ
をシリアル入力可能とするシリアル入力回路と、を備
え、 前記シリアル入力回路を、前記第１不揮発性メモリのプ
ログラムデータ入力と通常のシリアルデータ入力とに兼
用すると共に、前記シリアル入力回路に入力された前記
プログラムデータを前記第１不揮発性メモリに書き込む
ことを特徴とする不揮発性メモリのデータ書き込み装
置。 - 【請求項２】 前記シリアル入力回路への前記プログラ
ムデータの入力時は、前記マイクロコンピュータのプロ
グラム動作を停止させることを特徴とする請求項１記載
の不揮発性メモリのデータ書き込み装置。 - 【請求項３】 前記シリアル入力回路は、前記プログラ
ムデータが１バイト分入力される毎に割り込み信号を発
生し、該割り込み信号に応じたプログラム動作を行っ
て、前記プログラムデータを前記第１不揮発性メモリに
書き込ませる様にしたことを特徴とする請求項２記載の
不揮発性メモリのデータ書き込み装置。 - 【請求項４】 前記シリアル入力回路に入力された前記
プログラムデータは、前記割り込み信号が発生する毎に
１バイトずつメモリに一時記憶され、該メモリに所定バ
イト記憶された後に、前記所定バイトのプログラムデー
タが前記第１不揮発性メモリに書き込まれることを特徴
とする請求項３記載の不揮発性メモリのデータ書き込み
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24636195A JPH0991267A (ja) | 1995-09-25 | 1995-09-25 | 不揮発性メモリのデータ書き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24636195A JPH0991267A (ja) | 1995-09-25 | 1995-09-25 | 不揮発性メモリのデータ書き込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0991267A true JPH0991267A (ja) | 1997-04-04 |
Family
ID=17147417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24636195A Pending JPH0991267A (ja) | 1995-09-25 | 1995-09-25 | 不揮発性メモリのデータ書き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0991267A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149625A (ja) * | 2000-11-10 | 2002-05-24 | Sanyo Electric Co Ltd | マイクロコンピュータの制御方法 |
-
1995
- 1995-09-25 JP JP24636195A patent/JPH0991267A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149625A (ja) * | 2000-11-10 | 2002-05-24 | Sanyo Electric Co Ltd | マイクロコンピュータの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| US8686836B2 (en) | Fast block write using an indirect memory pointer | |
| US7243372B2 (en) | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection | |
| US8723654B2 (en) | Interrupt generation and acknowledgment for RFID | |
| US6728856B2 (en) | Modified Harvard architecture processor having program memory space mapped to data memory space | |
| JPH04114289A (ja) | マイクロコンピュータ集積回路装置のデータ書換え回路 | |
| US6353880B1 (en) | Four stage pipeline processing for a microcontroller | |
| US8957763B2 (en) | RFID access method using an indirect memory pointer | |
| US5317750A (en) | Microcontroller peripheral expansion bus for access to internal special function registers | |
| JPH0991267A (ja) | 不揮発性メモリのデータ書き込み装置 | |
| JP2001357023A (ja) | 半導体集積回路及びそれに内蔵された不揮発性メモリへの書き込み方法 | |
| JP3152595B2 (ja) | マイクロコンピュータの割り込み処理装置 | |
| US9092582B2 (en) | Low power, low pin count interface for an RFID transponder | |
| JPS63266698A (ja) | マイクロコンピユ−タ | |
| EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
| EP1086417A2 (en) | Method and system for updating user memory in emulator systems | |
| JPH01205339A (ja) | マイクロコンピュータシステム | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2001290755A (ja) | Ｅｅｐｒｏｍアクセス方法およびｅｅｐｒｏｍを有する電子装置 | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JPH09114678A (ja) | マイクロコンピュータの割り込み処理装置 | |
| JP2002287994A (ja) | マイクロコントローラ | |
| JP2003076566A (ja) | 半導体集積回路 | |
| JPH10134024A (ja) | マイクロコンピュータ |