JPS63266698A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロ・コンピュータ技術、さらにはＥ
ＥＰ−ＲＯＭ（エレクトリカリ・エレーサブル・アンド
・プログラマブル囃す−ドｉオンリ・メモリ）のような
電気的に書込が可能なＲＯＭを内蔵したシングルチップ
型マイクロ・コンピータに適用して有効な技術に関する
もので、たとえば、ＩＣカードに内蔵されるマイクロ・
コンピュータに利用して有効な技術に関するものである
。

〔従来の技術〕

最近、磁気カードなどに代わるものとして、いわゆるＩ
Ｃカードが注目されている。このＩＣカードは、たとえ
ば特公昭５６−１９６６５号公報などに記載されている
ように、ＩＤ（識別コード）などのデータを記憶させた
Ｐ−ＲＯＭ（紫外線消去型のプログラマブル・ＲＯＭ）
を内蔵することＫより、たとえばキーの代わりをなす識
別カードとして機能させることができる。

ここで、本発明者は、たとえば上述したごときＩＣカー
ドに内蔵するのに適したＥＥＰ−ＲＯＭ内蔵型のシング
ルチップ屋マイクロ拳コンビエータについて検討した。

以下は、公知とされた技術ではないが、本発明者によっ
て検討された技術であり、その概要は次のとおりである
。

第６図は本発明者によって検討されたマイクロ・コンピ
ュータ１０の構成を示す。

同図に示すマイクロ争コンビエータ１０はＥＥＰ−ＲＯ
Ｍ内蔵のシングルチップ型であって、ＣＰＵ（中央処理
ユニット）１、ＲＡＭ（ランダム・アクセス・メモリ）
２、マスクＲＯＭ（固定記憶ＲＯＭ）３、ＥＥＰ−ＲＯ
Ｍ４１．４２、ｌ１０（入出カニニット）５、周辺回路
６、およびＥＥＰ−ＲＯＭ書込制御部７などを同一半導
体チップ内に有する。各部（１〜７）はアドレスバスＬ
ＡおよびデータバスＬＤによって相互に接続されている
。

このシングルチップ型マイクロ・コンビエータ１０は、
たとえばＩＣカード内に内蔵されて使用される。そして
、第７図に示すように、外部とのデータＤｘの授受はす
べてＣＰＵ１を介して行われるようになっている。第７
図は、第６図に示したマイクロ・コンビエータ１０をデ
ータＤｘの流れに着目して示したものである。このマイ
クロ・コンピュータ１０は適切なソフトウェアによる「
鍵」を使用しない限り内蔵ソフトウェアを知ることがで
きない構成とすることができ、ＩＣカード内に内蔵され
るシングルチップ型マイクロ・コンビエータとしての適
正をもたせている。

ここで、ＥＥＰ−ＲＯＭ４１．４２は同等のものが互い
に独立して２つ設けられている。そして。

第８図に示すように、一方のＥＥＰ−ＲＯＭ４１は、い
わゆるユーザープログラム領域（Ｍｌ　）として利用さ
れる。ここには、ユーザが任意に作成したプログラムが
予め書き込まれる。このプログラムの書込みは外部から
の制御によってＣＰＵＩを停止し、外部から直接ＥＥＰ
ＲＯＭ４１に対して行われる。このようなＦＲＯＭのプ
ログラム方法は例えば（ハ）日立製作所昭和５９年８月
発行「日立マイクロコンビエータデータブック８ビツト
シングルチツプ」８２３〜８６５頁によって公知である
。これにより製造工程におけるマスクＲＯＭの書替えが
不要となり、ユーザの多用な応用に即座に応することが
できる。更にＥＥＰＲＯＭ４１に対するプログラムが行
われた後、とのＥＥＰＲＯＭＫ対する再書込みあるいは
読出しを禁止することを可能とする手段を有する構成と
すれば内蔵ソフトウェアの保護として効果がある。他方
のＥＥＰ−ＲＯＭ４２はデータ領域（Ｍ２）として利用
される。ここには、ＣＰＵＩによって管理される入出力
データのうち、保存を要するデータＤｘが必要に応じて
随時に書き込まれる。このＥＥＰＲＯＭ４２に対する書
込みはＣＰＵＩによって制御される書込み制御回路７を
介して行われる。

一般にＥＥＰＲＯＭの書込みに要する時間はＣＰＵの平
均的な命令実行時間に比べ１０００倍程度であって、こ
の書込み期間、ＥＥＰＲＯＭ４２はＣＰＵＩから電気的
に切離され、ＥＥＰＲＯＭ４２の読出し、書込み共に不
可能となっている。

他方、ＣＰＵＩは、プログラム格納用ＥＥＰ−ＲＯＭ４
１に書き込まれたユーザ・プログラムＩｘ２を１命令ず
つ読込みながら、所定の処理動作を実行する。そして、
その処理動作の過程にて要保存データＤｘをデータ格納
用ＥＥＰ−ＲＯＭ４２に書き込む必要が生じた場合には
、ＥＥＰ−ＲＯＭ書込制御部７を介して、そのＥＥＰ−
ＲＯＭ４２への書き込みを行う。この処理動作の実行に
際しては、マスクＲＯＭ３に予め標準プログラムＩｘｌ
として用意されているプログラムルーチン（あるいはプ
ログラム・モジュール）が適宜参照される。前記プログ
ラムルーチンは例えばソフトウェアタイマや除算のプロ
グラムであって、多くの用途あるいは応用によって有用
なプログラムが用意されている。一般にマスクＲＯＭは
同容量のＥＥＦＲＯＭに比べて小さい面積で実現可能で
ある。このため、全てのプログラムをＥＥＰＲＯＭ４１
に格納せずに前記ＲＯＭ３を利用することで半導体チッ
プ全体のサイズを縮小することが可能となっている。

しかし、全体的な処理はＥＥＰ−ＲＯＭ４１に書き込ま
れたユーザ・プログラムに従って行われる。

第７図において示されるようなＥＥＰ−ＲＯＭ書込制御
部７は、たとえば一方のＥＥＰ−ＲＯＭ４１に書き込ま
れたプログラムに基づく制御を受けながら、他方のＥＥ
Ｐ−ＲＯＭ４２への書込動作を行う。この他方のＥＥＰ
−ＲＯＭ４２は、書込みが行われている間、ＣＰＵ１か
ら切り離される。

以上のようにして、ユーザの多様な仕様要求及び多様な
用途に対して即座に応じられ、かつデータＤｘを必要に
応じてＥＥＰ−ＲＯＭＫ半永久的に保存させることが可
能なマイクロ拳コンピュータ１０が構成されている。

〔発明が解決しようとする問題点〕

しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかとされた。

すなわち、上述したマイクロ・コンピュータ１０では、
ユーザープログラムＩｘ２を書き込むためと要保存デー
タＤｘを記憶するために、互いに独立した２つのＥＥＰ
−ＲＯＭ４１．４２が必要となる。ＥＥＰ−ＲＯＭが１
つだけでは、そのＥＥＰ−ＲＯＭに書込を行っている間
、そのＥＥＰ−ＲＯＭに対する読出アクセスができなく
なって、ＣＰＵ１が実行すべき命令な読出せなくなって
しまうからである。したがって、上述したように、プロ
グラムとデータとをそれぞれに独立した２つのＥＥＰ−
ＲＯＭ４１．４２に格納させ、一方のＥＥＰ−ＲＯＭ４
１から命令を読出しながら、その読出した命令に基づい
て他方のＥＥＰ−ＲＯＭ４２の書込制御を実行するよう
に構成しなければならなかった。

しかし、そのためＫは、互いに独立した２つのＥＥＰ−
ＲＯＭ４１．４２が必要であり、しかも各ＥＥＰ−ＲＯ
Ｍ４１．４２は、各方面のユーザからの種々多用な仕様
要求に対応できるようにするためＫ、それぞれに十分に
大きな記憶領域Ｍｌ。

Ｍ２を用意できるものでなければならない。たとえば、
データサイズは小さくてよいがプログラムサイズは大き
く、あるいはプログラムサイズは小さくてよいがデータ
サイズは大きく、といったような２通りの要求のいずれ
にも対応できるようにするためには、結局、２つのＥＥ
Ｐ−ＲＯＭ４１゜４２のそれぞれの記憶容量をどちらも
大きくせざるを得ない。さらに、２つのＥＥＰ−ＲＯＭ
４１゜４２の各記憶容量を両方共に大きくしても、その
どちらかは記憶容量が大きく余って有効に利用されない
、という無駄が生じやすい。

なお、ＥＥＰ−ＲＯＭ４１．４２のそれぞれは。

メモリアレイとともにセンスアンプ、ドライバ回路のよ
うなデータ入出力のための回路やアドレスを選択するた
めの回路からなる周辺回路をもつ。

それ故に、ＥＥＰ−ＲＯＭが複数個独立して形成された
場合、センスアンプ、ドライバなどの周辺回路がそれぞ
れのＥＥＰ−ＲＯＭ内に設けられることになるので、多
くの回路要素が必要とされる。

これに応じて、ＥＥＰ−ＲＯＭの全体のサイズを大きく
せざるを得なくなっている。

そこで、本発明者は、ＥＥＰ−ＲＯＭ４１に、ＥＥＰ−
ＲＯＭ４２の制御のためのプログラムを格納するととも
にＥＥＰ−ＲＯＭ４２のプログラムによって参照される
べきデータを格納し、またＥＥＰ−ＲＯＭ４２に、ＥＥ
Ｐ−ＲＯＭ４１の制御のためのプログラムとともＫＥＥ
Ｐ−ＲＯＭ４１のプログラムによって参照されるデータ
を格納することも検討した。このようにすると、ＥＥＰ
−ＲＯＭ４１および４２のそれぞれにおけるプログラム
格納エリアとデータ格納エリアとを可変にすることが可
能になる。この場合、前述のようなメモリエリアもしく
はサイズに関する問題は幾分緩和される。しかしながら
、この場合であっても。

各ＥＥＰ−ＲＯＭ４１および４２が互いに独立的なセン
スアンプやデコーダ回路のような周辺回路をそれぞれに
もつので、ＥＥＰ−ＲＯＭ全体のサイズもしくは半導体
チップ全体のサイズに関しての不利益は十分圧除去され
ない。

以上のように、上述したマイクロ・コンピュータでは、
ユーザの多様な仕様要求及び多様な用途に対して即座に
応じられ、かつデータＤｘを必要に応じてＥＥＰ−ＲＯ
ＭＫ半永久的に保存させることができるという利点を有
するものの、それぞれに十分く大きな記憶容量をもつ２
つの独立したＥＥＰ−ＲＯＭ４１．４２が必要であった
。このため、そのハードウェア的な構成負担が大きく。

とくＫ、シングルチップ型のものＫあっては、その半導
体チップサイズがどうしても大きくなってしまい、その
割にハードウェア資源の利用効率が必ずしもよくない。

という問題点のあることが本発明者によってはじめてあ
きらかとされた。特にＩＣカードに内蔵する場合に半導
体チップサイズの縮小はカード強度の向上のために強い
要求があり、上記の半導体チップはこれに反するものと
なっている。

本発明の目的は、上述したマイクロ・コンピュータの利
点、すなわちユーザの多様な仕様要求及び多様な用途に
対して即座に応じられ、かつデータＤｘを必要に応じて
ＥＥＰ−ＲＯＭに半永久的に保存させることができると
いう利点を保持しつつ、そのハードウェア的な構成規模
の縮小を可能にし、かつハードウェア資源の利用効率を
高められるようにする、という技術を提供することにあ
る。

〔問題点を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、ユーザ番プログラムと要保存データの両方の
書き込みが可能とされたプログラム／データ共用の電気
的に書込可能なＲＯＭと、この書込可能なＲＯＭに書込
を行うための書込制御プログラムを格納する別の記憶装
置とを備えるとともに、上記ＲＯＭと上記記憶装置を、
ＣＰＵのアドレス空間上にて、互いに異なるアドレス位
置に配置する。というものである。

〔作用〕

上記した手段によれば、書込可能なＲＯＭにデータを書
き込むのに際し、そのときだけＣＰＵを別の記憶装置ヘ
ジャンプさせて、そこに予め格納された所定の書込制御
プログラムを実行させることにより、書込可能なＲＯＭ
への書込動作中にもＣＰＵＫ所定の書込制御処理を実行
させることができる。これにより、ユーザ・プログラム
領域とデータ領域とを１つの書込可能なＲＯＭ内に置く
ことができ、さらに各領域の大きさの割合を任意に選ぶ
ことができる。これによって、ユーザの多様な仕様要求
に即座に応じられ、かつデータＤｘを必要に応じて上記
ＲＯＭに半永久的に保存させることができるという利点
を保持しつつ、そのハードウェア的な構成規模の縮小を
可能ＫＬ、かつハードウェア資源の利用効率を高められ
るようＫする。という目的が達成される。

〔実施例〕

以下、本発明の好適な実施例を図面に基づいて説明する
。

なお、各図中、同一符号は同一あるいは相当部分を示す
。

第１図はこの発明による技術が適用されたマイクロ番コ
ンビニータ１０の主要部における一実施例を示す。

同図にその主要部を示すマイクロ・コンビエータｌＯは
シングルチップ型のものであって、ＣＰＵ１とともに、
ユーザ・プログラムＩｘ２と要保存データの両方が任意
の割合で書き込まれるＥＥＰ−ＲＯＭ４を備える。これ
とともに、そのＥＥＰ−ＲＯＭ４に書込を行うための書
込制御プログラムが標準プログラムＩｘｌの一部として
予め固定的に格納されたいわゆるマスクＲＯＭ３を備え
る。

マスクＲＯＭ３は書込み制御プログラムのみを格納した
ものであってもよく、あるいは更に前記した標準プログ
ラムルーチンを格納したものであってもよい。ここで、
書込み制御プログラムは例えば書込み制御回路７に対す
る起動のためのプログラムあるいは書込みの終了を検出
するためのプログラムを含むようなものである。さらに
書込みデータが多量である場合にはＲＡＭＺ内の所定の
領域に用意されたデータを順次Ｅ　Ｅ　Ｐ−ＲＯＭ　４
に対して転送し、書込みを行うものであってもよい。

さらに、そのＥＥＰ−ＲＯＭ４とマスクＲＯＭ３はそれ
ぞれ、上記ＣＰＵＩのアドレス空間上にて、互いに異な
るアドレス位置く配置されている。ここで、第１図にお
けるスイッチは仮想的なものであって、ＣＰＵＩの実行
プログラムがＥＥＰ−ＲＯＭ４に対する書込み時にはコ
ール命令によってマスクＲＯＭ３に移り、書込み終了後
リターン命令によってＥＥＰ−ＲＯＭ４に戻ることを示
すものである。

この場合、ＥＥＰ−ＲＯＭＡ内には、そのＥＥＰ−ＲＯ
Ｍ４への書込制御プログラムの代わりに。

マスクＲＯＭＢ内の特定ルーチンへのコール命令が書き
込まれるようになっている。他方、マスクＲＯＭａ内に
は、ＥＥＰ−ＲＯＭ４のための書込制御プログラムとと
もに、との書込制御プログラムの最後にＥＥＰ−ＲＯＭ
４へのリターン命令が書き込まれるようになっている。

第２図は、第１図に示したマイクロ番コンピュータ１０
の全体的な構成の一実施例を示す。

同図に示すように、上記マイクロ・コンビエータ１０に
は、上述した構成要素すなわちＣＰＵＩ。

マスクＲＯＭ３、およびＥＥＰ−ＲＯＭ４のほかに、Ｃ
ＰＵ１の作業領域を提供するＲＡＭ２、外部に対してデ
ータＤｘの受は渡しを行うｌ１０（入出カニニット）５
１周辺回路６．およびＥＥＰ−ＲＯＭ書込制御部７など
が内蔵されている。

これらを内蔵することにより、たとえばＩＣカード内に
内蔵されるシングルチップ型マイクロ・コンビエータと
しての適性をもたせられている。マイクロ拳コンピュー
タ１０内の各部（１〜７）はアドレスバスＬＡおよびデ
ータバスＬＤによって相互に接続されている。

各メモリや周辺回路に対する制御信号は省略されている
。

第３図は、第２図に示したマイクロ・コンピュータ１０
を、データＤｘの流れに着目して示す。

同図に示すように、外部とのデータＤｘの授受はすべて
ＣＰＵ１を介して行われるようになっている。これＫよ
り適切なソフトウェアによる「鍵」を使用しない限り、
内蔵ソフトウェアを知ることができない構成とすること
が可能である。

第４図は、上記ＣＰＵＩのアドレス空間の状態の３つの
例をそれぞれメモリ・マツプによって示、す。同図に示
すように、上記ＥＥＰ−ＲＯＭ４による記憶領域Ｍ内に
は、ユーザ・プログラム領域Ｍ１とデータ領域Ｍ２の両
方が任意の割合でもって割り当てられるようになってい
る。

第５図は、上記ＣＰＵＩがＥＥＰ−ＲＯＭ４への書込制
御を行う場合の処理動作例をフローチャートによって示
す。

第２図において、ＣＰＵＩは、ユーザ・プログラム領域
Ｍ１に書き込まれたプログラムＩｘ２を１命令づつ読込
みながら、所定の処理動作を実行する（ステップＳ６）
。

ここで、その処理動作の過程にて要保存データＤｘをＥ
ＥＰ−ＲＯＭ４に書き込む必要が生じると（ステップ８
１　）、ＣＰＵＩは、コール命令によって、マスクＲＯ
Ｍ３に格納された標準プログラム領域Ｉｘｌ中の書込制
御プログラムの先頭アドレスにジャンプする（ステップ
８２）。そして。

七〇書込制御プログラムにしたがってＥＥＰ−ＲＯＭ４
の書込制御処理を実行する（ステップ８３）。

これＫより％ＥＥＰ−ＲＯＭ書込制御部７を介して、そ
のＥＥＰ−ＲＯＭ４への書き込みが行われる。この書き
込みが行われている間、ＥＥＰ−ＲＯＭ４はＣＰＵＩか
ら切り離される。

この後、書込みが完了すると、ＣＰＵ１は、たとえば書
込制御部７側から発せられるフラグあるいは割込み要求
に基づいて、書込の完了を判定する（ステップ８４）。

すると、ＣＰＵ１は、マスクＲＯＭ３からＥＥＰ−ｕｏ
ｍ４のプログラム領域ＭＩＫリターンし、ジャンプ時の
アドレスの次の番地からユーザ・プログラムの読込みを
再開する（ステップ８５）。そして、処理の終了あるい
は次のデータ書込要求が発生するまで、ＥＥＰ−ＲＯＭ
４のユーザ・プログラムを実行する（ステップ５６）。

以上のよう圧して、ユーザ・プログラム領域Ｍ１とデー
タ領域Ｍ２とを１つのＥＥＰ−ＲＯＭＪ内に置くことが
できるようになっている。これと、ともに、両頭域Ｍ１
とＭ２の大きさの割合を任意に選ぶことができるので、
ＥＥＰ−ＲＯＭ全体の記憶領域Ｍのサイズがそれほど大
きくなくとも、たとえば第４図に３つの例を示すように
、データ領域Ｍ２のサイズを小さくする代わりにプログ
ラム領域Ｍ１のサイズを大きくとったり、あるいはプロ
グラム領域Ｍ１のサイズを小さくする代わりにデータ領
域Ｍ２のサイズを大きくとったり、といったように記憶
領域Ｍを融通し合って効率良く利用することができる。

これによって、ユーザの多様な用途に対して即座に応じ
られ、かつデータＤｘを必要に応じてＥＥＰ−ＲＯＭ、
ｉに半永久的に保存させることができるという利点を保
持しつつ、そのハードウェア的な構成規模の縮小を可能
にし、かつハードウェア資源の利用効率を高められるよ
うにする。という目的が達成される。

ここで、ＥＥＰ−ＲＯＭＯ書込が完了されたときのユー
ザプログラムへのリターンは、実施例のように書込制御
部７から発せられるプラグあるいは割込み要求によらな
くてもよい。たとえば、ＣＰＵＩ内の適当な作業レジス
タが、ＥＥＰ−ＲＯＭへの書込動作の開始と同時に動作
開始されて。

その動作中に一定周期で更新される一種のカウンタもし
くはタイマとして利用され、かかる作業レジスタの内容
が所定値に達したときに上記リターン動作が実行される
ように構成されてもよい。つまり、ＣＰＵ１があらかじ
め見込まれる所定の書込所要時間を計時し、この計時が
完了した時点でＥＥＰ−ＲＯＭへの書込動作の完了をソ
フトウェア的にチェックする構成であってもよい。この
場合、書込時間の設定とその後のリターン動作の制御は
、タイマー回路のような専用回路によってハードウェア
的に行わせるようにしてもよい。

上記した例では、ユーザプログラムは、特に制限されな
いものの、外部からの制御によってＣＰＵ１を停止し、
外部から直接ＥＥＰ−ＲＯＭ４のユーザプログラム領域
Ｍ１に対して書込みを行う構成となっている。

このユーザプログラムの書込みは、マスクＲＯＭ３のプ
ログラムに従ってＣＰＵＩがＩ１０ユニット５を介して
外部よりプログラムを受信し、順次ＥＥＰ−ＲＯＭ４の
ユーザプログラム領域Ｍ１に対して書込む構成としても
よい。この例では。

内蔵ＥＥＰ−ＲＯＭ４に対して外部から直接アクセスす
る手段を持たないために、機密保護機能が強化され、Ｉ
Ｃカード内に内蔵されるシングルチップ型マイクロ・コ
ンピュータとしての適正を増大させることができる。

この場合、ユーザプログラム４に対する書込みが既に行
おれているか否かは、ＥＥＰ−ＲＯＭＪ内にフラグを有
してその状態で判定すればよい。

このフラグの状態に応じて、ＣＰＵＩのリセット後のス
タートアドレスを変更するよ５な構成にしてもよい。

また、書込可能なＲＯＭとしては、ＥＥＰ−ＲＯＭのよ
うな電気的に書込および消去可能なＲＯＭだけではなく
、紫外線消去型のＥＰ−ＲＯＭも利用できる。

上記の例では１％に制限はされないものの、書込みは書
込み制御回路７によって行われ、一定時間の書込みが行
われている。

ＥＰ−ＲＯＭの場合には、一般にＥＥＰ−ＲＯＭに比し
て書込み時間が長い。このために、上記のような書込み
時間一定の方法ではＩＣカードに内蔵した場合には応答
時間の増加を招いてしまう。

ここで、ＥＰ−ＲＯＭ素子のプロセスバラツキが大きい
ことにより、ワーストケースを考慮して書込み時間は設
定されるために多くの場合、書込み時間が必要以上に費
されてしまっている。

そこで、本発明者は書込み制御回路７に対してＣＰＵＩ
が起動をかけると共に更に、停止も可能とできる構成す
ることを考えた。即ち、書込み制御回路７内にフラグＰ
ＧＭを設け、このフラグＰＧＭをＣＰＵＩがセットする
と書込みが開始され、前記フラグをリセットすると書込
みが終了されるというものである。書込み時間は、例え
ば前記したようにソフトウェアによって計時されてもよ
いし、或はタイマ回路を内蔵しているものにあっては、
これを利用してもよい。

第９図は上記の場合のマスクＲＯＭａ内に格納されるべ
き書込み制御プログラムの一実施例を示すフローチャー
トである。

まず、ＣＰＵ１がＥＰ−ＲＯＭに対する書込みアドレス
・データを設定し、ＥＥＰ−ＲＯＭはこれらをラッチす
る（ステップ８１）。次にＣＰＵ１は特定レジスタＮの
内容をクリアしくステップ８２）、、上記レジスタＮに
＋１の加算を行った（ステップ８３）後にフラグＰＧＭ
をセットする（ステップＳ４）。所定の単位時間例えば
１ｍｓの計時を行い（ステップＳ５）、その後にフラグ
ＰＧＭをリセットしくステップ８６）単位時間の書込み
を終了する。

この後、正しく書込みが行われたか否かを判定する（ス
テップＳ７）。この判定は、ＢＰ−ＲＯＭの読出しを行
いこの読出された内容と書込みデータを比較する。特に
制限はされないが、この読出し時には前記ラッチされた
データを破壊しないように構成されている。この比較結
果が不一致であればＣＰＬＪＩは前記レジスタＮの値を
判定して（ステップＳ）、２４以下であれば上記ステッ
プＳ３に戻り再び単位時間の書込みを実行する。

上記単位時間の書込みが２５回行われても、即ちＮ−２
５となっても不一致の場合は不良と判定して（ステップ
５１２）終了する。

上記判定の結果が一致していれば、ＣＰＵ１はフラグＰ
ＧＭをセットしくステップＳ８）、更に３ｘＮｍｓの計
時を行った（ステップ８９）後に。

フラグＰＧＭをクリアして（ステップ５１０）終了する
。即ち、上記判定結果が一致するまでに要した時間Ｎｍ
ｓの３倍の時間による重ね書込みが行われる。

これ忙よって、素子特性にあった高速かつ確実な書込み
を実現することができ、書込み時間の短縮、更に応答時
間の短縮を図ることができる。

上記した方法によって、ユーザの多様な仕様要求及び多
様な用途に対して即座に応じられ、かつデータＤｘを必
要に応じてＥＰ−ＲＯＭに半永久的に保存させることが
できるという利点を有しつつ、そのハードウェア的な構
成規模の縮小を可能にし、かつハードウェア資源の利用
効率を高められるようにし、更に応答時間を短縮するこ
とができる。

、〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、ＥＥＰ−ＲＯＭ内蔵型のマイクロ・コンピュ
ータにあって、ユーザ・プログラム領域とデータ領域と
を１つのＥＥＰ−ＲＯＭ内に置くことができ、さらに各
領域の大きさの割合を任意に選ぶことができ、これによ
って、ユーザの多様な仕様要求及び多様な用途に対して
即座に応じられ、かつデータＤｘを必要に応じてＥＥＰ
−ＲＯＭに半永久的に保存させることができるという利
点を保持しつつ、そのハードウェア的な構成規模の縮小
を可能にし、かつハードウェア資源の利用効率を高める
ことができる、という効果が得られる。さらにＩＣＣカ
ード内向内蔵べきシングルチップ型マイクロコンピュー
タに適用する場合には、半導体チップのサイズ縮小によ
りカードの強度を強化できるという効果が得られる。

以上１本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、書込制御
プログラムをマスクＲＯＭ３あるいはＥＥＰ−ＲＯＭ４
に予め格納し、Ｅ’ＥＰ−ＲＯＭ４の書込動作を行うと
きに、七の格納された書込制御プログラムをＲＡＭ２へ
転送してＣＰｔＪｌに実行させるような構成でもよい。

また、ＩＣカード用シングルチップ凰マイクロ・コンピ
ュータに適用した場合について説明したが、それに限定
されるものではなく、たとえば、ボード型のマイクロ・
コンピュータなどにも適用できる。

少なくとも、ＥＥＰ−ＲＯＭにプログラムとデータの両
方を記憶させる条件のものには適用できる。

【図面の簡単な説明】

第１図はこの発明による技術が適用されたＥＥＰ−ＲＯ
Ｍ内蔵壓マイクロ・コンピュータの１１１部を示すブロ
ック図、 第２図は第１図に示したマイクロ・コンピュータの全体
的な構成例を示すブロック図。 第３図は第２図に示したマイクロ・コンビ為−タをデー
タの流れに着目して示すブロック図。 第４図は第２図に示したマイクロ・コンピュータ内ＣＰ
Ｕのアドレス空間の３つの状態を例示するアドレスマツ
プ、 第５図は第２図に示したマイクロ・コンピュータの動作
例を示すフローチャート。 第６図はこの発明に先立って検討されたＥＥＰ−ＲＯＭ
内蔵型マイクロｅコンビエータの構成を示すブロック図
。 第７図は第６図に示したマイクロ・コンビエータをデー
タの流れに着目して示すブロック図、第８図は第６図に
示したマイクロ・コンピュータ内ＣＰＵのアドレス空間
の状態を例示するアドレスマツプである、 第９図はＥＰ−ＲＯＭを内蔵した場合の書込み制御プロ
グラムを示すフローチャートである。 ＣＰＵ１・・・中央処理ユニット　ＲＡＭ２・・・ラン
ダム・アクセスーメそり、マスクＲＯＭ３・・・固定記
憶リード・オンリーメモリ、ＥＥＰ−ＲＯＭ４１．４２
・・・エレクトリカリ・エレーサプル・アンド・プログ
ラマブルＲＯＭ、ｌ１０５・・・入出カニニット。 代理人　弁理士　　小　川　勝　男 第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図 第　　６　　図 第　　７　　図 第　　８　　図

Claims (1)

1. 【特許請求の範囲】 １、電気的に書込可能なＲＯＭを備えたマイクロ・コン
   ピュータであって、プログラムとデータの両方が書込可
   能にされた電気的に書込可能なＲＯＭと、このＲＯＭに
   書込を行うための書込制御プログラムを格納する記憶装
   置とを備えるとともに、上記ＲＯＭと上記記憶装置が、
   中央処理ユニットのアドレス空間上にて、互いに異なる
   アドレス位置に配置されたことを特徴とするマイクロ・
   コンピュータ。 ２、上記書込制御プログラムを格納する記憶装置がマス
   クＲＯＭであることを特徴とする特許請求の範囲第１項
   記載のマイクロ・コンピュータ。 ３、上記書込制御プログラムを格納する記憶装置がＲＡ
   Ｍであることを特徴とする特許請求の範囲第１項または
   第２項記載のマイクロ・コンピュータ。