JP2003203063A - マイクロ・コンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 ＥＥＰ−ＲＯＭ内蔵型のマイクロ・コンピュ
ータにあって、ハードウェア的資源の有効利用をする。 【解決手段】 シングルチップ型マイクロ・コンピュー
タ１０であって、ＣＰＵ１と、上記ＣＰＵ１によって実
行されるユーザプログラムの格納領域と、データの格納
領域とを有するＥＥＰ−ＲＯＭ４と、上記ＥＥＰ−ＲＯ
Ｍ４に書込を行うための書込制御プログラムを格納する
領域を有するマスクＲＯＭ３と、入出力手段とを有し、
上記書込制御プログラムは、上記マイクロ・コンピュー
タ１０の外部からの制御によって上記ＣＰＵ１を停止し
て上記ＥＥＰ−ＲＯＭ４に書き込まれ、上記ユーザプロ
グラムは、上記ＣＰＵ１が上記書込制御プログラムによ
って上記ＥＥＰ−ＲＯＭ４にデータを書き込むための処
理に移行するための命令を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ・コン
ピュータ技術、さらにはＥＥＰ−ＲＯＭ（エレクトリカ
リ・エレーサブル・アンド・プログラマブル・リード・
オンリ・メモリ）のような電気的に書込または消去が可
能なＲＯＭを内蔵したシングルチップ型マイクロ・コン
ピュータに適用して有効な技術に関するもので、たとえ
ば、ＩＣカードに内蔵されるマイクロ・コンピュータに
利用して有効な技術に関するものである。

【０００２】

【従来の技術】最近、磁気カードなどに代わるものとし
て、いわゆるＩＣカードが注目されている。このＩＣカ
ードは、たとえば特公昭５６−１９６６５号公報などに
記載されているように、ＩＤ（識別コード）などのデー
タを記憶させたＰ−ＲＯＭ（紫外線消去型のプログラマ
ブル・ＲＯＭ）を内蔵することにより、たとえばキーの
代わりをなす識別カードとして機能させることができ
る。

【０００３】ここで、本発明者は、たとえば上述したご
ときＩＣカードに内蔵するのに適したＥＥＰ−ＲＯＭ内
蔵型のシングルチップ型マイクロ・コンピュータについ
て検討した。以下は、公知とされた技術ではないが、本
発明者によって検討された技術であり、その概要は次の
とおりである。

【０００４】図６は、本発明者によって検討されたマイ
クロ・コンピュータ１０の構成を示す。同図に示すマイ
クロ・コンピュータ１０はＥＥＰ−ＲＯＭ内蔵のシング
ルチップ型であって、ＣＰＵ（中央処理ユニット）１、
ＲＡＭ（ランダム・アクセス・メモリ）２、マスクＲＯ
Ｍ（固定記憶ＲＯＭ）３、ＥＥＰ−ＲＯＭ４１，４２、
Ｉ／Ｏ（入出力ユニット）５、周辺回路６、及びＥＥＰ
−ＲＯＭ書込制御回路７などを同一半導体チップ内に有
する。各部（１〜７）はアドレスバスＬＡ及びデータバ
スＬＤによって相互に接続されている。

【０００５】このシングルチップ型マイクロ・コンピュ
ータ１０は、たとえばＩＣカード内に内蔵されて使用さ
れる。そして、図７に示すように、外部とのデータＤｘ
の授受はすべてＣＰＵ１を介して行われるようになって
いる。図７は、図６に示したマイクロ・コンピュータ１
０をデータＤｘの流れに着目して示したものである。こ
のマイクロ・コンピュータ１０は適切なソフトウェアに
よる「鍵」を使用しない限り内蔵ソフトウェアを知るこ
とができない構成とすることができ、ＩＣカード内に内
蔵されるシングルチップ型マイクロ・コンピュータとし
ての適正を持たせている。

【０００６】ここで、ＥＥＰ−ＲＯＭ４１，４２は同等
のものが互いに独立して２つ設けられている。そして、
図８に示すように、一方のＥＥＰ−ＲＯＭ４１は、いわ
ゆるユーザ・プログラム領域（Ｍ１）として利用され
る。ここには、ユーザが任意に作成したプログラムが予
め書き込まれる。このプログラムの書込は外部からの制
御によってＣＰＵ１を停止し、外部から直接ＥＥＰ−Ｒ
ＯＭ４１に対して行われる。このようなＰ−ＲＯＭのプ
ログラム方法は、たとえば（株）日立製作所、昭和５９
年８月発行「日立マイクロコンピュータデータブック８
ビットシングルチップ」８２３〜８６５頁によって公知
である。これにより製造工程におけるマスクＲＯＭの書
換えが不要となり、ユーザの多様な応用に即座に応ずる
ことができる。さらに、ＥＥＰ−ＲＯＭ４１に対するプ
ログラムが行われた後、このＥＥＰ−ＲＯＭに対する再
書込あるいは読出しを禁止することを可能とする手段を
有する構成とすれば内蔵ソフトウェアの保護として効果
がある。他方のＥＥＰ−ＲＯＭ４２はデータ領域（Ｍ
２）として利用される。ここには、ＣＰＵ１によって管
理される入出力データのうち、保存を要するデータＤｘ
が必要に応じて随時に書き込まれる。このＥＥＰ−ＲＯ
Ｍ４２に対する書込はＣＰＵ１によって制御される書込
制御回路７を介して行われる。一般にＥＥＰ−ＲＯＭの
書込に要する時間はＣＰＵの平均的な命令実行時間に比
べ１０００倍程度であって、この書込期間、ＥＥＰ−Ｒ
ＯＭ４２はＣＰＵ１から電気的に切離され、ＥＥＰ−Ｒ
ＯＭ４２の読出し、書込ともに不可能となっている。

【０００７】他方、ＣＰＵ１は、プログラム格納用ＥＥ
Ｐ−ＲＯＭ４１に書き込まれたユーザ・プログラムＩｘ
２を１命令ずつ読込みながら、所定の処理動作を実行す
る。そして、その処理動作の過程にて要保存データＤｘ
をデータ格納用ＥＥＰ−ＲＯＭ４２に書き込む必要が生
じた場合には、ＥＥＰ−ＲＯＭ書込制御回路７を介し
て、そのＥＥＰ−ＲＯＭ４２への書込を行う。この処理
動作の実行に際しては、マスクＲＯＭ３に予め標準プロ
グラムＩｘ１として用意されているプログラム・ルーチ
ン（あるいはプログラム・モジュール）が適宜参照され
る。前記プログラム・ルーチンは、たとえばソフトウェ
アタイマや除算のプログラムであって、多くの用途ある
いは応用によって有用なプログラムが用意されている。
一般にマスクＲＯＭは同容量のＥＥＰ−ＲＯＭに比べて
小さい面積で実現可能である。このため、全てのプログ
ラムをＥＥＰ−ＲＯＭ４１に格納せずに前記ＲＯＭ３を
利用することで半導体チップ全体のサイズを縮小するこ
とが可能となっている。

【０００８】しかし、全体的な処理はＥＥＰ−ＲＯＭ４
１に書き込まれたユーザ・プログラムに従って行われ
る。

【０００９】図７において示されるようなＥＥＰ−ＲＯ
Ｍ書込制御回路７は、たとえば一方のＥＥＰ−ＲＯＭ４
１に書き込まれたプログラムに基づく制御を受けなが
ら、他方のＥＥＰ−ＲＯＭ４２への書込動作を行う。こ
の他方のＥＥＰ−ＲＯＭ４２は、書込が行われている
間、ＣＰＵ１から切り離される。

【００１０】以上のようにして、ユーザの多様な仕様要
求及び多様な用途に対して即座に応じられ、かつデータ
Ｄｘを必要に応じてＥＥＰ−ＲＯＭに半永久的に保存さ
せることが可能なマイクロ・コンピュータ１０が構成さ
れている。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題点があることが本発明者に
よって明らかとされた。

【００１２】すなわち、上述したマイクロ・コンピュー
タ１０では、ユーザ・プログラムＩｘ２を書き込むため
と要保存データＤｘを記憶するために、互いに独立した
２つのＥＥＰ−ＲＯＭ４１，４２が必要となる。ＥＥＰ
−ＲＯＭが１つだけでは、そのＥＥＰ−ＲＯＭに書込を
行っている間、そのＥＥＰ−ＲＯＭに対する読出しアク
セスができなくなって、ＣＰＵ１が実行すべき命令を読
み出せなくなってしまうからである。したがって、上述
したように、プログラムとデータとをそれぞれに独立し
た２つのＥＥＰ−ＲＯＭ４１，４２に格納させ、一方の
ＥＥＰ−ＲＯＭ４１から命令を読み出しながら、その読
み出した命令に基づいて他方のＥＥＰ−ＲＯＭ４２の書
込制御を実行するように構成しなければならなかった。

【００１３】しかし、そのためには、互いに独立した２
つのＥＥＰ−ＲＯＭ４１，４２が必要であり、しかも各
ＥＥＰ−ＲＯＭ４１，４２は、各方面のユーザからの種
々多様な仕様要求に対応できるようにするために、それ
ぞれに十分に大きな記憶領域Ｍ１，Ｍ２を用意できるも
のでなければならない。たとえば、データサイズは小さ
くてよいがプログラムサイズは大きく、あるいはプログ
ラムサイズは小さくてよいがデータサイズは大きく、と
いったような２通りの要求のいずれにも対応できるよう
にするためには、結局、２つのＥＥＰ−ＲＯＭ４１，４
２のそれぞれの記憶容量をどちらも大きくせざるを得な
い。さらに、２つのＥＥＰ−ＲＯＭ４１，４２の各記憶
容量を両方ともに大きくしても、そのどちらかは記憶容
量が大きく余って有効に利用されない、という無駄が生
じやすい。

【００１４】なお、ＥＥＰ−ＲＯＭ４１，４２のそれぞ
れは、メモリアレイとともにセンスアンプ、ドライバ回
路のようなデータ入出力のための回路やアドレスを選択
するための回路からなる周辺回路を持つ。それ故に、Ｅ
ＥＰ−ＲＯＭが複数個独立して形成された場合、センス
アンプ、ドライバなどの周辺回路がそれぞれのＥＥＰ−
ＲＯＭ内に設けられることになるので、多くの回路要素
が必要とされる。これに応じて、ＥＥＰ−ＲＯＭの全体
のサイズを大きくせざるを得なくなっている。

【００１５】そこで、本発明者は、ＥＥＰ−ＲＯＭ４１
に、ＥＥＰ−ＲＯＭ４２の制御のためのプログラムを格
納するとともにＥＥＰ−ＲＯＭ４２のプログラムによっ
て参照されるべきデータを格納し、またＥＥＰ−ＲＯＭ
４２に、ＥＥＰ−ＲＯＭ４１の制御のためのプログラム
とともにＥＥＰ−ＲＯＭ４１のプログラムによって参照
されるデータを格納することも検討した。このようにす
ると、ＥＥＰ−ＲＯＭ４１及び４２のそれぞれにおける
プログラム格納エリアとデータ格納エリアとを可変にす
ることが可能になる。この場合、前述のようなメモリエ
リアもしくはサイズに関する問題は幾分緩和される。し
かしながら、この場合であっても、各ＥＥＰ−ＲＯＭ４
１及び４２が互いに独立的なセンスアンプやデコーダ回
路のような周辺回路をそれぞれに持つので、ＥＥＰ−Ｒ
ＯＭ全体のサイズもしくは半導体チップ全体のサイズに
関しての不利益は十分に除去されない。

【００１６】以上のように、上述したマイクロ・コンピ
ュータでは、ユーザの多様な仕様要求及び多様な用途に
対して即座に応じられ、かつデータＤｘを必要に応じて
ＥＥＰ−ＲＯＭに半永久的に保存させることができると
いう利点を有するものの、それぞれに十分に大きな記憶
容量を持つ２つの独立したＥＥＰ−ＲＯＭ４１，４２が
必要であった。このため、そのハードウェア的な構成負
担が大きく、特に、シングルチップ型のものにあって
は、その半導体チップサイズがどうしても大きくなって
しまい、その割にハードウェア資源の利用効率が必ずし
もよくない、という問題点のあることが本発明者によっ
て始めて明らかとされた。特にＩＣカードに内蔵する場
合に半導体チップサイズの縮小はカード強度の向上のた
めに強い要求があり、上記の半導体チップはこれに反す
るものとなっている。

【００１７】本発明の目的は、上述したマイクロ・コン
ピュータの利点、すなわちユーザの多様な仕様要求及び
多様な用途に対して即座に応じられ、かつデータを必要
に応じてＥＥＰ−ＲＯＭに半永久的に保存させることが
できるという利点を保持しつつ、そのハードウェア的な
構成規模の縮小を可能にし、かつハードウェア資源の利
用効率を高められるようにする、という技術を提供する
ことにある。特に、ＣＰＵの処理速度より、書込または
消去の時間が長かったり、素子特性のバラツキの大きい
ＥＥＰ−ＲＯＭなどの電気的に書込（または消去）が可
能なＲＯＭを内蔵した場合のように、素子特性にあった
高速かつ確実な書込を実現することができ、書込時間の
短縮、さらに応答時間の短縮が図れるようにする技術を
提供するものである。

【００１８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１９】すなわち、本発明のマイクロ・コンピュー
タは、中央処理ユニット（ＣＰＵ）と、上記中央処理ユ
ニットによって実行されるユーザプログラムの格納領域
と、データの格納領域とを有する電気的に書込及び消去
可能なＲＯＭ（ＥＥＰ−ＲＯＭなど）と、上記電気的に
書込及び消去可能なＲＯＭに書込を行うための書込制御
プログラムを格納する領域を有する記憶手段（マスクＲ
ＯＭ、ＲＡＭなど）と、入出力手段（Ｉ／Ｏ）とを有
し、上記書込制御プログラムは、上記マイクロ・コンピ
ュータの外部からの制御によって上記中央処理ユニット
を停止して上記電気的に書込及び消去可能なＲＯＭに書
き込まれ、上記ユーザプログラムは、上記中央処理ユニ
ットが上記書込制御プログラムによって上記電気的に書
込及び消去可能なＲＯＭにデータを書き込むための処理
に移行するための命令を有しているものである。

【００２０】さらに、本発明の他のマイクロ・コンピュ
ータは、上記書込制御プログラムが、上記電気的に書込
及び消去可能なＲＯＭへのデータの書込処理が完了した
後に、上記中央処理ユニットが上記ユーザプログラムの
実行へと復帰するための命令を有している、またはフラ
グを有し、上記中央処理ユニットが、上記フラグに基づ
き、上記電気的に書込及び消去可能なＲＯＭへのデータ
の書込処理の完了を判定し、上記判定結果に基づき上記
中央処理ユニットが上記ユーザプログラムの実行へと復
帰する、あるいは上記記憶手段が、上記電気的に書込及
び消去可能なＲＯＭから上記書込制御プログラムの転送
を受けたＲＡＭに適用するものである。

【００２１】よって、前記マイクロ・コンピュータによ
れば、書込可能なＲＯＭにデータを書き込むのに際し、
そのときだけＣＰＵを別の記憶装置へジャンプさせて、
そこに予め格納された所定の書込制御プログラムを実行
させることにより、書込可能なＲＯＭへの書込動作中に
もＣＰＵに所定の書込制御処理を実行させることができ
る。これにより、ユーザ・プログラム領域とデータ領域
とを１つの書込可能なＲＯＭ内に置くことができ、さら
に各領域の大きさの割合を任意に選ぶことができる。こ
れによって、ユーザの多様な仕様要求に即座に応じら
れ、かつデータを必要に応じて上記ＲＯＭに半永久的に
保存させることができるという利点を保持しつつ、その
ハードウェア的な構成規模の縮小を可能にし、かつハー
ドウェア資源の利用効率を高められるようにする、とい
う目的が達成される。特に、制御プログラムによってフ
ラグを操作してＲＯＭの書込（または消去）を制御する
ことにより、素子特性にあった高速かつ確実な書込を実
現することができ、書込時間の短縮、さらに応答時間の
短縮を図ることができる。

【００２２】

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。なお、各図中、同一符号は
同一あるいは相当部分を示す。

【００２３】図１はこの発明による技術が適用されたマ
イクロ・コンピュータ１０の主要部における一実施の形
態を示す。

【００２４】同図にその主要部を示すマイクロ・コンピ
ュータ１０はシングルチップ型のものであって、ＣＰＵ
１とともに、ユーザ・プログラムＩｘ２と要保存データ
の両方が任意の割合で書き込まれるＥＥＰ−ＲＯＭ４を
備える。これとともに、そのＥＥＰ−ＲＯＭ４に書込を
行うための書込制御プログラムが標準プログラムＩｘ１
の一部として予め固定的に格納されたいわゆるマスクＲ
ＯＭ３を備える。

【００２５】マスクＲＯＭ３は、書込制御プログラムの
みを格納したものであってもよく、あるいはさらに前記
した標準プログラム・ルーチンを格納したものであって
もよい。ここで、書込制御プログラムはたとえば書込制
御回路７に対する起動のためのプログラムあるいは書込
の終了を検出するためのプログラムを含むようなもので
ある。さらに書込データが多量である場合にはＲＡＭ２
内の所定の領域に用意されたデータを順次ＥＥＰ−ＲＯ
Ｍ４に対して転送し、書込を行うものであってもよい。
さらに、そのＥＥＰ−ＲＯＭ４とマスクＲＯＭ３はそれ
ぞれ、上記ＣＰＵ１のアドレス空間上にて、互いに異な
るアドレス位置に配置されている。ここで、図１におけ
るスイッチは仮想的なものであって、ＣＰＵ１の実行プ
ログラムがＥＥＰ−ＲＯＭ４に対する書込時にはコール
命令によってマスクＲＯＭ３に移り、書込終了後リター
ン命令によってＥＥＰ−ＲＯＭ４に戻ることを示すもの
である。

【００２６】この場合、ＥＥＰ−ＲＯＭ４内には、その
ＥＥＰ−ＲＯＭ４への書込制御プログラムの代わりに、
マスクＲＯＭ３内の特定ルーチンへのコール命令が書き
込まれるようになっている。他方、マスクＲＯＭ３内に
は、ＥＥＰ−ＲＯＭ４のための書込制御プログラムとと
もに、この書込制御プログラムの最後にＥＥＰ−ＲＯＭ
４へのリターン命令が書き込まれるようになっている。

【００２７】図２は、図１に示したマイクロプロセッサ
１０の全体的な構成の一実施の形態を示す。

【００２８】同図に示すように、上記マイクロ・コンピ
ュータ１０には、上述した構成要素すなわちＣＰＵ１、
マスクＲＯＭ３、及びＥＥＰ−ＲＯＭ４の他に、ＣＰＵ
１の作業領域を提供するＲＡＭ２、外部に対してデータ
Ｄｘの受け渡しを行うＩ／Ｏ（入出力ユニット）５、周
辺回路６、及びＥＥＰ−ＲＯＭ書込制御回路７などが内
蔵されている。これらを内蔵することにより、たとえば
ＩＣカード内に内蔵されるシングルチップ型マイクロ・
コンピュータとしての適性を持たせられている。マイク
ロ・コンピュータ１０内の各部（１〜７）はアドレスバ
スＬＡ及びデータバスＬＤによって相互に接続されてい
る。各メモリや周辺回路に対する制御信号は省略されて
いる。

【００２９】図３は、図２に示したマイクロ・コンピュ
ータ１０を、データＤｘの流れに着目して示す。同図に
示すように、外部とのデータＤｘの授受は全てＣＰＵ１
を介して行われるようになっている。これにより適切な
ソフトウェアによる「鍵」を使用しない限り、内蔵ソフ
トウェアを知ることができない構成とすることが可能で
ある。

【００３０】図４は、上記ＣＰＵ１のアドレス空間の状
態の３つの例をそれぞれメモリ・マップによって示す。
同図に示すように、上記ＥＥＰ−ＲＯＭ４による記憶領
域Ｍ内には、ユーザ・プログラム領域Ｍ１と、データ領
域Ｍ２の両方が任意の割合でもって割り当てられるよう
になっている。

【００３１】図５は、上記ＣＰＵ１がＥＥＰ−ＲＯＭ４
への書込制御を行う場合の処理動作例をフローチャート
によって示す。

【００３２】図２において、ＣＰＵ１は、ユーザ・プロ
グラム領域Ｍ１に書き込まれたプログラムＩｘ２を１命
令ずつ読込みながら、所定の処理動作を実行する（ステ
ップＳ６）。

【００３３】ここで、その処理動作の過程にて要保存デ
ータＤｘをＥＥＰ−ＲＯＭ４に書き込む必要が生じると
（ステップＳ１）、ＣＰＵ１は、コール命令によって、
マスクＲＯＭ３に格納された標準プログラム領域Ｉｘ１
中の書込制御プログラムの先頭アドレスにジャンプする
（ステップＳ２）。そして、その書込制御プログラムに
したがってＥＥＰ−ＲＯＭ４の書込制御処理を実行する
（ステップＳ３）。これにより、ＥＥＰ−ＲＯＭ書込制
御回路７を介して、そのＥＥＰ−ＲＯＭ４への書込が行
われる。この書込が行われている間、ＥＥＰ−ＲＯＭ４
はＣＰＵ１から切り離される。

【００３４】この後、書込が完了すると、ＣＰＵ１は、
たとえば書込制御回路７側から発せられるフラグあるい
は割込要求に基づいて、書込の完了を判定する（ステッ
プＳ４）。すると、ＣＰＵ１は、マスクＲＯＭ３からＥ
ＥＰ−ＲＯＭ４のプログラム領域Ｍ１にリターンし、ジ
ャンプ時のアドレスの次の番地からユーザ・プログラム
の読込みを再開する（ステップＳ５）。そして、処理の
終了あるいは次のデータ書込要求が発生するまで、ＥＥ
Ｐ−ＲＯＭ４のユーザ・プログラムを実行する（ステッ
プＳ６）。

【００３５】以上のようにして、ユーザ・プログラム領
域Ｍ１とデータ領域Ｍ２とを１つのＥＥＰ−ＲＯＭ４内
に置くことができるようになっている。これとともに、
両領域Ｍ１とＭ２の大きさの割合を任意に選ぶことがで
きるので、ＥＥＰ−ＲＯＭ全体の記憶領域Ｍのサイズが
それほど大きくなくとも、たとえば図４に３つの例を示
すように、データ領域Ｍ２のサイズを小さくする代わり
にプログラム領域Ｍ１のサイズを大きくとったり、ある
いはプログラム領域Ｍ１のサイズを小さくする代わりに
データ領域Ｍ２のサイズを大きくとったり、といったよ
うに記憶領域Ｍを融通し合って効率良く利用することが
できる。

【００３６】これによって、ユーザの多様な用途に対し
て即座に応じられ、かつデータＤｘを必要に応じてＥＥ
Ｐ−ＲＯＭ４に半永久的に保存させることができるとい
う利点を保持しつつ、そのハードウェア的な構成規模の
縮小を可能にし、かつハードウェア資源の利用効率を高
められるようにする、という目的が達成される。

【００３７】ここで、ＥＥＰ−ＲＯＭの書込が完了され
たときのユーザ・プログラムへのリターンは、実施の形
態のように書込制御回路７から発せられるフラグあるい
は割込要求によらなくてもよい。たとえば、ＣＰＵ１内
の適当な作業レジスタが、ＥＥＰ−ＲＯＭへの書込動作
の開始と同時に動作開始されて、その動作中に一定周期
で更新される一種のカウンタもしくはタイマとして利用
され、かかる作業レジスタの内容が所定値に達したとき
に上記リターン動作が実行されるように構成されてもよ
い。つまり、ＣＰＵ１が予め見込まれる所定の書込所要
時間を計時し、この計時が完了した時点でＥＥＰ−ＲＯ
Ｍへの書込動作の完了をソフトウェア的にチェックする
構成であってもよい。この場合、書込時間の設定とその
後のリターン動作の制御は、タイマ回路のような専用回
路によってハードウェア的に行わせるようにしてもよ
い。

【００３８】上記した例では、ユーザ・プログラムは、
特に制限されないものの、外部からの制御によってＣＰ
Ｕ１を停止し、外部から直接ＥＥＰ−ＲＯＭ４のユーザ
・プログラム領域Ｍ１に対して書込を行う構成となって
いる。

【００３９】このユーザ・プログラムの書込は、マスク
ＲＯＭ３のプログラムに従ってＣＰＵ１がＩ／Ｏユニッ
ト５を介して外部よりプログラムを受信し、順次ＥＥＰ
−ＲＯＭ４のユーザ・プログラム領域Ｍ１に対して書き
込む構成としてもよい。この例では、内蔵ＥＥＰ−ＲＯ
Ｍ４に対して外部から直接アクセスする手段を持たない
ために、機密保護機能が強化され、ＩＣカード内に内蔵
されるシングルチップ型マイクロ・コンピュータとして
の適正を増大させることができる。

【００４０】この場合、ユーザ・プログラム４に対する
書込が既に行われているか否かは、ＥＥＰ−ＲＯＭ４内
にフラグを有してその状態で判定すればよい。このフラ
グの状態に応じて、ＣＰＵ１のリセット後のスタートア
ドレスを変更するような構成にしてもよい。

【００４１】また、書込可能なＲＯＭとしては、ＥＥＰ
−ＲＯＭのような電気的に書込及び消去可能なＲＯＭだ
けではなく、紫外線消去型のＥＰ−ＲＯＭも利用でき
る。

【００４２】上記の例では、特に制限はされないもの
の、書込は書込制御回路７によって行われ、一定時間の
書込が行われている。

【００４３】ＥＰ−ＲＯＭの場合には、一般にＥＥＰ−
ＲＯＭに比して書込時間が長い。このために、上記のよ
うな書込時間一定の方法ではＩＣカードに内蔵した場合
には応答時間の増加を招いてしまう。ここで、ＥＰ−Ｒ
ＯＭ素子のプロセスバラツキが大きいことにより、ワー
ストケースを考慮して書込時間は設定されるために多く
の場合、書込時間が必要以上に費やされてしまってい
る。

【００４４】そこで、本発明者は書込制御回路７に対し
てＣＰＵ１が起動をかけるとともにさらに、停止も可能
とできる構成とすることを考えた。すなわち、書込制御
回路７内にフラグＰＧＭを設け、このフラグＰＧＭをＣ
ＰＵ１がセットすると書込が開始され、前記フラグをリ
セットすると書込が終了されるというものである。書込
時間は、たとえば前記したようにソフトウェアによって
計時されてもよいし、あるいはタイマ回路を内蔵してい
るものにあっては、これを利用してもよい。

【００４５】図９は上記の場合のマスクＲＯＭ３内に格
納されるべき書込制御プログラムの一実施の形態を示す
フローチャートである。

【００４６】まず、ＣＰＵ１がＥＰ−ＲＯＭに対する書
込アドレス・データを設定し、ＥＰ−ＲＯＭはこれらを
ラッチする（ステップＳ１）。次にＣＰＵ１は特定レジ
スタＮの内容をクリアし（ステップＳ２）、上記レジス
タＮに＋１の加算を行った（ステップＳ３）後に、フラ
グＰＧＭをセットする（ステップＳ４）。所定の単位時
間たとえば１ｍｓの計時を行い（ステップＳ５）、その
後にフラグＰＧＭをリセットし（ステップＳ６）、単位
時間の書込を終了する。

【００４７】この後、正しく書込が行われたか否かを判
定する（ステップＳ７）。この判定は、ＥＰ−ＲＯＭの
読出しを行い、この読出された内容と書込データを比較
する。特に制限はされないが、この読出し時には前記ラ
ッチされたデータを破壊しないように構成されている。
この比較結果が不一致であればＣＰＵ１は前記レジスタ
Ｎの値を判定して（ステップＳ１１）、２４以下であれ
ば上記ステップＳ３に戻り再び単位時間の書込を実行す
る。上記単位時間の書込が２５回行われても、すなわち
Ｎ＝２５となっても不一致の場合は不良と判定して（ス
テップＳ１２）終了する。

【００４８】上記判定の結果が一致していれば、ＣＰＵ
１はフラグＰＧＭをセットし（ステップＳ８）、さらに
３×Ｎｍｓの計時を行った（ステップＳ９）後に、フラ
グＰＧＭをクリアして（ステップＳ１０）終了する。す
なわち、上記判定結果が一致するまでに要した時間Ｎｍ
ｓの３倍の時間による重ね書込が行われる。

【００４９】これによって、素子特性にあった高速かつ
確実な書込を実現することができ、書込時間の短縮、さ
らに応答時間の短縮を図ることができる。

【００５０】上記した方法によって、ユーザの多様な仕
様要求及び多様な用途に対して即座に応じられ、かつデ
ータＤｘを必要に応じてＥＰ−ＲＯＭに半永久的に保存
させることができるという利点を有しつつ、そのハード
ウェア的な構成規模の縮小を可能にし、かつハードウェ
ア資源の利用効率を高められるようにし、さらに応答時
間を短縮することができる。

【００５１】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は上記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
たとえば、書込制御プログラムをマスクＲＯＭ３あるい
はＥＥＰ−ＲＯＭ４に予め格納し、ＥＥＰ−ＲＯＭ４の
書込動作を行うときに、その格納された書込制御プログ
ラムをＲＡＭ２へ転送してＣＰＵ１に実行させるような
構成でもよい。

【００５２】また、ＩＣカード用シングルチップ型マイ
クロ・コンピュータに適用した場合について説明した
が、それに限定されるものではなく、たとえば、ボード
型のマイクロ・コンピュータなどにも適用できる。

【００５３】少なくとも、ＥＥＰ−ＲＯＭにプログラム
とデータの両方を記憶させる条件のものには適用でき
る。

【００５４】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００５５】すなわち、ＥＥＰ−ＲＯＭ内蔵型のマイク
ロ・コンピュータにあって、ハードウェア的資源の有効
利用をすることができる。

【図面の簡単な説明】

【図１】この発明による技術が適用されたＥＥＰ−ＲＯ
Ｍ内蔵型マイクロ・コンピュータの主要部を示すブロッ
ク図である。

【図２】図１に示したマイクロ・コンピュータの全体的
な構成を示すブロック図である。

【図３】図２に示したマイクロ・コンピュータをデータ
の流れに着目して示すブロック図である。

【図４】図２に示したマイクロ・コンピュータ内ＣＰＵ
のアドレス空間の３つの状態を例示するアドレスマップ
である。

【図５】図２に示したマイクロ・コンピュータの動作例
を示すフローチャートである。

【図６】この発明に先立って検討されたＥＥＰ−ＲＯＭ
内蔵型マイクロ・コンピュータの構成を示すブロック図
である。

【図７】図６に示したマイクロ・コンピュータをデータ
の流れに着目して示すブロック図である。

【図８】図６に示したマイクロ・コンピュータ内ＣＰＵ
のアドレス空間の状態を例示するアドレスマップであ
る。

【図９】ＥＰ−ＲＯＭを内蔵した場合の書込制御プログ
ラムを示すフローチャートである。

【符号の説明】

１ ＣＰＵ ２ ＲＡＭ ３ マスクＲＯＭ ４，４１，４２ ＥＥＰ−ＲＯＭ ５ Ｉ／Ｏ ６ 周辺回路 ７ 書込制御回路 １０ マイクロ・コンピュータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 中央処理ユニットと、 上記中央処理ユニットによって実行されるユーザプログ
   ラムの格納領域と、データの格納領域とを有する電気的
   に書込及び消去可能なＲＯＭと、 上記電気的に書込及び消去可能なＲＯＭに書込を行うた
   めの書込制御プログラムを格納する領域を有する記憶手
   段と、 入出力手段とを有するマイクロ・コンピュータであっ
   て、 上記書込制御プログラムは、上記マイクロ・コンピュー
   タの外部からの制御によって上記中央処理ユニットを停
   止して上記電気的に書込及び消去可能なＲＯＭに書き込
   まれ、 上記ユーザプログラムは、上記中央処理ユニットが上記
   書込制御プログラムによって上記電気的に書込及び消去
   可能なＲＯＭにデータを書き込むための処理に移行する
   ための命令を有していることを特徴とするマイクロ・コ
   ンピュータ。
2. 【請求項２】 中央処理ユニットと、 上記中央処理ユニットによって実行されるユーザプログ
   ラムの格納領域と、データの格納領域とを有する電気的
   に書込及び消去可能なＲＯＭと、 上記電気的に書込及び消去可能なＲＯＭに書込を行うた
   めの書込制御プログラムを格納する領域を有する記憶手
   段と、 入出力手段とを有するマイクロ・コンピュータであっ
   て、 上記書込制御プログラムは、上記マイクロ・コンピュー
   タの外部からの制御によって上記中央処理ユニットを停
   止して上記電気的に書込及び消去可能なＲＯＭに書き込
   まれ、 上記ユーザプログラムは、上記中央処理ユニットが上記
   書込制御プログラムによって上記電気的に書込及び消去
   可能なＲＯＭにデータを書き込むための処理に移行する
   ための命令を有しており、 上記書込制御プログラムは、上記電気的に書込及び消去
   可能なＲＯＭへのデータの書込処理が完了した後に、上
   記中央処理ユニットが上記ユーザプログラムの実行へと
   復帰するための命令を有していることを特徴とするマイ
   クロ・コンピュータ。
3. 【請求項３】 中央処理ユニットと、 上記中央処理ユニットによって実行されるユーザプログ
   ラムの格納領域と、データの格納領域とを有する電気的
   に書込及び消去可能なＲＯＭと、 上記電気的に書込及び消去可能なＲＯＭに書込を行うた
   めの書込制御プログラムを格納する領域を有する記憶手
   段と、 入出力手段と、 フラグとを有するマイクロ・コンピュータであって、 上記書込制御プログラムは、上記マイクロ・コンピュー
   タの外部からの制御によって上記中央処理ユニットを停
   止して上記電気的に書込及び消去可能なＲＯＭに書き込
   まれ、 上記ユーザプログラムは、上記中央処理ユニットが上記
   書込制御プログラムによって上記電気的に書込及び消去
   可能なＲＯＭにデータを書き込むための処理に移行する
   ための命令を有しており、 上記中央処理ユニットは、上記フラグに基づき、上記電
   気的に書込及び消去可能なＲＯＭへのデータの書込処理
   の完了を判定し、上記判定結果に基づき上記中央処理ユ
   ニットが上記ユーザプログラムの実行へと復帰すること
   を特徴とするマイクロ・コンピュータ。
4. 【請求項４】 中央処理ユニットと、 上記中央処理ユニットによって実行されるユーザプログ
   ラムの格納領域と、データの格納領域とを有する電気的
   に書込及び消去可能なＲＯＭと、 上記電気的に書込及び消去可能なＲＯＭに書込を行うた
   めの書込制御プログラムを格納する領域を有する記憶手
   段と、 入出力手段とを有するマイクロ・コンピュータであっ
   て、 上記書込制御プログラムは、上記マイクロ・コンピュー
   タの外部からの制御によって上記中央処理ユニットを停
   止して上記電気的に書込及び消去可能なＲＯＭに書き込
   まれ、 上記ユーザプログラムは、上記中央処理ユニットが上記
   書込制御プログラムによって上記電気的に書込及び消去
   可能なＲＯＭにデータを書き込むための処理に移行する
   ための命令を有しており、 上記記憶手段は、上記電気的に書込及び消去可能なＲＯ
   Ｍから上記書込制御プログラムの転送を受けたＲＡＭで
   あることを特徴とするマイクロ・コンピュータ。