JPH0381185B2 - - Google Patents

Info

Publication number
JPH0381185B2
JPH0381185B2 JP57210963A JP21096382A JPH0381185B2 JP H0381185 B2 JPH0381185 B2 JP H0381185B2 JP 57210963 A JP57210963 A JP 57210963A JP 21096382 A JP21096382 A JP 21096382A JP H0381185 B2 JPH0381185 B2 JP H0381185B2
Authority
JP
Japan
Prior art keywords
program
address
memory
eprom
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57210963A
Other languages
English (en)
Other versions
JPS59100962A (ja
Inventor
Yukihiro Nishiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57210963A priority Critical patent/JPS59100962A/ja
Publication of JPS59100962A publication Critical patent/JPS59100962A/ja
Publication of JPH0381185B2 publication Critical patent/JPH0381185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は、電気的再書込み可能な不揮発性記憶
素子で構成された読出し専用メモリ(この読出し
専用メモリにはEPROMとEEPROMが知られて
いるが、以下総称してEPROMという。)を内蔵
したマイクロコンピユータ(以下“マイコン”と
いう。)に関する。
(従来技術) 単一半導体基板上に演算装置、記憶装置、入出
力装置等のコンピユータ構成要素およびその他の
機能を内蔵した1チツプマイコンにおいて、内蔵
ROMは製造工程で所定のプログラムコードを指
定するマスクROMで構成される。しかし、マス
クROMに記憶させるプログラムを開発する場合
は、そのプログラムのデバグを何回も繰返しプロ
グラムの内容を書き換える必要がある。また、プ
ログラムが完成した場合にでも、プログラムコー
ドを指定する前に、1チツプマイコンを応用シス
テムに実装した場合と同じ状態で動作させ、開発
したプログラムに誤りがないかどうか確かめるこ
とが必要である。そこで、このような目的に対応
するために、マスクROMの代りに書換え可能な
EPROMを内蔵し、他の機能は全く同一の1チツ
プマイコン(以下“EPROMバージヨン”とい
う。)が必要となる。したがつて1チツプマイコ
ンのEPROMバージヨンではプログラムを
EPROMに記憶させて動作させることにより、そ
のプログラムを1チツプマイコンのマスクROM
に記憶させて1チツプマイコンを動作させた場合
と同様な動作を確認すること(以上のような同一
の動作をさせることを“エミユレーシヨン”とい
う。)ができるため、1チツプマイコンのプログ
ラム開発には有用な製品である。
また、1チツプマイコンは、多数の応用分野に
使用できるように各機能は汎用性を考えて設計さ
れているが、特別な応用分野では、特殊な機能が
必要になることがある。一般には不要な特殊な機
能は、その特別な応用分野にだけ必要となるの
で、応用分野ごとに異つているマスクROMの内
容と同一レベルで考えることができる。つまり、
マスクROMのプログラムコードを指定する場合
に、マスクROMとは別に特殊機能を選択する方
法が考えられる。(以上のように製造工程で機能
を選択することを“マスクオプシヨン機能”とい
う。)したがつて、マスクオプシヨン機能の方式
は、あらかじめ特殊機能を用意しておいて、その
機能の選択をプログラムコードの指定と同じ製造
工程で行なう方法であるので、特殊機能を選択す
るモードレジスタや外部端子は全く不要である。
したがつて、マスクオプシヨン機能はマイコンの
汎用性をさらに高めるためには最も容易で有効な
方法である。
また、マスクオプシヨン機能を備えた1チツプ
マイコンもエミユレーシヨンのためのEPROMバ
ージヨンが必要である。
しかし、EPROMバージヨンのマイコンでは、
マスクROMの場合のようにプログラムコードを
指定する製造工程はないので、製造工程で機能を
選択することができない。
従つて、マスクオプシヨン機能を備えた1チツ
プマイコンのEPROMバージヨンに対応するため
には、マスクオプシヨンにより選択可能な機能を
個々に1機能ずつ備えたEPROMバージヨンのマ
イコンを全機能の種類数だけ用意して、各機能の
選択に対応していかなければならないという欠点
がある。
さらに、マイコン等の集積回路の製品は大量生
産によつて製品コストを低くすることができるの
であるが、多種類のEPROMバージヨンを用意す
るためには多品種少量生産となり、製品コストが
高くならざるを得ないという大きな欠点がある。
(発明の目的) 本発明の目的は、マスクオプシヨン機能をもつ
たマイコンのEPROMバージヨンを、1種の
EPROMを内蔵したマイコンでエミユレーシヨン
することにより、多種のEPROMバージヨンを用
意する必要をなくすと共にEPROMバージヨンの
製品コストを低くすることのできる大量生産に適
したマイクロコンピユータを提供することにあ
る。
(発明の構成) 本発明によるマイクロコンピユータは、電気的
書込み可能な不揮発性記憶素子で構成された読出
し専用メモリと、電気的書込み可能な不揮発性記
憶素子で構成され前記読出し専用メモリが配置さ
れた番地とは重複しない番地に配置された機能選
択メモリと、プログラムモードか通常動作モード
かを指定する手段と、前記プログラムモードが指
定されているときに前記読出し専用メモリにプロ
グラムを書き込むと共に前記機能選択メモリに機
能選択情報を書き込むプログラム制御回路と、前
記通常動作モードが指定されているときに前記機
能選択メモリへのアクセスを禁止する手段と、前
記通常動作モードが指定されているときに前記読
出し専用メモリをアクセスし前記読出し専用メモ
リから読み出されたプログラムを実行する実行処
理手段とを備え、前記機能選択メモリに書き込ま
れた機能選択情報によつて前記実行処理手段が前
記通常動作モードにおいて実行する機能を選択指
定することを特徴とする。
(実施例の説明) 以下、本発明の実施例について図面を参照し詳
細に説明する。
第1図は、EPROMを内蔵したマイコンにおけ
る本発明の一実施例でEPROMにデータを書込む
制御回路のブロツク図である。1は2048×8ビツ
トのEPROMで0〜2047番地に配置されており、
このマイコンの制御プログラムを記憶する。2は
8ビツト×1の電気的再書込み可能な不揮発性記
憶素子で構成された選択装置で2048番地に配置さ
れており、マイコンに内蔵されている機能の動作
選択を行なう。8はハイレベルを入力することに
より、EPROM1と選択装置2にデータを書込む
モード(“プログラムモード”)を設定するプログ
ラムモード端子(PMD)で、アドレスデコーダ
3およびプログラム制御回路4を制御している。
3は0〜2048番地が指定できるアドレスデコーダ
である。マイコンの動作中は、内蔵のプログラム
カウンタ(図示せず)の内容10からは0〜2047
番地のアドレスが出力されるのでそのアドレスに
従つてアドレスデコーダ3はEPROM1の番地を
指定するが、プログラムモードでは外部から指定
される0〜2048番地の外部アドレス入力5に従つ
てアドレスデコーダ3はEPROM1と選択装置2
の番地を指定する。9は、マイコンが備えている
機能の動作を指定する動作指定装置で選択装置2
の内容によつて制御される。4はプログラム制御
回路で、外部から入力するデータ6をプログラム
パルス入力端子(PWR)7がロウレベルのタイ
ミングにEPROM1または選択装置2のアドレス
デコーダ3によつて指定されている番地に書込む
動作を行なう。
次に、第2図に示す書込みタイミング図を参照
して本実施の動作を説明する。
プログラムモード端子8がロウレベルの間は、
マイコンはEPROM1に記憶されている命令によ
つて制御され動作している。プログラムカウンタ
は0〜2047番地のアドレスしか出力しないため、
プログラムカウンタの内容10はEPROM1のア
ドレス範囲であり、アドレスデコーダ3により指
定されたEPROM1の番地に記憶されている命令
が命令レジスタに転送されてマイコンを制御して
いる。しかし、選択装置2は2048番地のため、プ
ログラムカウンタの内容10によつては指定され
ない。
プログラムモード端子8がハイレベルとなると
アドレスデコーダ3の入力は外部アドレス入力5
となり、外部から入力されるアドレスにより
EPROM1の番地が指定される。外部からは2048
番地のアドレスも指定することができるようにア
ドレス入力線がもうけられている。また、プログ
ラム制御回路4も動作可能になり、外部データ6
の内容がプログラムパルス端子8のロウレベルの
間にEPROM1と選択装置2に書込まれる。
次に、EPROM1及び選択装置2へのデータの
書込み動作を第2図に示すタイムチヤートを参照
して説明する。
今、外部から1024番地が入力され(第2図に
ABで示す。)16進の69Hの書込みデータが入力さ
れた(第2図にDBで示す。)場合を考える。す
ると、アドレスデコーダ3の1024番地に相当する
アドレス線が付勢され、EPROM1の1024番地が
選択される。書込みデータとして69Hが与えられ
ており、プログラムパルス端子7へのロウレベル
入力(第2図にPWRで示す。)で69HがEPROM
1へ書込まれる。次に、外部から2048番地が入力
され、16進のデータ96Hが入力された場合は、ア
ドレスデコーダ3より2048番地に相当するアドレ
ス線が付勢され、選択装置2が指定される。する
と、プログラムパルス端子7へのロウレベル入力
により選択装置2へ96Hが書込まれる。従つて、
選択装置2にプログラムされた96Hの内容に従つ
て動作指定装置9が制御され、マイコンは選択装
置2の内容に従つた所定の動作を実行するように
なる。
従つて、本発明の一実施例ではプログラムカウ
ンタの内容によつてアドレス指定される0〜2047
のEPROM1の番地以外に、プログラムモードに
おいて外部アドレス入力5によつてのみアドレス
指定される2048番地に選択装置2をもうけ、2048
番地の選択装置2の内容を制御プログラムの記憶
用とは異なるマイコンの機能の動作の指定に用い
ている。
以上のように本実施例によれば、EPROMを内
蔵するマイコンにおいて、制御プログラムを記憶
するEPROM1とは別に、EPROM1にデータを
書込むモードにおいてのみ書込み可能な電気的再
書込み可能な不揮発性記憶素子で構成された選択
装置2をもうけて、制御プログラムとは違う1チ
ツプマイコンのマスクオプシヨン機能の選択等の
マイコンの機能の動作指定等を行なうことによ
り、マスクオプシヨン機能をもつた1チツプマイ
コンのEPROMバージヨンを提供することができ
る。
また、1種のEPROMバージヨンを用意するだ
けであるので、大量生産に都合よくなり製品コス
トを下げることができる。
なお、本発明の一実施例では選択装置2を2048
番地に配置したが、EPROMと重複しない番地の
どこに配置しても本発明の効果は変わらない。ま
た、本発明の一実施例ではマイコンの外部にアド
レス拡張を考えなかつたが、外部アドレス拡張を
した場合でも同様で、もしも外部拡張番地と選択
装置2の番地が重なつた場合でも、プログラムモ
ードのときだけ選択装置2がアドレス指定され、
プログラムモード以外では、外部拡張番地がアド
レス指定されるように構成すればよい。
(発明の効果) 以上詳細に説明したとおり、本発明によると制
御プログラムを記憶するEPROMとは別に、
EPROMにデータを書込むモードにおいてのみ書
込み可能な不揮発性記憶素子で構成された選択装
置をもうけて制御プログラムとは違う1チツプマ
イコンのオプシヨン機能の選択等のマイコンの機
能の動作指定を行うことができるので、従来のよ
うに、マスクオプシヨンにより選択可能な機能を
1機能ずつ備えたEPROMバージヨンのマイコン
を全機能の種類数だけ用意する必要はなく1種の
EPROMを内蔵したマイコンでエミユレーシヨン
できるという大きな効果が得られる。さらに本発
明のマイコンは大量生産できるので製品のコスト
を低減できるという効果がある。
【図面の簡単な説明】
第1図及び第2図はそれぞれ本発明の一実施例
を示すブロツク図及びタイムチヤート図である。 1……EPROM、2……選択装置、3……アド
レスデコーダ、4……プログラム制御回路、5…
…外部アドレス入力、6……外部データ入力、7
……プログラムパルス端子、8……プログラムモ
ード端子、9……動作指定装置、10……プログ
ラムカウンタの内容。

Claims (1)

    【特許請求の範囲】
  1. 1 電気的書込み可能な不揮発性記憶素子で構成
    された読出し専用メモリと、電気的書込み可能な
    不揮発性記憶素子で構成され前記読出し専用メモ
    リが配置された番地とは重複しない番地に配置さ
    れた機能選択メモリと、プログラムモードか通常
    動作モードかを指定する手段と、前記プログラム
    モードが指定されているときに前記読出し専用メ
    モリにプログラムを書き込むと共に前記機能選択
    メモリに機能選択情報を書き込むプログラム制御
    回路と、前記通常動作モードが指定されていると
    きに前記機能選択メモリへのアクセスを禁止する
    手段と、前記通常動作モードが指定されていると
    きに前記読出し専用メモリをアクセスし前記読出
    し専用メモリから読み出されたプログラムを実行
    する実行処理手段とを備え、前記機能選択メモリ
    に書き込まれた前記機能選択情報によつて前記実
    行処理手段が前記通常動作モードにおいて実行す
    る機能を選択指定することを特徴とするマイクロ
    コンピユータ。
JP57210963A 1982-12-01 1982-12-01 マイクロコンピユ−タ Granted JPS59100962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57210963A JPS59100962A (ja) 1982-12-01 1982-12-01 マイクロコンピユ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57210963A JPS59100962A (ja) 1982-12-01 1982-12-01 マイクロコンピユ−タ

Publications (2)

Publication Number Publication Date
JPS59100962A JPS59100962A (ja) 1984-06-11
JPH0381185B2 true JPH0381185B2 (ja) 1991-12-27

Family

ID=16598008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57210963A Granted JPS59100962A (ja) 1982-12-01 1982-12-01 マイクロコンピユ−タ

Country Status (1)

Country Link
JP (1) JPS59100962A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101899U (ja) * 1984-12-12 1986-06-28
JPS61168066A (ja) * 1985-01-21 1986-07-29 Sumitomo Electric Ind Ltd マイクロコンピユ−タ
JPS63108444A (ja) * 1986-10-27 1988-05-13 Matsushita Electric Works Ltd メモリ−装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178552A (en) * 1981-04-13 1982-11-02 Texas Instruments Inc Microprocessor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178552A (en) * 1981-04-13 1982-11-02 Texas Instruments Inc Microprocessor device

Also Published As

Publication number Publication date
JPS59100962A (ja) 1984-06-11

Similar Documents

Publication Publication Date Title
US6904400B1 (en) Flash EEPROM memory emulator of non-flash EEPROM device and corresponding method
EP0167572A1 (en) DATA PROCESSING SYSTEM INCLUDING A MEMORY HIERARCHY.
JP2004118826A (ja) フラッシュメモリを用いてブーティングされるシステム装置及びそのブーティング方法
JPH06325185A (ja) マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路
US7680976B2 (en) Method and apparatus for emulating rewritable memory with non-rewritable memory in an MCU
US5752066A (en) Data processing system utilizing progammable microprogram memory controller
KR100223844B1 (ko) 옵션 자동 설정 회로
JPH0381185B2 (ja)
KR100310486B1 (ko) 마이크로컴퓨터
EP0755538A4 (en) APPARATUS AND METHOD FOR UPDATING INFORMATION IN A MICROPROGRAMMABLE MEMORY
EP0870237A1 (en) Processing system and method for reading and restoring information in a ram configuration
KR920010469A (ko) 싱글칩 마이크로컴퓨터 및 다기능메모리
JPH11184724A (ja) インサーキットエミュレータ及び半導体集積回路
KR20000033437A (ko) 부트스트랩로더 기능 구현 장치
EP0714060B1 (en) One chip microcomputer with built-in non-volatile memory
JP2581057B2 (ja) 評価用マイクロコンピユ−タ
JP2581214B2 (ja) 論理シミュレータ
JP2731618B2 (ja) エミュレータ
JPS63156231A (ja) リ−ドオンリ−メモリ内命令の変更方法
JP2604203B2 (ja) ワンチップデジタル信号処理装置のデバック装置
JP2001075798A (ja) 情報処理装置
JPH08147259A (ja) 1チップマイクロコンピュータ
JPH0789439B2 (ja) 半導体集積回路装置
JPH0991267A (ja) 不揮発性メモリのデータ書き込み装置
JPH01124041A (ja) 情報処理装置