JPH02113486A - データ入出力制御装置 - Google Patents
データ入出力制御装置Info
- Publication number
- JPH02113486A JPH02113486A JP63266334A JP26633488A JPH02113486A JP H02113486 A JPH02113486 A JP H02113486A JP 63266334 A JP63266334 A JP 63266334A JP 26633488 A JP26633488 A JP 26633488A JP H02113486 A JPH02113486 A JP H02113486A
- Authority
- JP
- Japan
- Prior art keywords
- output
- bits
- data
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、不揮発性メモリ（ＦＲＯＭ）のデータが８で
割り切れないビット構成を持つデータの入出力回路に関
するものである。
割り切れないビット構成を持つデータの入出力回路に関
するものである。
従来の技術
近年、１０ビツト構成など８で割り切れないビット構成
のデータを持つ不揮発性メモリが開発されている。以下
に従来の８で割り切れないビット構成、例えば１０ビツ
ト構成のデータを持つ不揮発性メモリへの書込み、読出
しについて説明する。
のデータを持つ不揮発性メモリが開発されている。以下
に従来の８で割り切れないビット構成、例えば１０ビツ
ト構成のデータを持つ不揮発性メモリへの書込み、読出
しについて説明する。
第２図に従来の１０ビット構成ＦＲＯＭへのデータ入出
力系構成図を示す。１は１０ビツト構成のデータ入出力
を持つＦＲＯＭであり、データ出力用センスアンプ２に
接続する。このセンスアンプ２を８ビット入出力切替え
信号入力端子５を有する８ビット入出力切替え回路３に
接続する。この入出力切替え回路３をデータ入出力回路
４に接続し、続いて出力データ制御信号入力端子７を有
する出力データ制御回路６に接続する。８ビット入出力
切替え回路３へ入力される８ビット切替え信号により、
Ｄｏ−Ｄ７とＤ８〜Ｄ９との入出力が切替わる。
力系構成図を示す。１は１０ビツト構成のデータ入出力
を持つＦＲＯＭであり、データ出力用センスアンプ２に
接続する。このセンスアンプ２を８ビット入出力切替え
信号入力端子５を有する８ビット入出力切替え回路３に
接続する。この入出力切替え回路３をデータ入出力回路
４に接続し、続いて出力データ制御信号入力端子７を有
する出力データ制御回路６に接続する。８ビット入出力
切替え回路３へ入力される８ビット切替え信号により、
Ｄｏ−Ｄ７とＤ８〜Ｄ９との入出力が切替わる。
８で割り切れないビット構成、例えばｌＯビット構成の
データを持つＦＲＯＭＩにＦＲＯＭライタからデータを
書込む時、８ビット入出力切替え回路３によって８ビツ
トと２ビツトに分割して書込み、読出しが行われる。こ
の時、分割された２ビットのみの書込み、読出しを行う
場合、残りの６ビツトが問題になる。そこで、出力デー
タ制御回路６に出力データ制御信号入力端子７より入力
された制御信号によって、ブランクチエツク（ＦＲＯＭ
全０Ｍト“ｌ”のチエツク）の時は“１”をデータ出力
、ブランクチエツク以外の時は“０”をデータ出力する
ようになっている。
データを持つＦＲＯＭＩにＦＲＯＭライタからデータを
書込む時、８ビット入出力切替え回路３によって８ビツ
トと２ビツトに分割して書込み、読出しが行われる。こ
の時、分割された２ビットのみの書込み、読出しを行う
場合、残りの６ビツトが問題になる。そこで、出力デー
タ制御回路６に出力データ制御信号入力端子７より入力
された制御信号によって、ブランクチエツク（ＦＲＯＭ
全０Ｍト“ｌ”のチエツク）の時は“１”をデータ出力
、ブランクチエツク以外の時は“０”をデータ出力する
ようになっている。
発明が解決しようとする課題
しかし、上記のような構成では、出力データ制御回路に
出力データ制御信号入力端子が必要であるために、半導
体装置として一端子、入力用端子が余分に必要であると
いう問題点を有していた。
出力データ制御信号入力端子が必要であるために、半導
体装置として一端子、入力用端子が余分に必要であると
いう問題点を有していた。
また、半導体装置外部から出力データ制御信号を入力す
るために、ＦＲＯＭライタがブランクチエツク状態であ
るのか否かを認識して、制御信号を入力しなければなら
ないという問題点を有していた。本発明は、これらの問
題点を解決するものであり、余分な入力端子を無＜ＬＰ
ＲＯＭライタがブランクチエツク状態であるかないかを
自動的に認識することを目的とする。
るために、ＦＲＯＭライタがブランクチエツク状態であ
るのか否かを認識して、制御信号を入力しなければなら
ないという問題点を有していた。本発明は、これらの問
題点を解決するものであり、余分な入力端子を無＜ＬＰ
ＲＯＭライタがブランクチエツク状態であるかないかを
自動的に認識することを目的とする。
課題を解決するための手段
本発明は、上記問題点を解消すべく不揮発性メモリのデ
ータ入出力回路に、プログラム状態を認識するための不
揮発性メモリ（以下、プログラム認識不揮発性メモリと
よぶ）を有した出力データ制御回路を接続した構成のデ
ータ入出力制御装置である。
ータ入出力回路に、プログラム状態を認識するための不
揮発性メモリ（以下、プログラム認識不揮発性メモリと
よぶ）を有した出力データ制御回路を接続した構成のデ
ータ入出力制御装置である。
作用
本発明により、ＦＲＯＭがブランクチエツク状態になる
とプログラム認識不揮発性メモリは書込まれず、この制
御信号により出力データ制御回路から“１”が出力され
、ＦＲＯＭが一度プログラム状態になると、プログラム
認識不揮発性メモリが書込まれ、この信号により出力デ
ータ制御回路から“０”が出力され、自動的にＦＲＯＭ
ライタにあったデータ出力が得られる。
とプログラム認識不揮発性メモリは書込まれず、この制
御信号により出力データ制御回路から“１”が出力され
、ＦＲＯＭが一度プログラム状態になると、プログラム
認識不揮発性メモリが書込まれ、この信号により出力デ
ータ制御回路から“０”が出力され、自動的にＦＲＯＭ
ライタにあったデータ出力が得られる。
実施例
第１図は、本発明の実施例における８で割り切れないビ
ット構成、例えば１０ビツト構成のデータ入出力制御装
置を示す回路構成図であり、１は１０ビツト構成のデー
タ入出力を持つＦＲＯＭであり、データ出力用センスア
ンプ２に接続する。
ット構成、例えば１０ビツト構成のデータ入出力制御装
置を示す回路構成図であり、１は１０ビツト構成のデー
タ入出力を持つＦＲＯＭであり、データ出力用センスア
ンプ２に接続する。
このセンスアンプ２を制御信号入力端子６を有する８ビ
ット入出力切替え回路３に接続する。この回路３をデー
タ入出力回路４に接続し、続いてプログラム認識不揮発
性メモリ７による出力データ制御信号８を入力する出力
データ制御回路９に接続する。以上のように構成された
本実施例の８で割り切れないビット構成、例えば１０ビ
ツト構成のデータ入出力を持つＦＲＯＭについて、以下
にその動作について説明する。
ット入出力切替え回路３に接続する。この回路３をデー
タ入出力回路４に接続し、続いてプログラム認識不揮発
性メモリ７による出力データ制御信号８を入力する出力
データ制御回路９に接続する。以上のように構成された
本実施例の８で割り切れないビット構成、例えば１０ビ
ツト構成のデータ入出力を持つＦＲＯＭについて、以下
にその動作について説明する。
８で割り切れないビット構成、例えば、１０ビツト構成
のデータを持つＦＲＯＭにＦＲＯＭライタからプログラ
ム、リードを行う場合、８ビット入出力切替え回路によ
って８ビツトと２ビツトに分割される。この時、分割さ
れた２ビツトのプログラム、リードを行う場合残りの６
ビツトの出力が問題となる。そこで、ＦＲＯＭライタが
ブランクチエツク状態の時は、プログラム認識不揮発性
メモリ７には書込まれず、入出力２〜７のデータ出力か
ら１”が出力される。ＦＲＯＭライタがプログラム状態
になると、プログラム認識不揮発性メモリ７に書込まれ
、入出力２〜７のデータ出力から“０”が出力されるよ
うになった。
のデータを持つＦＲＯＭにＦＲＯＭライタからプログラ
ム、リードを行う場合、８ビット入出力切替え回路によ
って８ビツトと２ビツトに分割される。この時、分割さ
れた２ビツトのプログラム、リードを行う場合残りの６
ビツトの出力が問題となる。そこで、ＦＲＯＭライタが
ブランクチエツク状態の時は、プログラム認識不揮発性
メモリ７には書込まれず、入出力２〜７のデータ出力か
ら１”が出力される。ＦＲＯＭライタがプログラム状態
になると、プログラム認識不揮発性メモリ７に書込まれ
、入出力２〜７のデータ出力から“０”が出力されるよ
うになった。
以上のように本実施例によれば、８ビット入出力切替え
信号によって１０ビットデータ入出力が、８ビツトと２
ビツトに分けられ、その２ビツトのデータ入出力が行わ
れるとき、プログラム認識不揮発性メモリを設けたこと
によって、入出力２〜７のデータ出力を半導体装置外部
からの制御信号を使用せず設定できるようになった。
信号によって１０ビットデータ入出力が、８ビツトと２
ビツトに分けられ、その２ビツトのデータ入出力が行わ
れるとき、プログラム認識不揮発性メモリを設けたこと
によって、入出力２〜７のデータ出力を半導体装置外部
からの制御信号を使用せず設定できるようになった。
発明の効果
本発明によれば、８で割り切れないビット構成の不揮発
性メモリ（ＦＲＯＭ） 、例えば１０ビツト構成のデー
タ入出力を持つＦＲＯＭに出力データ制御用のプログラ
ム認識不揮発性メモリを設けることにより、ＦＲＯＭラ
イタの状態にあった出力データが、半導体装置外部から
の制御信号を使用しな（でも得られるという効果を得る
ことができる。
性メモリ（ＦＲＯＭ） 、例えば１０ビツト構成のデー
タ入出力を持つＦＲＯＭに出力データ制御用のプログラ
ム認識不揮発性メモリを設けることにより、ＦＲＯＭラ
イタの状態にあった出力データが、半導体装置外部から
の制御信号を使用しな（でも得られるという効果を得る
ことができる。
第１図は本発明実施例装置の回路構成図、第２図は従来
例装置の回路構成図である。 １・・・・・・１０ビット構成ＰＲＯＭ、２・・・・・
・１０ビツト出力用センスアンプ、３・・・・・・８ビ
ット入出力切替え回路、４・・・・・・８ビットデータ
入出力回路、５・・・・・・６ビツト出力データ制御回
路、６・・・・・・８ビット入出力切替え信号入力端子
、７・・・・・・ＰＲＯＭライタプログラム認識不揮発
性メモリ、８・・・・・・出力データ制御信号、９・・
・・・・出力データ制御信号入力端子。
例装置の回路構成図である。 １・・・・・・１０ビット構成ＰＲＯＭ、２・・・・・
・１０ビツト出力用センスアンプ、３・・・・・・８ビ
ット入出力切替え回路、４・・・・・・８ビットデータ
入出力回路、５・・・・・・６ビツト出力データ制御回
路、６・・・・・・８ビット入出力切替え信号入力端子
、７・・・・・・ＰＲＯＭライタプログラム認識不揮発
性メモリ、８・・・・・・出力データ制御信号、９・・
・・・・出力データ制御信号入力端子。
Claims (1)
- ８で割り切れないビット構成を持つ不揮発性メモリと８
ビット入出力切替え回路を接続し、続いて前記８ビット
入出力切替え回路と８ビットデータ入出力回路を接続し
、さらにこのデータ入出力回路と不揮発性メモリを有し
た出力データ制御回路とを接続したことを特徴とするデ
ータ入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266334A JPH02113486A (ja) | 1988-10-21 | 1988-10-21 | データ入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266334A JPH02113486A (ja) | 1988-10-21 | 1988-10-21 | データ入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02113486A true JPH02113486A (ja) | 1990-04-25 |
Family
ID=17429490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63266334A Pending JPH02113486A (ja) | 1988-10-21 | 1988-10-21 | データ入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02113486A (ja) |
-
1988
- 1988-10-21 JP JP63266334A patent/JPH02113486A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020080907A (ko) | 불휘발성 메모리를 프로그램하는 방법 및 장치 | |
| JP2001273773A (ja) | 半導体メモリ装置 | |
| JPH02113486A (ja) | データ入出力制御装置 | |
| JP2618032B2 (ja) | 入出力回路 | |
| JPS6446300A (en) | Semiconductor memory | |
| JPH05166391A (ja) | メモリ装置 | |
| JPH0496840A (ja) | 半導体ファイルメモリ装置 | |
| JPS6232818B2 (ja) | ||
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| JPH03283093A (ja) | Ｅ↑２ｐｒ０ｍへの書込み回路 | |
| KR890001098Y1 (ko) | 음성 인식기 | |
| JPH03278288A (ja) | 半導体集積回路装置 | |
| JPS6358699A (ja) | マイクロコンピユ−タ | |
| JPH10208487A (ja) | 不揮発性メモリ | |
| JPH0329199A (ja) | 半導体メモリ | |
| JPH0619804A (ja) | 半導体集積回路 | |
| JPS6225343A (ja) | デイジタル信号記録装置 | |
| JPH05303897A (ja) | 半導体装置 | |
| JPH05241946A (ja) | Ｒｏｍ内蔵ランダムアクセスメモリ装置 | |
| JPH03171497A (ja) | データ処理装置 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPH01177146A (ja) | メモリ・チェック回路 | |
| JPS6149751B2 (ja) | ||
| JPS63234490A (ja) | メモリ素子 |