JPH0721143A - 出力選択回路 - Google Patents

出力選択回路

Info

Publication number
JPH0721143A
JPH0721143A JP5165537A JP16553793A JPH0721143A JP H0721143 A JPH0721143 A JP H0721143A JP 5165537 A JP5165537 A JP 5165537A JP 16553793 A JP16553793 A JP 16553793A JP H0721143 A JPH0721143 A JP H0721143A
Authority
JP
Japan
Prior art keywords
output
selection
register
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5165537A
Other languages
English (en)
Inventor
Nobuhiko Usui
延彦 臼井
Harumi Matsui
晴美 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5165537A priority Critical patent/JPH0721143A/ja
Publication of JPH0721143A publication Critical patent/JPH0721143A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】 この発明は、出力選択回路に関し、システム
の新機能が追加された場合に、ソフトウェアを変更する
ことなく、容易に、その新機能を選択することができる
構成を持つ出力選択回路を提供することを目的とする。 【構成】 書き替え可能な任意の異なる数値をあらかじ
め記憶しその数値を出力する複数個のレジスタ1と、前
記レジスタ1から出力された数値を選択するための選択
信号4を出力する選択信号生成手段2と、前記選択信号
4が入力され、かつ前記レジスタ1から複数個の数値が
入力され、前記選択信号4によって指示されたただ1つ
のレジスタ1が接続された入力端子を選択し、その入力
端子から入力された数値を出力する選択手段3とを備え
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、出力選択回路に関
し、さらに詳しくは、LSIの機能拡張又はマイクロコ
ンピュータを利用した通信システムの機能拡張等がされ
た場合に、既存の機能又は拡張された機能のうち、どの
機能を利用するかを決める選択信号を出力する出力選択
回路に関する。
【0002】
【従来の技術】近年、マイクロコンピュータを利用した
データ伝送システムや画像・音声等を含むマルチメディ
ア伝送システムが各種開発され、既存の伝送機能の拡張
又は改良や新しい伝送方式の提案が活発になされてい
る。しかし、これらの伝送システムでは、通信の互換性
を常に考えた設計をする必要があり、送信側と受信側と
で常に同じ伝送方式や伝送機能を有していなければなら
ない。
【0003】したがって伝送システムに接続されるすべ
ての通信装置が同時に機能拡張を行う場合は問題ない
が、一般に、徐々に一部の通信装置から機能拡張されて
いる場合も多く、既存の機能もそのまま残しさらに新機
能も追加するという形態で機能拡張の提供が行われるこ
とが多い。
【0004】そこで、LSIや伝送システム等に機能拡
張された機能の選択肢が多数ある場合には、外部からの
設定あるいは内部のソフトウェアの変更等によってどの
機能を選択するかの指示をLSIや伝送システム等に与
えてやる必要がある。
【0005】たとえば、通信用のLSIが伝送に関する
5つの拡張機能を有していたとすると、従来は、この5
つの拡張機能のうち1つを選択するためのレジスタをL
SIの入力端子の外部あるいはLSI内部に1つ用意
し、外部の制御装置がこのレジスタに各拡張機能に対応
する数値たとえば1〜5を書き込むことで1つの機能を
選択していた。この書き込み動作は、LSI外部に備え
られたCPU又はROMにあらかじめ記憶されたソフト
ウェアで行われる。そして、LSIは、このレジスタに
書き込まれた数値を読み出し、使用する拡張機能を決定
していた。
【0006】
【発明が解決しようとする課題】したがって、従来にお
けるLSIや伝送システムにおいて、既存のシステムに
はなかった新機能を追加する場合には、その新機能を選
択するための数値を新たにレジスタに設定する処理が必
要であり、そのためこのレジスタに対する書き込み処理
に関するソフトウェアをつねに書き替える必要があっ
た。
【0007】この発明は以上のような事情を考慮してな
されたものであり、システムの新機能が追加され、機能
の選択肢が増加した場合にも、その機能選択処理に関す
るソフトウェアの変更をそのつどすることがないような
構成を持ち、また、選択すべき機能の設定が変更された
場合にはその変更後の機能が優先的に選択されるような
構成を持つ出力選択回路を提供することを目的とする。
【0008】
【課題を解決するための手段】図1及び図2に、この発
明の基本原理構成図を示す。図1において、この発明
は、書き替え可能な任意の異なる数値をあらかじめ記憶
しその数値を出力する複数個のレジスタ1と、前記レジ
スタから出力された数値を選択するための選択信号4を
出力する選択信号生成手段2と、前記選択信号4が入力
され、かつ前記レジスタ1から複数個の数値が入力さ
れ、前記選択信号4によって指示されたただ1つのレジ
スタ1が接続された入力端子を選択し、その入力端子か
ら入力された数値を出力する選択手段3とを備えたこと
を特徴とする出力選択回路を提供するものである。
【0009】図2において、この発明は、書き替え可能
な任意の異なる数値をあらかじめ記憶しその記憶値8を
出力するレジスタ1と、任意の固定値9を出力する数値
出力手段5と、レジスタ1に任意の数値を書込むデータ
書込み手段7と、前記レジスタ1から出力された数値を
選択するための選択信号4を出力する選択信号生成手段
2と、前記データ書込み手段7が前記レジスタ1に数値
を書き込んだことを示す書替え信号10の入力を監視
し、前記書替え信号10が入力された場合には前記書替
え信号10を出力し、前記書替え信号10が入力されて
いない場合には前記選択信号生成手段2から入力された
前記選択信号4を出力する選択制御手段6と、前記記憶
値8及び前記固定値9が入力され、前記選択制御手段6
が出力する前記書替え信号10又は前記選択信号4の状
態によって前記記憶値8又は前記固定値9のどちらか一
方を選択出力させる選択手段3とを備え、前記選択制御
手段6に前記書替え信号10が入力された場合に前記選
択手段3が前記記憶値8を選択出力させることを特徴と
する出力選択回路を提供するものである。
【0010】ここで、レジスタ1はTTL等の論理回路
で構成される通常利用されている回路であり、外部から
の書き込み制御信号によって入力されたデータがその内
部に一時的に保管されるものである。
【0011】レジスタ1へのデータの書込みは、この出
力選択回路を含むシステム全体の動作の制御を行なう中
央処理装置(CPU)によって通常行われる。選択信号
生成手段2によって出力される選択信号4はON又はO
FFを示す2値出力だけでなく、ハードウェア的にあら
かじめ設定された任意の数値出力であってもよい。
【0012】選択信号生成手段2は、ジャンパピンの差
し替えあるいは複数個のジャンパピンの組合せ、又はロ
ータリースイッチやDIPスイッチなどによって構成さ
れ、それらによって設定された数値を出力させるように
してもよい。選択手段3は、複数の入力データの中か
ら、ただ1つの入力データを選択してその入力データを
出力する回路であり、通常、AND回路やOR回路など
からなる論理回路の組合せによって構成される。
【0013】また、数値出力手段5は、常に固定値9を
出力する回路であり、たとえば、‘H’レベルを示すと
き、電極(+5V)電位を出力し、‘L’レベルを示す
ときは地気(±0V)を出力するものである。選択制御
手段6は、前記した選択信号4及びレジスタ1に入力さ
れる書き替え信号10を入力として、そのどちらかを出
力する回路であるが、主として書き替え信号10を保持
するD−フリップフロップとOR回路等の論理回路によ
って構成される。
【0014】
【作用】複数個のレジスタ1と選択信号生成手段2と選
択手段3とから構成される出力選択回路は次のように作
用する。複数個のレジスタ1には初期値としてあらかじ
め定められた任意の数値が記憶され、その数値が出力さ
れる。各レジスタから出力された数値は選択手段3に入
力される。
【0015】選択信号生成手段2は、前記レジスタ1か
ら出力された数値を選択するための選択信号4を出力す
る。前記選択信号4は前記選択手段3に入力され、選択
手段3は、入力された選択信号4によって指示されたた
だ1つのレジスタ1が接続された入力端子を選択し、そ
の入力端子から入力された数値を出力する。
【0016】次に、レジスタ1と数値出力手段5とデー
タ書込み手段7と選択信号生成手段2と選択制御手段6
と選択手段3とから構成される出力選択回路は次のよう
に作用する。レジスタ1は、初期値として記憶された記
憶値8を出力する。数値出力手段5は、任意の固定値9
を出力する。
【0017】選択信号生成手段2は、前記レジスタから
出力された記憶値8を選択するための選択信号4を出力
する。データ書込み手段7がレジスタ1に任意の数値を
書き込むと共に、この数値の書き込みが行なわれたこと
を示す書替え信号10が選択制御手段6に入力される。
【0018】前記選択信号4は前記選択制御手段6に入
力されるが、選択制御手段6は前記書替え信号10の入
力を監視し、前記書替え信号10が入力されていない場
合には前記選択信号4を選択手段3に出力し、一方、前
記書替え信号10が入力されている場合には前記書替え
信号10を選択手段3に出力する。
【0019】選択手段3は、前記記憶値8及び前記固定
値9が入力され、前記選択制御手段6が出力する信号の
状態によって前記記憶値8又は前記固定値9のどちらか
一方を選択出力する。ここで、前記選択制御手段6に書
替え信号10が入力されている場合には、前記選択手段
3は前記記憶値8を出力するように作用する。
【0020】以上のように、この発明によれば、あらか
じめ任意の数値を記憶したレジスタを複数個備えている
ので、選択信号によって容易に出力すべき任意の数値を
選択できる。
【0021】また、レジスタに数値が書き込まれたこと
を示す書替え信号が入力されることを監視し、この書替
え信号の入力があった場合に、レジスタから出力される
数値を選択出力するようにしているので、選択信号を変
化させることなく容易に出力すべき数値の切り替えをす
ることができる。
【0022】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。図3に、この発明の第1実施例のブロッ
ク図を示す。これは、この発明の出力選択回路を利用し
て、LSIの機能選択を行う例である。
【0023】ここでは、LSIの動作モードとしてすで
にモード‘A’があり、さらに新たにモード‘B’が追
加された場合に、出力選択回路の出力信号の値によっ
て、LSIの2つの動作モードのうち一方を選択する動
作について述べる。21はCPUであり、データバス2
9及び書込み制御線30、さらに図示していないがアド
レスバスや読出し制御線が接続され、CPU21は後記
する出力選択回路のレジスタへの書込み動作制御のほ
か、バス及び信号を通して接続される機器の動作の制御
を行う。
【0024】LSI26は、たとえば画像圧縮や通信制
御などの機能を実現する回路を備えた素子である。P1
は、LSIの動作モードを選択するための入力端子とす
る。22は、この発明の出力選択回路であり、数値を記
憶するレジスタ23及び24と、多入力信号のうち1つ
を選択し出力させるセレクタ25と選択信号28を生成
する回路からなる。
【0025】この図では、ジャンパピン27を用いて選
択信号のレベルを変えることができ、ジャンパピン27
がない場合には選択信号として‘H’レベルが出力さ
れ、ジャンパピン27が挿入されている場合には‘L’
レベルが出力される。
【0026】次に、出力選択回路22の動作例を示す。
ここで、レジスタ1(23)には、初期値として0が記
憶され、レジスタ2(24)には、1が記憶されている
とする。レジスタ1(23)からは、0(‘L’レベ
ル)が出力され、レジスタ2(24)からは1(‘H’
レベル)が出力されており、ともにセレクタ25に入力
される。
【0027】セレクタ25は、選択信号28を利用し
て、レジスタ1(23)及びレジスタ2(24)から入
力される数値のうちどちらか1つを選択し、出力する。
たとえば図3において、選択信号28が‘H’の場合、
すなわちジャンパピン27が挿入されていない場合に
は、セレクタ25の出力は‘L’となり、選択信号28
が‘L’の場合、すなわちジャンパピン27が挿入され
ている場合にはセレクタ25の出力は‘H’となる。
【0028】したがって、ジャンパピン27が挿入され
ていない場合には、レジスタ1(23)が選択されて、
レジスタ1(23)に初期値として記憶されていた数値
‘0’(‘L’レベル)がLSIのP1端子に入力され
る。またジャンパピン27が挿入されている場合には、
レジスタ2(24)が選択されて、レジスタ2(24)
に初期値として記憶されていた数値‘1’(‘H’レベ
ル)がLSIのP1端子に入力される。
【0029】LSIの動作モードに‘B’モードが追加
されたときに、セレクタ25がレジスタ1の出力‘0’
を選択したときは既存の‘A’モードを選び、レジスタ
2の出力‘1’を選択したときは新しい‘B’モードを
選ぶことに決めておけば、レジスタの値をCPU21に
よって書き替えることなく、既存のソフトウェアのまま
でジャンパピン27をぬきさしすることで容易にLSI
の動作モードを選択することができる。
【0030】図4にこの発明の第2実施例のブロック図
を示す。これは、画像処理端末において、画像表示を行
う際に利用される信号を生成する回路ブロックに、この
発明の出力選択回路を適用した例である。ここでは、カ
ウンタから出力された数値を利用して生成される出力信
号の‘H’レベルの出力期間を調整する必要が出てきた
場合に、この出力選択回路のレジスタの初期値を書き替
えるだけで、この出力期間を調整しようとするものであ
る。
【0031】図4において、41は、外部クロックを計
数するカウンタ、42及び43は、この発明の出力選択
回路、52及び53はカウンタ41から出力される数値
と出力選択回路42又は43から出力される数値とが一
致するかどうかを検出し、一致した場合には‘H’レベ
ル出力を一定時間出力する比較器、54はJKフリップ
フロップである。
【0032】ここで、出力選択回路1(42)は、JK
フリップフロップから出力される信号OUTを‘L’レ
ベルから‘H’レベルにセットするタイミングを決める
ものとして利用され、出力選択回路2(43)は前記O
UT信号を‘H’レベルから‘L’レベルに戻すタイミ
ングを決めるものとして利用される。
【0033】出力選択回路1(42)は、2つのレジス
タ43及び44とレジスタ出力を選択するセレクタ45
とから構成される。レジスタ43及び44には、それぞ
れあらかじめ初期値R1及びR2が記憶されその値が出
力されている。レジスタの初期値を変更する場合には、
図示していないCPUが通常のライトサイクルの動作に
よってレジスタに変更値を書込む。すなわち、データD
1が、書込み制御信号WR1が示すタイミングでレジス
タ43及び44に書込まれる。
【0034】出力選択回路2(46)は、1つのレジス
タ47とセレクタ49と、固定値Aを出力する固定値出
力回路48と、Dフリップフロップ50及びOR回路5
1からなるセレクタの選択動作を制御する回路とから構
成される。ここでレジスタ47はレジスタ43,44と
同様初期値R3を持ち、初期値の変更をする必要が生じ
た時にCPUからの書込み動作によりデータD2が書き
込まれる。また、Dフリップフロップ50にに入力され
るデータD3は、CPUによって書き込まれる1ビット
データである。セレクタ49は、前記したセレクタ25
と同様の回路構成を持ちOR回路51の出力信号が
‘H’レベルのときにレジスタ47が選択されるように
構成されているものとする。
【0035】レジスタ47への書込み動作の例を以下に
示す。ここで、出力選択回路2(46)は、CPUから
見て図6に示すように8ビット構成の1つのレジスタと
みなすものとする。同図において、ビット7はDフリッ
プフロップ50へ書込まれるデータD3であり、またビ
ット3〜0はレジスタ47へ書込まれるデータD2であ
るものとする。CPUは、この8ビットデータを出力選
択図回路2(46)に書込むことにより、データD2及
びD3を一度にセットする。
【0036】たとえば、選択信号S2が‘H’レベルの
場合、図6のビット7すなわちデータD3のとりうるレ
ベル値に関係なく、セレクタ49によって、レジスタ4
7が選択され、レジスタ47の初期値R3又は上記ビッ
ト3〜0に書き込まれデータD2が出力される。
【0037】また、選択信号S2が‘L’レベルの場
合、図6のビット7すなわちD3が‘L’レベルのとき
はOR回路51から出力される信号は‘L’レベルとな
り、固定値出力回路48が選択されて、固定値Aがセレ
クタ49から出力される。なお、このときレジスタ47
に書き込まれたデータD2すなわち上記ビット3〜0は
無視される。
【0038】選択信号S2が‘L’レベルで、かつ図6
のビット7すなわちD3が‘H’レベルのときは、OR
回路51から出力される信号は‘H’レベルとなりレジ
スタ47が選択されて、レジスタ47に書込まれたデー
タD2すなわち上記ビット3〜0がセレクタ49から出
力される。したがってセレクタ49に入力されるOR回
路51の出力信号が‘H’レベルのときにレジスタ47
が選択されるようにセレクタ回路を構成することで、レ
ジスタ47に書き込み動作が行なわれたときにレジスタ
47が選択されてその書き込まれた数値を出力すること
が可能となる。
【0039】次に、この第2実施例におけるOUT信号
の出力動作を説明する。図5に、第2実施例のタイムチ
ャートを示す。出力選択回路42及び46の動作開始時
には、レジスタ43,44,及び47には、それぞれ所
定の初期値R1,R2,及びR3が設定され、また選択
信号S1及びS2には外部から所定のレベル又は数値が
設定されてセレクタ45及び49に入力されるので、出
力選択回路1(42)の出力にはレジスタ43の初期値
R1又はレジスタ44の初期値R2が出力され、出力選
択回路2(46)の出力にはレジスタ47の初期値R3
又は固定値Aが出力された状態となっている。
【0040】出力選択回路1(42)の出力は比較器1
(52)に入力され、出力選択回路2(46)の出力は
比較器2(53)に入力され、カウンタ41の出力値と
比較される。カウンタ41は、所定の数値Dataから
カウントを始め、クロックCLK入力の時間間隔で数値
を出力し、その数値は比較器1及び2に同時に入力され
る。
【0041】図5に示すように、たとえばカウンタ出力
値がmのときに、出力選択回路1(42)の出力値と一
致したとすると、比較器1(52)は1クロック期間
‘H’レベルを出力する。この‘H’レベル出力はJK
フリップフロップのJ端子に入力され、JKフリップフ
ロップの出力初期値が‘L’レベルとすると、OUT信
号は‘L’レベルから‘H’レベルに変化する。
【0042】次に、カウンタ出力値がnのときに、出力
選択回路2(46)の出力値と一致したとすると、比較
器2(53)は、1クロック期間‘H’レベルを出力す
る。この‘H’レベル出力はJKフリップフロップのK
端子に入力され、OUT信号は‘L’レベルに変化す
る。すなわち、カウンタ出力値が出力選択回路1(4
2)の出力値から出力選択回路2(46)の出力値まで
の期間だけOUT信号が‘H’レベルとなる。
【0043】以上が、レジスタの初期値が書き替えられ
ない場合の通常の動作であるが、画像処理端末の仕様変
更や機能拡張のため、OUT信号の出力期間を変更する
必要が生じた場合には、選択信号S1又はS2のレベル
あるいは数値を変えて、他方のレジスタが選択されるよ
うにするか、又は、レジスタへの書き込み動作を行なう
ソフトウェアを変更してレジスタの初期値を書き替える
かのどちらかの方法で対応することができる。
【0044】ここで、選択信号S1及びS2の生成が第
1実施例のようなジャンパピンの設定によってハードウ
ェア的に切り替えられるようになっている場合には、ソ
フトウェアの変更をせずに、容易にジャンパピンの設定
を替えるだけで、OUT信号の出力期間を変更すること
ができる。
【0045】図5では、レジスタは2つしか使用してい
ないが、あらかじめ取りうることが予想されるカウンタ
出力値の数だけレジスタを用意しておき、そのカウンタ
値を初期値として設定しておくことにより、より多くの
出力期間のバリエーションに対応することができる。
【0046】また、ソフトウェアによってレジスタの初
期値を書き換える場合には、出力選択回路2(46)の
構成をとることによって、書き替えられたレジスタが選
択されてその書き替えられた後の数値が出力されるの
で、試験過程において、ためしに、OUT信号の出力期
間を変化させてみることも可能である。
【0047】
【発明の効果】この発明によれば、あらかじめ、任意の
数値を記憶したレジスタを複数個備えているので、選択
信号によって容易に出力すべき任意の数値を選択でき
る。したがってこの出力選択回路を利用したシステムに
新機能が追加され機能の選択肢が増加した場合にも、そ
の機能選択処理に関するソフトウェアの変更をそのつど
することがなく、用意されたレジスタの選択を変えるだ
けで容易に所望の選択肢の機能に切り替えることができ
る。
【0048】また、レジスタに数値が書き込まれたこと
を示す書替え信号が入力されることを監視し、この書替
え信号の入力があった場合に、レジスタから出力される
数値を選択出力するようにしているので、選択信号を変
化させることなく容易に出力すべき数値の切り替えをす
ることができる。したがって、システムに追加された新
機能を選択するために、ソフトウェアによってレジスタ
の数値を書き替えた場合に、その書き替えられた数値に
対応する新機能を優先的に選択させることができる。
【図面の簡単な説明】
【図1】この発明の出力選択回路の基本原理図である。
【図2】この発明の出力選択回路の基本原理図である。
【図3】この発明の第1実施例の構成を示すブロック図
である。
【図4】この発明の第2実施例の構成を示すブロック図
である。
【図5】この発明の第2実施例のタイムチャートであ
る。
【図6】この発明の第2実施例における出力選択回路2
のレジスタ構成を示す説明図である。
【符号の説明】
1 レジスタ 2 選択信号生成手段 3 選択手段 4 選択信号 5 数値出力手段 6 選択制御手段 7 データ書込み手段 8 記憶値 9 固定値 10 書替え信号 21 CPU 22 出力選択回路 23 レジスタ1 24 レジスタ2 25 セレクタ 26 LSI 27 ジャンパピン 28 選択信号 29 データバス 30 書込み制御線 41 カウンタ 42 出力選択回路1 43 レジスタ 44 レジスタ 45 セレクタ 46 出力選択回路2 47 レジスタ 48 固定値出力回路 49 セレクタ 50 Dフリップフロップ 51 OR回路 52 比較器1 53 比較器2 54 JKフリップフロップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 書き替え可能な任意の異なる数値をあら
    かじめ記憶しその数値を出力する複数個のレジスタ
    (1)と、 前記レジスタから出力された数値を選択するための選択
    信号(4)を出力する選択信号生成手段(2)と、前記
    選択信号(4)が入力され、かつ前記レジスタ(1)か
    ら複数個の数値が入力され、前記選択信号(4)によっ
    て指示されたただ1つのレジスタ(1)が接続された入
    力端子を選択し、その入力端子から入力された数値を出
    力する選択手段(3)とを備えたことを特徴とする出力
    選択回路。
  2. 【請求項2】 書き替え可能な任意の異なる数値をあら
    かじめ記憶しその記憶値(8)を出力するレジスタ
    (1)と、任意の固定値(9)を出力する数値出力手段
    (5)と、レジスタ(1)に任意の数値を書込むデータ
    書込み手段(7)と、前記レジスタ(1)から出力され
    た数値を選択するための選択信号(4)を出力する選択
    信号生成手段(2)と、前記データ書込み手段(7)が
    前記レジスタ(1)に数値を書き込んだことを示す書替
    え信号(10)の入力を監視し、前記書替え信号(1
    0)が入力された場合には前記書替え信号(10)を出
    力し、前記書替え信号(10)が入力されていない場合
    には前記選択信号生成手段(2)から入力された前記選
    択信号(4)を出力する選択制御手段(6)と、前記記
    憶値(8)及び前記固定値(9)が入力され、前記選択
    制御手段(6)が出力する前記書替え信号(10)又は
    前記選択信号(4)の状態によって前記記憶値(8)又
    は前記固定値(9)のどちらか一方を選択出力させる選
    択手段(3)とを備え、前記選択制御手段(6)に前記
    書替え信号(10)が入力された場合に前記選択手段
    (3)が前記記憶値(8)を選択出力させることを特徴
    とする出力選択回路。
JP5165537A 1993-07-05 1993-07-05 出力選択回路 Withdrawn JPH0721143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5165537A JPH0721143A (ja) 1993-07-05 1993-07-05 出力選択回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5165537A JPH0721143A (ja) 1993-07-05 1993-07-05 出力選択回路

Publications (1)

Publication Number Publication Date
JPH0721143A true JPH0721143A (ja) 1995-01-24

Family

ID=15814275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5165537A Withdrawn JPH0721143A (ja) 1993-07-05 1993-07-05 出力選択回路

Country Status (1)

Country Link
JP (1) JPH0721143A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012143052A (ja) * 2010-12-28 2012-07-26 Shindengen Electric Mfg Co Ltd 制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012143052A (ja) * 2010-12-28 2012-07-26 Shindengen Electric Mfg Co Ltd 制御回路

Similar Documents

Publication Publication Date Title
US5812881A (en) Handshake minimizing serial to parallel bus interface in a data processing system
US4839856A (en) Memory access control circuit
KR100222046B1 (ko) 자기 테스트회로를 가진 반도체 메모리장치
US8230174B2 (en) Multi-queue address generator for start and end addresses in a multi-queue first-in first-out memory system
US5606715A (en) Flexible reset configuration of a data processing system and method therefor
JPH04323746A (ja) マイクロコントローラユニット
US5048019A (en) Method of testing a read-only memory and device for performing the method
JPH0721143A (ja) 出力選択回路
US5379410A (en) Data generating apparatus generating consecutive data and having a data skip scheme and a method of operating the same
US7652503B2 (en) Semiconductor device
US6625711B1 (en) Method and/or architecture for implementing queue expansion in multiqueue devices
JPH05134007A (ja) 半導体集積論理回路
JPH06177940A (ja) Uartおよびこれを用いたシステム
JPH1185724A (ja) Cpuモード切替回路
JP3947856B2 (ja) データ設定制御装置
JP2824853B2 (ja) パターンデータ書込み方式
JPH08237084A (ja) タイミング信号発生回路
JPH07129486A (ja) シリアル通信回路
JPH0520474A (ja) 1チツプマイクロコンピユータ
JPH1027498A (ja) Romの自己テスト回路及びromのテスト方法
JP3251265B2 (ja) メモリ出力制御回路
JPH11184678A (ja) パターン発生器
JP3177975B2 (ja) 1チップマイクロコンピュータ
JPH07271656A (ja) 画像データ処理システム
JPH056698A (ja) ランダムアクセスメモリのテスト回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905