JPH05189248A - マイコン装置 - Google Patents
マイコン装置Info
- Publication number
- JPH05189248A JPH05189248A JP129292A JP129292A JPH05189248A JP H05189248 A JPH05189248 A JP H05189248A JP 129292 A JP129292 A JP 129292A JP 129292 A JP129292 A JP 129292A JP H05189248 A JPH05189248 A JP H05189248A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- priority
- microcomputer
- interruption
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 複数の割り込み素子に対しても１素子と同等
の時間で割り込み要因を出力するマイコン装置の提供を
目的とする。 【構成】 割り込み要因を受け付けるデータバス入力と
を備えたマイコン１と、複数の割り込み素子２〜５と、
割り込み素子の優先順位出力によって優先順位を決定す
る優先順位回路７と、マイコンの割り込み受付出力と優
先順位回路の優先順位出力とを入力とし、割り込み素子
の優先順位を知らせるとともに割り込み要因を要求する
割り込み受付出力とを有するタイミング発生回路６を備
える。
の時間で割り込み要因を出力するマイコン装置の提供を
目的とする。 【構成】 割り込み要因を受け付けるデータバス入力と
を備えたマイコン１と、複数の割り込み素子２〜５と、
割り込み素子の優先順位出力によって優先順位を決定す
る優先順位回路７と、マイコンの割り込み受付出力と優
先順位回路の優先順位出力とを入力とし、割り込み素子
の優先順位を知らせるとともに割り込み要因を要求する
割り込み受付出力とを有するタイミング発生回路６を備
える。
Description
【０００１】
【産業上の利用分野】本発明は、複数の割り込み素子を
使ったマイコン装置に関する。
使ったマイコン装置に関する。
【０００２】
【従来の技術】近年、マイコンを使用した機器には、多
機能・高速化のために多入力割り込みを使用したマイコ
ン装置が望まれている。
機能・高速化のために多入力割り込みを使用したマイコ
ン装置が望まれている。
【０００３】以下に従来のマイコン装置について説明す
る。図５は、従来のマイコン装置の構成図である。図５
において、５１はマイコン、５２，５３，５４，５５は
割り込み素子、５６はタイミング発生回路、５７は割り
込み要求線、５８は第１の割り込み受付線、５９は第２
の割り込み受付線、６０はデータバス、６１，６２，６
３，６４は優先順位決定線である。図６は各タイミング
を表しているタイミングチャートである。
る。図５は、従来のマイコン装置の構成図である。図５
において、５１はマイコン、５２，５３，５４，５５は
割り込み素子、５６はタイミング発生回路、５７は割り
込み要求線、５８は第１の割り込み受付線、５９は第２
の割り込み受付線、６０はデータバス、６１，６２，６
３，６４は優先順位決定線である。図６は各タイミング
を表しているタイミングチャートである。
【０００４】まず図６のｔ1で割り込み素子５２，５
３，５４，５５のどれかが何らかの要因で、割り込み要
求線５７を介して、マイコン５１に割り込み要求を知ら
せる。次に、図６のタイムｔ2でマイコン５１は割り込
み要求があるとマイコンのソフトを調整してタイミング
発生回路５６に第１の割り込み受付線５８を介して割り
込み受付を知らせる。次に、図６のｔ3でタイミング発
生回路５６は第１の割り込み受付線から第２の割り込み
受付線の内容を出力するのであるが、５２，５３，５
４，５５の各割り込み素子はタイムｔ3で割り込み応答
を確定し、ｔ4，ｔ5でタイミング発生回路５６の発生す
る２番目の信号でデータバス上に割り込み要因を出力す
る。
３，５４，５５のどれかが何らかの要因で、割り込み要
求線５７を介して、マイコン５１に割り込み要求を知ら
せる。次に、図６のタイムｔ2でマイコン５１は割り込
み要求があるとマイコンのソフトを調整してタイミング
発生回路５６に第１の割り込み受付線５８を介して割り
込み受付を知らせる。次に、図６のｔ3でタイミング発
生回路５６は第１の割り込み受付線から第２の割り込み
受付線の内容を出力するのであるが、５２，５３，５
４，５５の各割り込み素子はタイムｔ3で割り込み応答
を確定し、ｔ4，ｔ5でタイミング発生回路５６の発生す
る２番目の信号でデータバス上に割り込み要因を出力す
る。
【０００５】しかし、各割り込み素子の優先順位入出力
は各素子当たりＴの遅延があるためＴ×ｎの時間が必要
となる。
は各素子当たりＴの遅延があるためＴ×ｎの時間が必要
となる。
【０００６】
【発明が解決しようとする課題】従来の構成では、割り
込み素子の数が増えると時間がかかりマイコンの処理速
度，応答速度が遅くなってしまう。
込み素子の数が増えると時間がかかりマイコンの処理速
度，応答速度が遅くなってしまう。
【０００７】本発明は、上記従来の問題点を解決するも
ので、割り込み素子の数が増加した場合においても短持
間で割り込み要因を出力するマイコン装置を提供するこ
とを目的とする。
ので、割り込み素子の数が増加した場合においても短持
間で割り込み要因を出力するマイコン装置を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明ではシリアルに接続されている優先順位決定
方法をパラレルに接続する構成を有する。
に、本発明ではシリアルに接続されている優先順位決定
方法をパラレルに接続する構成を有する。
【０００９】
【作用】上記の構成によって、多くの割り込み素子があ
っても１つの割り込み素子を接続したときと同一時間で
処理できることとなる。
っても１つの割り込み素子を接続したときと同一時間で
処理できることとなる。
【００１０】
【実施例】図１は本発明の一実施例であるマイコン装置
の構成図である。
の構成図である。
【００１１】図１において、１はマイコン、２，３，
４，５は割り込み素子、６はタイミング発生回路、７は
優先順位回路、８は割り込み要求線、９は第１の割り込
み受付線、１０は第２の割り込み受付線、１１はデータ
バス、１２，１３，１４は割り込み順位出力線、１５，
１６，１７は割り込み順位入力線である。
４，５は割り込み素子、６はタイミング発生回路、７は
優先順位回路、８は割り込み要求線、９は第１の割り込
み受付線、１０は第２の割り込み受付線、１１はデータ
バス、１２，１３，１４は割り込み順位出力線、１５，
１６，１７は割り込み順位入力線である。
【００１２】図２は各タイミングを表したタイミングチ
ャートである。まず割り込み素子２〜５のどれかが何ら
かの要因で、割り込み要求線８を介して、マイコン１に
割り込み要求を知らせる。次に、図２のｔ2でマイコン
１は割り込み要求があるとマイコンのソフトの都合を調
整してタイミング発生回路６に第１の割り込み受付線９
を介して割り込み受付を知らせる。次に、図２のｔ3で
タイミング発生回路６は第１の割り込み受付線から第２
の割り込み受付線の内容を出力するのであるが、各割り
込み素子２〜５はタイムｔ3で割り込み応答を確定す
る。各割り込み素子２〜５はｔ3で既に自分が割り込み
要求をしたかどうか割り込み出力線１２〜１４で出力し
ている。出力１２〜１４は優先順位回路７に入力され図
３で示されるような回路で優先順位を決定される。図３
の優先順位回路では並列動作しているので入力がいくら
増えようとも遅延はわずかしか発生しない。優先順位回
路７の出力はタイミング発生回路６へ入力される。タイ
ミング発生回路６は図４のような回路で構成されていて
タイムｔ4で割り込み入力線１５〜１７を介して割り込
み素子３〜５へ優先順位を知らせる。次にｔ5で割り込
み素子２〜５はデータバス上に割り込み要因を出力す
る。
ャートである。まず割り込み素子２〜５のどれかが何ら
かの要因で、割り込み要求線８を介して、マイコン１に
割り込み要求を知らせる。次に、図２のｔ2でマイコン
１は割り込み要求があるとマイコンのソフトの都合を調
整してタイミング発生回路６に第１の割り込み受付線９
を介して割り込み受付を知らせる。次に、図２のｔ3で
タイミング発生回路６は第１の割り込み受付線から第２
の割り込み受付線の内容を出力するのであるが、各割り
込み素子２〜５はタイムｔ3で割り込み応答を確定す
る。各割り込み素子２〜５はｔ3で既に自分が割り込み
要求をしたかどうか割り込み出力線１２〜１４で出力し
ている。出力１２〜１４は優先順位回路７に入力され図
３で示されるような回路で優先順位を決定される。図３
の優先順位回路では並列動作しているので入力がいくら
増えようとも遅延はわずかしか発生しない。優先順位回
路７の出力はタイミング発生回路６へ入力される。タイ
ミング発生回路６は図４のような回路で構成されていて
タイムｔ4で割り込み入力線１５〜１７を介して割り込
み素子３〜５へ優先順位を知らせる。次にｔ5で割り込
み素子２〜５はデータバス上に割り込み要因を出力す
る。
【００１３】このように本実施例では、優先順位回路を
設けて、順位決定をパラレルにしたので、複数の割り込
み素子に対する処理時間が短縮できる。
設けて、順位決定をパラレルにしたので、複数の割り込
み素子に対する処理時間が短縮できる。
【００１４】
【発明の効果】以上の実施例から明らかなように、本発
明によれば、多数の割り込み素子を使用しても１つの割
り込み素子を接続したときと同一タイミングで処理でき
るため、高速・高機能なマイコン装置を提供できる。
明によれば、多数の割り込み素子を使用しても１つの割
り込み素子を接続したときと同一タイミングで処理でき
るため、高速・高機能なマイコン装置を提供できる。
【図１】本発明の一実施例であるマイコン装置の回路図
【図２】本発明の一実施例であるマイコン装置のタイミ
ングチャート
ングチャート
【図３】本発明の一実施例であるマイコン装置の優先順
位回路図
位回路図
【図４】本発明の一実施例であるマイコン装置のタイミ
ング発生回路図
ング発生回路図
【図５】従来のマイコン装置の回路図
【図６】従来のマイコン装置のタイミングチャート
１ マイコン ２，３，４，５ 割り込み素子 ６ タイミング発生回路 ７ 優先順位回路
Claims (1)
- 【請求項１】 割り込み要因を受け付けるデータバス入
力を有するマイコンと、優先順位を決定する優先順位入
力と優先順位出力と、割り込み要因を前記マイコンに知
らせるデータバス出力とを有する複数の割り込み素子
と、前記割り込み素子の優先順位出力によって優先順位
を決定する優先順位回路と、前記マイコンの割り込み受
付出力と前記優先順位回路の優先順位出力とを入力と
し、前記割り込み素子の優先順位を知らせるとともに割
り込み要因を要求する割り込み受付出力とを有するタイ
ミング発生回路を備えたマイコン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP129292A JPH05189248A (ja) | 1992-01-09 | 1992-01-08 | マイコン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP129292A JPH05189248A (ja) | 1992-01-09 | 1992-01-08 | マイコン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189248A true JPH05189248A (ja) | 1993-07-30 |
Family
ID=11497391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP129292A Pending JPH05189248A (ja) | 1992-01-09 | 1992-01-08 | マイコン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189248A (ja) |
-
1992
- 1992-01-08 JP JP129292A patent/JPH05189248A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05189248A (ja) | マイコン装置 | |
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| US6842052B2 (en) | Multiple asynchronous switching system | |
| JPH10228491A (ja) | 論理検証装置 | |
| JPS63215212A (ja) | パルス回路 | |
| JPS5848943B2 (ja) | 使用率監視機能を有する情報処理装置 | |
| JP2002300021A (ja) | 集積回路装置 | |
| JPH0546535A (ja) | データ転送インタフエース装置 | |
| JPH05128060A (ja) | 情報処理装置 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| JPH0358261A (ja) | アービタ回路 | |
| JPH07129503A (ja) | 調停装置 | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JPH0553832A (ja) | 集積回路における割込み制御方式 | |
| JPH0651870A (ja) | リセット回路 | |
| JPH08202470A (ja) | システムクロック監視装置 | |
| JPS6182263A (ja) | 要求信号受付回路 | |
| JP2000231487A (ja) | デジタル信号処理回路 | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPS62285122A (ja) | クロツクパルス発生回路 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| JPH0441383B2 (ja) | ||
| JPH05127788A (ja) | スイツチ信号の多入力回路 | |
| JPH0923148A (ja) | 同時動作制御回路 |